JPH0793006B2 - 内部電源電圧発生回路 - Google Patents
内部電源電圧発生回路Info
- Publication number
- JPH0793006B2 JPH0793006B2 JP3244106A JP24410691A JPH0793006B2 JP H0793006 B2 JPH0793006 B2 JP H0793006B2 JP 3244106 A JP3244106 A JP 3244106A JP 24410691 A JP24410691 A JP 24410691A JP H0793006 B2 JPH0793006 B2 JP H0793006B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply voltage
- internal power
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Sources (AREA)
Description
置の内部電源電圧発生回路に関するもので、特に温度の
上昇に応じて出力電圧を上昇させることのできる内部電
源電圧発生回路に関するものである。
おいては、高い電界に弱いミクロン単位レベル以下のM
OSトランジスタに対し、通常5Vとされている外部電
源電圧より低い一定の電圧を供給してやる必要がある。
このため、低電源電圧供給用の内部電源電圧発生回路が
メモリ部と共にチップ内に形成される。例えば、16メ
ガダイナミックRAMレベル以上の半導体メモリ製品に
は、メモリ素子の信頼性を確保するために内部電源電圧
発生回路が不可欠である。
を図5、図6及び図7に示す。図5は基準電圧発生回路
50と、比較器60と、出力端70とから形成された内
部電源電圧発生回路100の全体回路図であり、図6は
図5の回路の外部電源電圧に対する出力特性を示したグ
ラフである。そして、図7に図5の基準電圧発生回路5
0の他の例が示されている。
発生回路50と、可変抵抗として作用するPMOSトラ
ンジスタ10からなる出力端70と、基準電圧発生回路
50の出力電圧と出力端70の出力電圧とを比較してP
MOSトランジスタ10のゲート電圧を制御する差動増
幅回路である比較器60と、で構成されている。
抗素子R1、R2が外部電源電圧端と接地電圧端との間
に直列接続されており、その抵抗間の出力ノード3を通
じて基準電圧(Vref )を発生する。比較器60は、差
動対を構成する第1及び第2NMOSトランジスタ6、
7と、定電流源として機能する第3PMOSトランジス
タ8と、電流ミラー負荷(current mirror load)を構
成する第1及び第2PMOSトランジスタ4、5と、で
構成されている。さらに、PMOSトランジスタ10
は、そのソースが外部電源電圧端に接続され、ドレイン
が内部電源電圧(Vccint )を発生させる出力ノード1
1に接続されている。
ついて説明する。出力端70の出力ノード11からメモ
リ回路(図示せず)に負荷電流が流れると、出力端70
のPMOSトランジスタ10で電圧降下が発生し、内部
電源電圧が外部電源電圧(Vccext ) より低いレベルに
設定される。そして同時に、基準電圧が比較器60の第
1NMOSトランジスタ6のゲートに供給され、内部電
源電圧と比較されることで、内部電源電圧と基準電圧と
の間に差異のないように出力端70のPMOSトランジ
スタ10のゲートが制御される。
体素子の信頼性を確保するために、印加される外部電源
電圧に対してはその変化に関係なく一定の電圧を維持し
なければならない。しかしながら図5の回路では、図6
に示すようにΔV程度増加してしまう。その理由は、基
準電圧発生回路50の基準電圧がVref =〔R2/(R
1+R2)〕Vccext の関係にあるために、外部電源電
圧が増加変動すると基準電圧も増加してしまい、従って
内部電源電圧も上昇してしまうからである。このように
外部電源電圧の変化に伴って内部電源電圧も変化してし
まうと、メモリの信頼性において好ましくない。
はPMOSトランジスタから構成した回路で、直列接続
された第1、第2及び第3PMOSトランジスタ12、
13、14、それに同じく直列接続される第4及び第5
PMOSトランジスタ15、16が、外部電源電圧端と
接地電圧端との間に並列で接続されている。また、第
1、2及び第3PMOSトランジスタ12、13、14
は、各々のゲートとドレインがダイオード接続され、第
4PMOSトランジスタ15は、ゲートが第3PMOS
トランジスタ14のソースに接続され、第5PMOSト
ランジスタ16は、ゲートとドレインがダイオード接続
されている。そして、第3PMOSトランジスタ14の
ソースは、第4PMOSトランジスタ15のゲートをV
ccext /3の電圧に制御し、第4PMOSトランジスタ
15のドレインが出力端として出力ノード17を通じて
基準電圧を供給する。
外部電源電圧の変化に対しては内部電源電圧を一定に保
てるものの、温度上昇に応じて各MOSトランジスタの
しきい電圧(Vth)が影響を受け、基準電圧が低くなっ
てしまう。そして、基準電圧が低くなる結果、内部電源
電圧も低くなり、半導体メモリ素子の速度低下の原因と
なる。
タの電流駆動能力が低下していくので、メモリの動作速
度が低下することにつながる。したがって、温度上昇に
際しては内部電源電圧を上向き調整したほうが好まし
い。
的は、温度上昇に応じて出力電圧を高くすることをも可
能で、温度の変化に関係なくメモリ素子に一定の速度を
維持させられるような内部電源電圧発生回路を提供する
ことにある。
るために本発明による内部電源電圧発生回路では、チャ
ネル長の異なるMOSトランジスタを抵抗として直列接
続してなり、チャネル長の長い方のMOSトランジスタ
から内部電源電圧を受けて分圧し出力する分圧回路を設
け、この分圧回路の出力電圧を比較器における基準電圧
の比較対象として用いるようにする。
昇すると分圧回路のMOSトランジスタの抵抗値が大き
くなって流れる電流量が減り、そしてこの電流量の減少
により分圧回路から比較器に入力される電圧が低くな
る。したがって、基準電圧が温度変化に対し安定的であ
れば、温度上昇に応じて内部電源電圧を上げることがで
きる。それにより、高温状態でもメモリ素子の動作速度
を維持させるに足る内部電源電圧を供給できるものであ
る。
する。
路100のブロック図であって、分圧回路80の接続関
係を示しており、図2は図1の回路の出力特性のグラフ
である。また、図1の回路を具体化した例が図3に示さ
れている。
準電圧を発生する基準電圧発生回路50と、その基準電
圧を第1入力とし、そして分圧回路80の出力電圧を第
2入力とする比較器60と、比較器60の制御により内
部電源電圧を発生させる出力端70と、出力端70に接
続され、またその出力が比較器60の第2入力となり、
出力端70の出力電圧を温度に応じて上昇させるための
分圧回路80と、から構成されている。
源電圧を分圧した分圧電圧を発生するもので、これによ
り、出力端70から出力される内部電源電圧を温度の上
昇に応じて増大させることができる。すなわち、この分
圧回路80は、温度上昇に応じて抵抗値が上昇する負荷
用の第1及び第2可変抵抗素子R1′、R2′を備えて
おり、第1可変抵抗素子R1′の抵抗値が第2可変抵抗
素子R2′の抵抗値より大きくされ、さらに温度上昇に
応じた抵抗値上昇率について第1可変抵抗素子R1′の
方が大きくされている。
ら出力される内部電源電圧は次のように表示される。す
なわち、Vccint =〔1+(R1′/R2′)〕Vref
となる。ここで、温度変化に対する抵抗の変化比はR
1′>R2′である。したがって、温度の上昇に応じる
第1可変抵抗素子R1′の抵抗増加比が第2可変抵抗素
子R2′の抵抗増加比よりも大きいので、内部電源電圧
を上昇させられることは明らかである。また、図2にか
らも、温度上昇に応じて内部電源電圧が上昇して一定に
維持されることを知り得る。
に基づいて説明する。基準電圧発生回路50は、外部電
源電圧端に入力端子が接続された定電流源31と、定電
流源31の出力端子に接続された出力ノード38と、出
力ノード38と接地電圧端との間に接続され、出力ノー
ド38の電圧を所定の電圧に降下させるための手段と、
から構成される。
が接続された第1抵抗35と、第1抵抗35の他方の端
子にコレクタとベースが共通接続され、接地電圧端にエ
ミッタが接続された第1バイポーラトランジスタ32
と、出力ノード38に一方の端子が接続された第2抵抗
36と、第2抵抗36の他方の端子にコレクタが接続さ
れ、第1バイポーラトランジスタ32のコレクタにベー
スが接続された第2バイポーラトランジスタ33と、第
2バイポーラトランジスタ33のエミッタに一方の端子
が接続され、接地電圧端に他方の端子が接続された第3
抵抗37と、出力ノード38にコレクタが接続されると
共に、第2バイポーラトランジスタ33のコレクタにベ
ースが接続され、さらに接地電圧端にエミッタが接続さ
れた第3バイポーラトランジスタ34と、から構成され
ている。
接続された第1PMOSトランジスタ39と、外部電源
電圧端にソースが接続され、ゲートとドレインが第1P
MOSトランジスタ39のゲートに共通接続された第2
PMOSトランジスタ40と、ゲートに基準電圧を受
け、ドレインが第1PMOSトランジスタ39のドレイ
ンに接続された第1NMOSトランジスタ41と、ゲー
トに分圧回路80の出力電圧を受け、ドレインが第2P
MOSトランジスタ40のドレインに接続された第2N
MOSトランジスタ43と、ゲートに基準電圧を受け、
ドレインが第1及び第2NMOSトランジスタ41、4
3の各ソースに接続されると共にソースが接地電圧端に
接続された第3NMOSトランジスタ42と、第1PM
OSトランジスタ39及び第1NMOSトランジスタ4
1の共通端子である出力ノード44と、から形成されて
いる。
接続され、比較器60の出力ノード44にゲートが接続
されたPMOSトランジスタ45と、PMOSトランジ
スタ45のドレインに接続されて内部電源電圧を発生す
る出力ノード49と、から形成されている。
49にソースが接続され、ゲート及びドレインがダイオ
ード接続された第1PMOSトランジスタ46と、第1
PMOSトランジスタ46のドレインにソースが接続さ
れ、ゲート及びドレインが接地電圧端にダイオード接続
された第2PMOSトランジスタ47と、第1及び第2
PMOSトランジスタ46、47の共通端子であり、分
圧電圧を比較器60の第2NMOSトランジスタ43へ
出力する出力ノード48と、から形成されている。
なく一定の基準電圧を出力させるために、バイポーラト
ランジスタで構成されている。この基準電圧発生回路5
0の出力電圧は、Vref =VBE+(Rb/ Rc)・Vt
・ln〔(I1 /I2 )・(Is2 /Is1 )〕とな
る。ここで、VBEは、第3バイポーラトランジスタ34
のエミッタ−ベース電圧であり、Vtは、熱電電圧(th
ermoelectric voltage)であり、Rb及びRcは、各々
第2及び第3抵抗36、37の抵抗値であり、Is1 及
びIs2 は、各々第1及び第2バイポーラトランジスタ
32、33のコレクタ飽和電流である。この基準電圧発
生回路50は、−2.2mV/℃という負特性であるエ
ミッタ−ベース電圧VBEと0.085mV/℃という正
特性である熱電電圧Vtを結合させて零特性を得るよう
にされている。それ故、−3mV/℃の負特性を有する
PMOSトランジスタを用いた従来の基準電圧発生回路
に比べ、より安定的であり、温度変化に関係なく一定の
基準電圧を出力することができる。
上増大させるように接続されており、これにより内部電
源電圧は温度の上昇に応じて増大することになる。具体
的には、第1PMOSトランジスタ46のチャネルコン
ダクタンスg1 (=∂IDS/∂VDS)が第2PMOSト
ランジスタ47のチャネルコンダクタンスg2 より小く
設計されており、それ故、第1PMOSトランジスタ4
6のチャネル抵抗は第2PMOSトランジスタ47のそ
れより高くなっている。ここで、コンダクタンスは抵抗
の逆数である。以上の説明から、電流駆動力(current
driving power)が、高いチャンネル抵抗を有するMO
Sトランジスタにより減少させられることを理解でき
る。一般に、チャネル長の長いMOSトランジスタは、
チャネル長の短いMOSトランジスタに比べ温度の影響
が大きい。したがって、チャネル長の長いMOSトラン
ジスタにおけるチャネル抵抗が温度に応じて変化するこ
とは考慮に値する。
ついて図3の回路の動作を見る。基準電圧発生回路50
による基準電圧が比較器60の第1及び第3NMOSト
ランジスタ41、42のゲートに印加され、これが比較
器60の第2NMOSトランジスタ43のゲートに印加
される電圧より大きくなると、出力端70のPMOSト
ランジスタ45の抵抗が減り出力ノード49の電圧は上
がる。そうするうちに、基準電圧と分圧回路80の出力
電圧が同じレベルとなると、内部電源電圧は一定に維持
される。
と、分圧回路80の負荷用の第1PMOSトランジスタ
46のチャネルを流れる電流が減少し、比較器60の第
2NMOSトランジスタ43のゲート電圧は室温の状態
よりも低くなる。そうすると、基準電圧との比較から比
較器60の出力ノード44の電圧は低くなり、出力端7
0のPMOSトランジスタ45の抵抗が減って出力ノー
ド49の電圧つまり内部電源電圧が上昇する。
ど分圧回路80の負荷用の第1PMOSトランジスタ4
6のチャネルを流れる電流が減少するので、出力端70
の出力ノード49の電圧が上昇し、したがって内部電源
電圧は上昇する。この結果、高温になるとメモリ素子に
供給される電源電圧を上昇させることができるようにな
り、トランジスタ性能の低下を防止して全体的にメモリ
素子の安定的な動作を維持させることができる。
くなって内部電源電圧も低くなるという従来の問題点、
及び外部電源電圧の増加で基準電圧が上昇して内部電源
電圧を一定に維持できないという従来の問題点を同時に
解決することもできる。
するため、例えばゲート酸化膜を160Åの厚さとした
MOSトランジスタの温度変化による電流駆動力の減少
程度を図4の表に数値で示す。図4で電流駆動力の大き
さは、NMOSトランジスタのゲートとドレイン電圧が
すべて+4.0V(PMOSトランジスタの場合は−
4.0V)であるときの測定結果であって、このとき基
板とソースとの間の電圧は−2.0V(0V)であり、
電流減少比は、25℃での電流駆動力を基準として85
℃での電流駆動力を比較したものである。電流の減少比
が大きいということは抵抗増加比が大きいということを
意味するので、MOSトランジスタのチャネルコンダク
タンスgが小さいほどチャネル抵抗が大きく、温度上昇
による抵抗の増加比も大きいということになる。
部電源電圧発生回路は、温度上昇によるMOSトランジ
スタの電流駆動力減少によって生じる速度低下を、温度
上昇に応じる内部電源電圧の増加調整によって補償する
ことができるので、高温の場合でも室温の場合と同様の
速度を維持できるようなメモリ素子を提供でき、半導体
メモリ製品の性能向上に寄与できる。
動力の減少程度を数値で示した表。
図。
Claims (5)
- 【請求項1】 外部電源電圧を可変抵抗により電圧降下
させて内部電源電圧を発生する出力端と、チャネル長の
異なるMOSトランジスタを抵抗として直列接続してな
り、チャネル長の長い方のMOSトランジスタから内部
電源電圧を受けて分圧し出力する分圧回路と、内部電源
電圧レベル設定用の基準電圧を発生する基準電圧発生回
路と、分圧回路の出力電圧及び基準電圧を比較し、その
比較結果に基づいて出力端の可変抵抗を制御する比較器
と、を備えてなる内部電源電圧発生回路。 - 【請求項2】 ダイオード接続したPMOSトランジス
タを用いて分圧回路を構成した請求項1記載の内部電源
電圧発生回路。 - 【請求項3】 基準電圧発生回路を、外部電源電圧を入
力とする定電流源と、この定電流源の出力側に設けられ
基準電圧を出力する出力ノードと、この出力ノードに一
方の端子が接続された第1抵抗と、第1抵抗の他方の端
子にコレクタ及びベースが接続され、そしてエミッタが
接地電圧とされる第1バイポーラトランジスタと、前記
出力ノードに一方の端子が接続された第2抵抗と、第2
抵抗の他方の端子にコレクタが接続されると共に第1バ
イポーラトランジスタのコレクタにベースが接続された
第2バイポーラトランジスタと、第2バイポーラトラン
ジスタのエミッタに一方の端子が接続され、そして他方
の端子が接地電圧とされる第3抵抗と、前記出力ノード
にコレクタが接続されると共に第2バイポーラトランジ
スタのコレクタにベースが接続され、そしてエミッタが
接地電圧とされる第3バイポーラトランジスタと、から
構成した請求項1又は請求項2記載の内部電源電圧発生
回路。 - 【請求項4】 比較器を、外部電源電圧をソースに受け
る第1PMOSトランジスタと、外部電源電圧をソース
に受け、そしてゲート及びドレインが第1PMOSトラ
ンジスタのゲートに接続された第2PMOSトランジス
タと、ゲートに基準電圧を受け、そしてドレインが第1
PMOSトランジスタのドレインに接続された第1NM
OSトランジスタと、ゲートに分圧回路の出力電圧を受
け、ドレインが第2PMOSトランジスタのドレインに
接続された第2NMOSトランジスタと、ゲートに基準
電圧を受け、そしてドレインが第1及び第2NMOSト
ランジスタの各ソースに接続され且つソースが接地電圧
とされる第3NMOSトランジスタと、第1PMOSト
ランジスタ及び第1NMOSトランジスタの共通端子で
あり出力端の可変抵抗を制御する出力ノードと、から構
成した請求項3記載の内部電源電圧発生回路。 - 【請求項5】 出力端を、外部電源電圧をソースに受
け、そして比較器の出力ノードにゲートが接続されたP
MOSトランジスタと、このPMOSトランジスタのド
レインに接続されて内部電源電圧を発生する出力ノード
と、から構成した請求項4記載の内部電源電圧発生回
路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009659A KR940003406B1 (ko) | 1991-06-12 | 1991-06-12 | 내부 전원전압 발생회로 |
KR9659/1991 | 1991-06-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04366492A JPH04366492A (ja) | 1992-12-18 |
JPH0793006B2 true JPH0793006B2 (ja) | 1995-10-09 |
Family
ID=19315675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3244106A Expired - Fee Related JPH0793006B2 (ja) | 1991-06-12 | 1991-08-30 | 内部電源電圧発生回路 |
Country Status (12)
Country | Link |
---|---|
US (1) | US5146152A (ja) |
JP (1) | JPH0793006B2 (ja) |
KR (1) | KR940003406B1 (ja) |
CN (1) | CN1090775C (ja) |
DE (1) | DE4124427C2 (ja) |
FR (1) | FR2677793B1 (ja) |
GB (1) | GB2256731B (ja) |
HK (1) | HK28597A (ja) |
IT (1) | IT1251297B (ja) |
NL (1) | NL193703C (ja) |
RU (1) | RU2146388C1 (ja) |
TW (1) | TW238439B (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2727809B2 (ja) * | 1991-08-26 | 1998-03-18 | 日本電気株式会社 | 半導体集積回路 |
US5220273A (en) * | 1992-01-02 | 1993-06-15 | Etron Technology, Inc. | Reference voltage circuit with positive temperature compensation |
US5302888A (en) * | 1992-04-01 | 1994-04-12 | Texas Instruments Incorporated | CMOS integrated mid-supply voltage generator |
JPH05289760A (ja) * | 1992-04-06 | 1993-11-05 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JP3122239B2 (ja) * | 1992-07-23 | 2001-01-09 | 株式会社東芝 | 半導体集積回路 |
JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
DE4334918C2 (de) * | 1992-10-15 | 2000-02-03 | Mitsubishi Electric Corp | Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren |
FR2718273B1 (fr) * | 1994-03-31 | 1996-05-24 | Sgs Thomson Microelectronics | Mémoire intégrée avec circuit de maintien de la tension de colonne. |
US5448159A (en) * | 1994-05-12 | 1995-09-05 | Matsushita Electronics Corporation | Reference voltage generator |
DE19654934B4 (de) * | 1995-02-06 | 2004-05-06 | Mitsubishi Denki K.K. | Halbleitereinrichtung |
US5757174A (en) * | 1995-07-19 | 1998-05-26 | Micro Linear Corporation | Current sensing technique using MOS transistor scaling with matched current sources |
EP0765037A3 (en) * | 1995-09-20 | 1998-01-14 | Texas Instruments Incorporated | Buffer for integrated circuit memories |
US5694073A (en) * | 1995-11-21 | 1997-12-02 | Texas Instruments Incorporated | Temperature and supply-voltage sensing circuit |
JP3234153B2 (ja) * | 1996-04-19 | 2001-12-04 | 株式会社東芝 | 半導体装置 |
FR2750240B1 (fr) * | 1996-06-20 | 1998-07-31 | Sgs Thomson Microelectronics | Generateur de reference de tension |
US5777514A (en) * | 1996-09-27 | 1998-07-07 | Micro Linear Corporation | Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain |
US5770965A (en) * | 1996-09-30 | 1998-06-23 | Motorola, Inc. | Circuit and method of compensating for non-linearities in a sensor signal |
KR100481824B1 (ko) * | 1997-05-07 | 2005-07-08 | 삼성전자주식회사 | 리플레쉬용발진회로를갖는반도체메모리장치 |
DE19735381C1 (de) * | 1997-08-14 | 1999-01-14 | Siemens Ag | Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben |
US6018265A (en) * | 1997-12-10 | 2000-01-25 | Lexar Media, Inc. | Internal CMOS reference generator and voltage regulator |
US6107887A (en) * | 1998-10-02 | 2000-08-22 | Micro Linear Corporation | Differential to single-ended video cable driver having BICMOS current-mode operational amplifier |
JP2000124744A (ja) * | 1998-10-12 | 2000-04-28 | Texas Instr Japan Ltd | 定電圧発生回路 |
KR20000056765A (ko) * | 1999-02-25 | 2000-09-15 | 김영환 | 온도변화에 무관한 전압조정회로 |
KR100577552B1 (ko) * | 1999-04-20 | 2006-05-08 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전압 변환회로 |
US6404246B1 (en) | 2000-12-20 | 2002-06-11 | Lexa Media, Inc. | Precision clock synthesizer using RC oscillator and calibration circuit |
KR100439024B1 (ko) * | 2001-03-08 | 2004-07-03 | 삼성전자주식회사 | 기준전압 발생회로 |
JP2002270768A (ja) * | 2001-03-08 | 2002-09-20 | Nec Corp | Cmos基準電圧回路 |
KR100744109B1 (ko) * | 2001-10-23 | 2007-08-01 | 삼성전자주식회사 | 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치 |
JP3927788B2 (ja) * | 2001-11-01 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3964182B2 (ja) | 2001-11-02 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3976665B2 (ja) * | 2002-11-20 | 2007-09-19 | 富士通株式会社 | バッファ回路装置 |
EP1501000B1 (en) * | 2003-07-22 | 2007-03-21 | STMicroelectronics Limited | A voltage reference circuit |
JP2006041175A (ja) * | 2004-07-27 | 2006-02-09 | Toshiba Corp | 半導体集積回路装置 |
KR100825029B1 (ko) * | 2006-05-31 | 2008-04-24 | 주식회사 하이닉스반도체 | 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자 |
KR100784918B1 (ko) * | 2006-10-13 | 2007-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생기 |
KR20090116088A (ko) * | 2008-05-06 | 2009-11-11 | 삼성전자주식회사 | 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1t반도체 메모리 소자 |
US7969808B2 (en) * | 2007-07-20 | 2011-06-28 | Samsung Electronics Co., Ltd. | Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same |
KR101358930B1 (ko) * | 2007-07-23 | 2014-02-05 | 삼성전자주식회사 | 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 |
KR101308048B1 (ko) | 2007-10-10 | 2013-09-12 | 삼성전자주식회사 | 반도체 메모리 장치 |
CN101470458B (zh) * | 2007-12-26 | 2010-10-27 | 中国科学院微电子研究所 | 带隙基准电压参考电路 |
KR20090075063A (ko) * | 2008-01-03 | 2009-07-08 | 삼성전자주식회사 | 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법 |
KR20100070158A (ko) * | 2008-12-17 | 2010-06-25 | 삼성전자주식회사 | 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법 |
KR101442177B1 (ko) * | 2008-12-18 | 2014-09-18 | 삼성전자주식회사 | 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들 |
JP5176971B2 (ja) * | 2009-01-15 | 2013-04-03 | 富士通株式会社 | 直流電位生成回路、多段回路、及び通信装置 |
JP2010219486A (ja) * | 2009-03-19 | 2010-09-30 | Renesas Electronics Corp | 中間電位発生回路 |
US20120194150A1 (en) * | 2011-02-01 | 2012-08-02 | Samsung Electro-Mechanics Company | Systems and methods for low-battery operation control in portable communication devices |
DE102011051111A1 (de) | 2011-06-16 | 2012-12-20 | Packsys Global (Switzerland) Ltd. | Verfahren zum Herstellen von Rohrkörpern für Verpackungstuben |
RU2461864C1 (ru) * | 2011-06-27 | 2012-09-20 | Федеральное государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Источник опорного напряжения |
JP2013092958A (ja) * | 2011-10-27 | 2013-05-16 | Semiconductor Components Industries Llc | 電流検出回路及び電源回路 |
KR20130098041A (ko) * | 2012-02-27 | 2013-09-04 | 삼성전자주식회사 | 낮은 외부 전원 전압에 적합한 전압 발생부들 |
RU2518974C2 (ru) * | 2012-10-04 | 2014-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Источник опорного напряжения |
FR3002049B1 (fr) * | 2013-02-13 | 2016-11-04 | Cddic | Regulateur de tension compense en temperature a faible courant de consommation |
KR102031685B1 (ko) * | 2013-12-31 | 2019-10-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
CN104460811B (zh) * | 2014-12-26 | 2016-01-20 | 昆腾微电子股份有限公司 | 基准电压温度系数校准电路及其工作方法 |
CN106571824A (zh) * | 2015-10-08 | 2017-04-19 | 联发科技(新加坡)私人有限公司 | 信号处理电路 |
CN109874314B (zh) * | 2017-12-21 | 2021-08-17 | 北京比特大陆科技有限公司 | 串联供电电路、系统和方法 |
WO2019126946A1 (en) * | 2017-12-25 | 2019-07-04 | Texas Instruments Incorporated | Low-dropout regulator with load-adaptive frequency compensation |
CN110047523B (zh) * | 2018-01-15 | 2021-07-27 | 珠海兴芯存储科技有限公司 | 电阻性内存单元的准定压降自我中止写入方法及其电路 |
JP6522201B1 (ja) * | 2018-05-14 | 2019-05-29 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
CN109582076B (zh) * | 2019-01-09 | 2023-10-24 | 上海晟矽微电子股份有限公司 | 基准电流源 |
CN114167929B (zh) * | 2020-09-11 | 2023-03-24 | 兆易创新科技集团股份有限公司 | 电压产生电路及电子装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095164A (en) * | 1976-10-05 | 1978-06-13 | Rca Corporation | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages |
JPS53103770A (en) * | 1977-02-22 | 1978-09-09 | Seiko Instr & Electronics Ltd | Electronic timepiece |
SU744513A1 (ru) * | 1978-03-06 | 1980-06-30 | Предприятие П/Я В-8450 | Стабилизатор напр жени посто нного тока |
JPS6029123B2 (ja) * | 1978-08-02 | 1985-07-09 | 富士通株式会社 | 電子回路 |
GB2046483A (en) * | 1979-04-06 | 1980-11-12 | Gen Electric | Voltage regulator |
US4298835A (en) * | 1979-08-27 | 1981-11-03 | Gte Products Corporation | Voltage regulator with temperature dependent output |
JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
US4445083A (en) * | 1981-08-26 | 1984-04-24 | Honeywell Information Systems Inc. | Integrated circuit compensatory regulator apparatus |
JP2592234B2 (ja) * | 1985-08-16 | 1997-03-19 | 富士通株式会社 | 半導体装置 |
ATE70373T1 (de) * | 1985-09-17 | 1991-12-15 | Siemens Ag | Schaltungsanordnung zur erzeugung einer referenzspannung mit vorgebbarer temperaturdrift. |
JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
US4746823A (en) * | 1986-07-02 | 1988-05-24 | Dallas Semiconductor Corporation | Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit |
GB8630980D0 (en) * | 1986-12-29 | 1987-02-04 | Motorola Inc | Bandgap reference circuit |
JPH01124011A (ja) * | 1987-11-10 | 1989-05-16 | Furukawa Electric Co Ltd:The | Led駆動回路 |
KR910005599B1 (ko) * | 1989-05-01 | 1991-07-31 | 삼성전자 주식회사 | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 |
KR900019026A (ko) * | 1989-05-11 | 1990-12-22 | 김광호 | 반도체 장치의 기준전압 발생회로 |
JP2674669B2 (ja) * | 1989-08-23 | 1997-11-12 | 株式会社東芝 | 半導体集積回路 |
KR920010633A (ko) * | 1990-11-30 | 1992-06-26 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
-
1991
- 1991-06-12 KR KR1019910009659A patent/KR940003406B1/ko not_active IP Right Cessation
- 1991-07-02 US US07/724,796 patent/US5146152A/en not_active Expired - Lifetime
- 1991-07-10 TW TW080105360A patent/TW238439B/zh not_active IP Right Cessation
- 1991-07-18 FR FR9109071A patent/FR2677793B1/fr not_active Expired - Lifetime
- 1991-07-23 DE DE4124427A patent/DE4124427C2/de not_active Expired - Lifetime
- 1991-08-12 NL NL9101377A patent/NL193703C/nl not_active IP Right Cessation
- 1991-08-26 IT ITMI912287A patent/IT1251297B/it active IP Right Grant
- 1991-08-29 RU SU5001410/A patent/RU2146388C1/ru active
- 1991-08-29 GB GB9118530A patent/GB2256731B/en not_active Expired - Fee Related
- 1991-08-30 JP JP3244106A patent/JPH0793006B2/ja not_active Expired - Fee Related
- 1991-08-30 CN CN91108584A patent/CN1090775C/zh not_active Expired - Fee Related
-
1997
- 1997-03-13 HK HK28597A patent/HK28597A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ITMI912287A0 (it) | 1991-08-26 |
RU2146388C1 (ru) | 2000-03-10 |
JPH04366492A (ja) | 1992-12-18 |
KR930001574A (ko) | 1993-01-16 |
HK28597A (en) | 1997-03-21 |
GB2256731A (en) | 1992-12-16 |
CN1090775C (zh) | 2002-09-11 |
US5146152A (en) | 1992-09-08 |
KR940003406B1 (ko) | 1994-04-21 |
GB9118530D0 (en) | 1991-10-16 |
CN1067751A (zh) | 1993-01-06 |
TW238439B (ja) | 1995-01-11 |
NL193703C (nl) | 2000-07-04 |
NL9101377A (nl) | 1993-01-04 |
NL193703B (nl) | 2000-03-01 |
DE4124427A1 (de) | 1992-12-17 |
ITMI912287A1 (it) | 1992-12-13 |
FR2677793B1 (fr) | 1997-01-31 |
IT1251297B (it) | 1995-05-08 |
FR2677793A1 (fr) | 1992-12-18 |
GB2256731B (en) | 1996-01-10 |
DE4124427C2 (de) | 1994-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0793006B2 (ja) | 内部電源電圧発生回路 | |
JP5074542B2 (ja) | 内部電圧発生回路 | |
EP0573240B1 (en) | Reference voltage generator | |
US6005378A (en) | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors | |
US5039878A (en) | Temperature sensing circuit | |
US6901022B2 (en) | Proportional to temperature voltage generator | |
JP3095809B2 (ja) | 基準発生器 | |
JP3575453B2 (ja) | 基準電圧発生回路 | |
US4584492A (en) | Temperature and process stable MOS input buffer | |
US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
JP3190943B2 (ja) | バイポーラ/cmosレギュレータ回路 | |
US20030011351A1 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
JP2597941B2 (ja) | 基準回路及び出力電流の制御方法 | |
KR0136121B1 (ko) | 과열 검출 회로 | |
US11614764B2 (en) | Bandgap reference circuit | |
US5635869A (en) | Current reference circuit | |
US6445170B1 (en) | Current source with internal variable resistance and control loop for reduced process sensitivity | |
JP2809768B2 (ja) | 基準電位発生回路 | |
US20050253570A1 (en) | Circuit for performing voltage regulation | |
US5361000A (en) | Reference potential generating circuit | |
EP0773448A1 (en) | Leakage current control system for low voltage CMOS circuits | |
US20230095590A1 (en) | Bias current generation circuit and flash memory | |
JPH02143608A (ja) | 半導体集積回路 | |
JP3263434B2 (ja) | 定電圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |