DE4334918C2

DE4334918C2 - Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren

Info

Publication number: DE4334918C2
Application number: DE4334918A
Authority: DE
Inventors: Masaki Tsukude; Masanori Hayashikoshi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-10-15
Filing date: 1993-10-13
Publication date: 2000-02-03
Anticipated expiration: 2013-10-14
Also published as: DE4334918A1

Description

Die Erfindung betrifft einen Absenkkonverter und seine Verwendung sowie ein zugehöriges Betriebs verfahren.

Mit dem Anstieg der Integrationsdichte von dynamischen Halbleiterspeichervorrichtungen sind die Gate-Oxidfilme der Transistoren dünn geworden, und daher sollte die direkte Zuführung der externen Versorgungsspannung an interne Schaltungen im Hinblick auf die Zuverlässigkeit vermieden werden. Wenn eine interne Schaltung unmittelbar durch die externe Versorgungsspannung getrieben wird, steigt zudem die Leistungsaufnahme an. Aus diesen Gründen weisen 16 MBit-DRAMs (dynamische Direktzugriffsspeicher) einen eingebauten internen Absenkkonverter zum Absenken der externen Versorgungsspannung in einem Chip zum Anlegen derselben an interne Schaltungen auf.

Durch einen solchen internen Absenkkonverter wird das an den Gate-Oxidfilm eines Transistors angelegte elektrische Feld vermindert, wodurch die Zuverlässigkeit steigt. Der Entladestrom der internen Schaltung wird durch die Verminderung der Versorgungsspannung gesenkt, und die Leistungsaufnahme wird reduziert.

Der in Fig. 8 gezeigte vorhandene interne Absenkkonverter weist eine Referenzspannungs-Erzeugungsschaltung 10, eine Differenzverstärkungsschaltung 20, eine Treiberschaltung 30 und eine Pegelverschiebungsschaltung 40 auf.

Die Referenzspannungs-Erzeugungsschaltung 10 weist P-Kanal MOS- Transistoren 101 bis 107 auf. Die Transistoren 101, 102 und 103 sind zwischen einer Versorgungsleitung L1, die eine externe Versorgungsspannung Vext empfängt, und eine Masseleitung, die das Massepotential empfängt, in Reihe geschaltet. Jeder der Transistoren 101, 102 und 103 ist als Diode geschaltet. Auch die Transistoren 104, 105, 106 und 107 sind zwischen der Versorgungsleitung L1 und der Masseleitung in Reihe geschaltet. Jeder der Transistoren 104, 105, 106 und 107 ist ebenfalls als Diode geschaltet. Das Gate des Transistors 104 ist mit einem Knoten N1 zwischen den Transistoren 102 und 103 verbunden.

Der Transistor 103 weist eine große Impedanz auf und es wird eine Spannung (Vext - 2 Vtp) an den Knoten N1 ausgegeben. Hier stellt Vtp die Schwellenspannung für einen P-Kanal MOS- Transistor dar. Die Potentialdifferenz zwischen dem Gate und der Source des Transistors 104 wird unabhängig von der externen Versorgungsspannung Vext gleich 2 Vtp. Entsprechend arbeitet der Transistor 104 als Konstantstromquelle.

Daher wird eine Referenzspannung Vref an einen Knoten N2 zwischen den Transistoren 104 und 105 durch Kombination der Konstanzstromquelle und der als Dioden geschaltenen Transistoren 105, 106 und 107 ausgegeben. Die Referenzspannung Vref ist gleich 3 Vtp.

Die Differenzverstärkungsschaltung 20 weist P-Kanal MOS- Transistoren 201, 202 und 203 sowie N-Kanal MOS-Transistoren 204, 205 und 206 auf. Die Transistoren 202, 203, 204 und 205 bilden eine Stromspiegelschaltung. Die Referenzspannung Vref wird von der Referenzspannungs-Erzeugungsschaltung 10 an das Gate des Transistors 204 angelegt, während die Ausgangsspannung der Pegelverschiebungsschaltung 40 dem Gate des Transistors 205 zugeführt wird.

Der Transistor 201 ist zwischen die Versorgungsleitung L1 und Knoten N3 geschalten. Der Transistor 206 ist zwischen einen Knoten N4 und die Masseleitung geschaltet. An die Gates der Transistoren 201 und 206 wird ein Steuersignal VDCE angelegt.

Liegt das Steuersignal VDCE auf einem Pegel "H" ("High"), wird die Differenzverstärkungsschaltung 20 aktiviert. Die Differenzverstärkungsschaltung 20 vergleicht die Ausgangsspannung der Pegelverschiebungsschaltung 40 mit der Referenzspannung Vref von der Referenzspannungs- Erzeugungsschaltung 10 und gibt an den Knoten N3 ein Signal mit Pegel "H" oder "L" ("Low") aus. Ist die Ausgangsspannung der Pegelverschiebungsspannung 40 niedriger als die Referenzspannung Vref von der Referenzspannungs-Erzeugungsschaltung 10, wird dem Knoten N3 ein Signal mit "L"-Pegel zugeführt. Ist die Ausgangsspannung der Pegelverschiebungsschaltung 40 höher als die Referenzspannung Vref von der Referenzspannungs- Erzeugungsschaltung 10, wird dem Knoten N3 ein Signal mit "H"- Pegel zugeführt.

Liegt das Steuersignal VDCE auf einem "L"-Pegel wird die Differenzverstärkungsschaltung 20 deaktiviert. In diesem Fall schaltet der Transistor 201 durch und der Knoten N3 wird auf "H" angehoben.

Die Treiberschaltung 30 weist einen P-Kanal MOS-Transistor 301 auf. Der Transistor 301 ist zwischen die Versorgungsleitung L1 und eine Versorgungsleitung L5 geschaltet, wobei sein Gate mit dem Knoten N3 der Differenzverstärkungsschaltung 20 verbunden ist.

Die Treiberschaltung 30 wird aktiviert, wenn sich das Ausgangssignal der Differenzverstärkerschaltung 20 auf einem "L"-Pegel befindet, und sie wird deaktiviert, wenn das Ausgangssignal der Differenzverstärkerschaltung 20 auf einem "H"-Pegel ist. Der Versorgungsleitung L5 wird durch die Treiberschaltung 30 eine interne Spannung Vint zugeführt.

Die Pegelverschiebungsschaltung 40 weist P-Kanal MOS- Transistoren 401 und 402 auf. Die Transistoren 401 und 402 sind zwischen der Versorgungsleitung L5 und der Masseleitung in Reihe geschaltet.

Der Knoten N5 zwischen den Transistoren 401 und 402 ist mit dem Gate des Transistors 205 in der Differenzverstärkerschaltung 20 verbunden. Dem Gate des Transistors 401 wird ein Steuersignal /VDCE zugeführt. Das Steuersignal/VDCE ist das Inverse des Steuersignals VDCE. Der Transistor 402 ist als Diode geschaltet.

Die Pegelverschiebungsschaltung 40 wird aktiviert, wenn sich das Steuersignal/VDCE auf einem "L"-Pegel befindet, und sie wird deakiviert, wenn das Steuersignal/VDCE auf einem "H"-Pegel ist. Die Pegelverschiebungsschaltung 40 teilt die interne Spannung Vint mittels der Kanalwiderstände R1 und R2 der Transistoren 401 und 402 in der Art eines Spannungsteilers und gibt die geteilte Ausgangsspannung an den Knoten N5 aus. Die Ausgangsspannung wird durch das Verhältnis der Kanalwiderstände R1 und R2 bestimmt.

Unter Bezugnahme auf die Kennlinie des internen Absenkkonverters entsprechend Fig. 9 wird der Betrieb des internen Absenkkonverters, der in Fig. 8 dargestellt ist, beschrieben.

Von der Referenzspannungs-Erzeugungsschaltung 10 wird die Referenzspannung Vref (= 3 Vtp) erzeugt. Es wird angenommen, daß die Schwellenspannung Vtp für einen P-Kanal MOS-Transistor gleich 0,9 V und die Referenzspannung Vref gleich 2,7 V ist. Die externe Versorgungsspannung Vext beträgt zum Beispiel 5 V.

Die Pegelverschiebungsschaltung 40 wird aktiviert, wenn das Steuersignal/VDCE auf einem "L"-Pegel liegt. Das Verhältnis der Kanalwiderstände R1 und R2 der Transistoren 401 und 402 wird so eingestellt, daß dem Knoten N5 eine Ausgangsspannung zugeführt wird, die 2,7/4mal größer als die interne Spannung Vint ist. In diesem Fall beträgt die Ausgangsspannung des Knotens N5 2,7 V, falls die interne Spannung Vint gleich 4 V ist.

Die Differenzverstärkerschaltung 20 wird aktiviert, wenn das Steuersignal VDCE auf einem "H"-Pegel liegt. Die Referenzspannungs-Erzeugungsschaltung 10 vergleicht die Ausgangsspannung des Knotens NB der Pegelverschiebungsschaltung 40 mit der Referenzspannung Vref (= 2,7 V) von der Referenzspannungs-Erzeugungsschaltung 10.

Wenn die Ausgangsspannung des Knotens N5 kleiner als 2,7 V ist, mit anderen Worten, falls die interne Spannung Vint geringer als 4 V ist, erreicht das Signal des Knotens N3 den "L"-Pegel. Damit wird der Transistor 301 in der Treiberschaltung 30 durchgeschaltet und die Versorgungsleitung L5 wird mit der externen Versorgungsspannung Vext beaufschlagt. Damit steigt die interne Spannung Vint an.

Ist die Ausgangsspannung des Knotens N5 größer als 2,7 V, mit anderen Worten, ist die interne Spannung Vint größer als 4 V, nimmt das Signal des Knotens N3 einen "H"-Pegel an. Damit wird der Transistor 301 in der Treiberschaltung 30 gesperrt. Damit wird die Zuführung der externen Versorgungsspannung Vext an die Versorgungsleitung L5 unterbrochen.

Durch Wiederholen der oben beschriebenen Vorgänge wird die interne Spannung Vint auf 4 V gehalten, wenn die externe Versorgungsspannung Vext mindestens 4 V beträgt, wie in Fig. 9 dargestellt ist. Ist die externe Versorgungsspannung Vext niedriger als 4 V, ist die interne Spannung Vint gleich der externen Versorgungsspannung Vext.

Es wird erneut Bezug auf Fig. 8 genommen. Wenn der interne Absenkkonverter bei einer hohe Temperatur arbeitet (ungefähr im Bereich zwischen 70°C und 80°C) wird die Schwellenspannung Vtp des MOS-Transistors im Vergleich zum Betrieb bei Zimmertemperatur (zum Beispiel 25°C) um 0,07 V vermindert. Daher sinkt die Referenzspannung Vref (= 3 Vtp) im Hochtemperaturbetrieb um etwa 0,21 V im Vergleich zum Betrieb bei Zimmertemperatur ab. Entsprechend beträgt die Referenzspannung Vref 2,49 V, wenn der Betrieb bei hoher Temperatur stattfindet.

Weil die Differenzverstärkerschaltung 20 die Treiberschaltung 30 so steuert, daß die Ausgangsspannung der Pegelverschiebungsschaltung 40 gleich 2,49 V ist, wird in diesem Fall die interne Spannung Vint = 2,49 . (4/2,7) 3,69 [V], wenn der Betrieb bei hoher Temperatur stattfindet. Daher sinkt die interne Spannung Vint beim Betrieb auf hoher Temperatur um beträchtliche 0,31 V im Vergleich zum Betrieb bei Zimmertemperatur.

Daher sinkt in einer Halbleiterspeichervorrichtung mit einem internen Absenkkonverter, wie er in Fig. 8 dargestellt ist, die Zugriffsgeschwindigkeit durch die Verminderung der internen Spannung Vint.

Wenn zudem im internen Absenkkonverter die von der Referenzspannungs- Erzeugungsschaltung 10 erzeugte Referenzspannung Vref sich entsprechend mit Schwankungen von Parametern im Herstellungsprozeß ändert, ändert sich auch die interne Spannung Vint, die von der Treiberschaltung 30 ausgegeben wird. Wenn die Referenzspannung Vref ansteigt, erhöht sich auch die interne Spannung Vint, und falls die Referenzspannung Vref sinkt, vermindert sich auch die interne Spannung Vint.

Wenn sich die Referenzspannung Vref zum Beispiel um 0,1 V ändert, ändert sich die interne Spannung Vint in einem Ausmaß von 0,1 . (4/2,7) = 0,15 [V]. Daher ergibt sich in einem internen Abssenkkonverter eine unerwünschte Änderung der internen Spannung entsprechend den Schwankungen der Parameter im Herstellungsprozeß.

Wird eine Versorgungsspannung über einen vorbestimmten Versorgungsspannungspegel einer integrierten Halbleiterschaltung zugeführt, wird allgemein in der integrierten Halbleiterschaltung eine fehlerhafte Betriebstaktung verursacht.

Wenn eine Versorgungsspannung mit einem höheren Pegel zugeführt wird, arbeiten genauer gesagt die Transistoren (Feldeffekttransistoren und Bipolartransistoren), die die integrierte Halbleiterschaltung bilden, schneller als gewöhnlich. Das läßt erwarten, daß in manchen Fällen die vorbestimmte Betriebstaktung in bestimmten Schaltungen nicht erzielt werden kann.

Aus der DE 38 30 573 A1 ist eine Halbleitereinrichtung mit einem Schaltungsteil und einer Testanordnung bekannt. Die Testanord nung ist mit zumindest einem Anschlußstift der Halbleiterein richtung verbunden. Die Testanordnung weist eine abschaltbare Verbindung mit dem Anschlußstift in Form einer durch Laser pro grammierbaren Sicherung auf.

Es ist Aufgabe der Erfindung, einen Absenkkonverter seine Verwendung und ein Betriebsverfahren vorzusehen, der, die, das eine gewünschte Versorgungsspannung stabil ausgeben kann, falls Parameter in einem Herstellungsprozeß schwanken.

Die Aufgabe wird durch den Absenkkonverter gemäß Anspruch 1 seine Verwendung gemäß Anspruch 29 sowie das Betriebsverfahren gemäß Anspruch 30 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Wenn sich die Betriebstemperatur ändert, ändert sich auch die Referenzspannung, die von der Referenzspannungs-Erzeugungsein richtung erzeugt wird, und als Ergebnis ändert sich auch das Ausgangssignal der Vergleichseinrichtung. Somit verändert sich auch die Versorgungsspannung, die von der Treibereinrichtung abgegeben wird.

In Absenkkonvertern weisen allgemein der erste und zweite Widerstand der Teilereinrichtung unterschiedliche Widerstandswerte auf, um Änderungen der Versorgungsspannung aufgrund einer Änderung der Betriebstemperatur auszugleichen. Wenn sich die Betriebstempera tur ändert, ändert sich entsprechend auch die Teilungsrate der Teilereinrichtung, und die von der Teilereinrichtung ausgegebene geteilte Ausgabespannung wechselt. Folglich wird eine Änderung der Referenzspannung, die von der Referenzspannungs-Erzeugungs einrichtung erzeugt wird, durch eine Änderung der geteilten Aus gabespannung kompensiert, und die Versorgungsspannung von der Treibereinrichtung wird gleich einem vorbestimmten Wert.

Es wird zum Beispiel angenommen, daß die Referenzspannung sinkt, wenn die Betriebstemperatur ansteigt. In diesem Fall werden die Temperaturkoeffizienten des ersten und zweiten Widerstands so eingestellt, daß die geteilte Ausgabespannung von der Teilerein richtung eine negative Temperaturabhängigkeit zeigt. Wenn die Betriebstemperatur ansteigt, sinken somit sowohl die geteilte Ausgabespannung, die der Vergleichseinrichtung zugeführt wird, als auch die Referenzspannung. Damit wird die Versorgungsspan nung, die von der Treibereinrichtung abgegeben wird, unabhängig von der Betriebstemperatur konstant gehalten. Entsprechend wird verhindert, daß die Betriebsgeschwindigkeit der internen Schal tung sinkt, wenn die Temperatur hoch wird.

Werden die Temperaturkoeffizienten des ersten und zweiten Wider stands so eingestellt, daß die von der Teilereinrichtung ausge gebene geteilte Ausgabespannung höher als die Referenzspannung wird, die von der Referenzspannungs-Erzeugungseinrichtung er zeugt wird, wenn die Temperatur hoch ist, ist die Versorgungs spannung bei hoher Temperatur höher als bei Zimmertemperatur. Damit wird die Absenkung der Betriebsgeschwindigkeit der inter nen Schaltung bei hoher Temperatur weiter begrenzt.

Wie oben beschrieben worden ist, wird zunächst eine Änderung der Refe renzspannung aufgrund einer Änderung der Betriebstemperatur durch die Änderung der Ausgabespannung der Teilereinrichtung kompensiert. Damit wird es möglich, eine gewünschte Versorgungs spannung unabhängig von einer Änderung der Betriebstemperatur stabil auszugeben. Folglich kann das Absinken der Zugriffsge schwindigkeit der internen Schaltung bei hoher Temperatur be grenzt werden.

Wenn sich jedoch die Referenzspannung, die von der Referenzspannungs- Erzeugungseinrichtung erzeugt wird, aufgrund einer Schwankung von Parametern in einem Herstellungsprozeß ändert, ändert sich auch die Ausgabe der Vergleichseinrichtung. Somit ändert sich auch die Versorgungsspannung, die von der Treibereinrichtung ausgegeben wird.

Im Absenkkonverter kann gemäß dem Erfindungsprinzip das Teilungsverhältnis der Teilerein richtung durch die Einstelleinrichtung eingestellt werden. Wenn sich die Referenzspannung, die von der Referenzspannungs-Erzeu gungseinrichtung erzeugt wird, aufgrund einer Schwankung von Parametern in einem Herstellungsprozeß ändert, kann die Ausgabe spannung, die von der Teilereinrichtung abgegeben wird, durch die Einstelleinrichtung eingestellt werden.

In einem solchen Absenkkonverter kann eine Schwankung der Versorgungsspannung aufgrund einer Änderung der Betriebstemperatur kompensiert wer den, und es kann zusätzlich eine Änderung der Versorgungsspannung aufgrund einer Schwankung von Parametern in einem Herstellungsprozeß kom pensiert werden.

Daher ist die stabile Ausgabe einer gewünschten Versorgungsspan nung unabhängig von einer Änderung der Betriebstemperatur mög lich. Die stabile Ausgabe einer gewünschten Versorgungsspannung ist selbst dann möglich, wenn sich Parameter in einem Herstel lungsprozeß ändern.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1: ein Schaltbild der Struktur eines internen Absenkkonverters ohne Einstelleinrichtung zur Erläuterung des Prinzips der Erfindung

Fig. 2: ein Schaltbild der Struktur eine internen Absenkkonverters nach einer ersten Ausführungsform;

Fig. 3: ein Schaltbild der Struktur eines internen Absenkkonverters nach einer zweiten Ausführungsform;

Fig. 4: ein Blockschaltbild der Gesamtstruktur einer Halbleiterspeichervorrichtung, bei der die Erfindung anwendbar ist;

Fig. 5: ein Signaldiagramm der Steuersignale zur Aktivierung des jeweiligen internen Absenkkonverters in der Halbleiterspeichervorrichtung von Fig. 4;

Fig. 6: ein Schaltbild der allgemein Struktur einer Peripherieschaltung/eines internen Absenkkonverters für den Bereitschaftszustand;

Fig. 7: ein Schaltbild der Struktur einer Spannungsversorgungsschaltung bei der die Erfindung anwendbar ist;

Fig. 8: ein Schaltbild der Struktur eines vorhandenen internen Absenkkonverters;

Fig. 9: ein Diagramm der Kennlinie eines internen Absenkkonverters gemäß Fig. 8.

Wie in Fig. 1 dargestellt ist, weist der interne Absenkkonverter 1 eine Referenzspannung-Erzeugungsschaltung 10, eine Differenzverstärkerschaltung 20, eine Treiberschaltung 30 und eine Pegelverschiebungsschaltung 50 auf. Struktur und Betrieb der Referenzspannungs-Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30 stimmen mit Struktur und Betrieb der Referenzspannungs- Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30, die in Fig. 8 gezeigt sind überein.

Von einem Knoten N2 in der Referenzspannungs-Erzeugungsschaltung 10 wird eine interne Spannung VrefP ausgegeben und an das Gate des Transistors 204 in der Differenzverstärkerschaltung 20 angelegt. Ein Steuersignal VDCEP wird dem Gate des Transistors 201 in der Differenzverstärkerschaltung 20 zugeführt.

Die Pegelverschiebungsschaltung 50 weist einen P-Kanal MOS- Transistor 501 und einen Widerstand 502 auf. Der Transistor 501 ist zwischen eine Versorgungsleitung L3 und einen Knoten N5 geschaltet. Der Widerstand 502 ist zwischen den Knoten N5 und eine Masseleitung geschaltet. Der Knoten N5 ist mit dem Gate des Transistors 205 in der Differenzverstärkerschaltung 20 verbunden. Den Gate des Transistors 501 wird ein Steuersignal /VDCEP zugeführt.

Der Transistor 501 weist eine Widerstandskomponente R1 und der Widerstand 502 eine Widerstandskomponente R2 auf. Der Temperaturkoeffizient α₁ der Widerstandskomponente R1 wird größer eingestellt als der Temperaturkoeffizient α₂ der Widerstandstkomponente R2. Der Widerstand 502 ist zum Beispiel aus Polisilizium gebildet. Beispielsweise ist der Temperaturkoeffizient α₁ der Widerstandskomponente R1 = 4 . 10^- ³[/°C], während der Temperaturkoeffizient α₂ der Widerstandskomponente R2 = -5 . 10^-4[/°C] ist.

Nun wird der Betrieb des in Fig. 1 gezeigten vorhandenen internen Absenkkonverters 1 beschrieben. Der grundlegende Betrieb des internen Absenkkonverters 1 nach Fig. 1 stimmt mit dem Betrieb des internen Absenkkonverters, der in Fig. 7 gezeigt ist, überein und daher wird keine nähere weitere Beschreibung gegeben.

Bei Zimmertemperatur (25°C) wird der Widerstandswert R₁ der Widerstandskomponente R1 in der Pegelverschiebungsschaltung 50 auf 13 kΩ und der Widerstandswert R₂ der Widerstandskomponete R2 auf 27 kΩ eingestellt. Daher werden 2,7 V an den Knoten N5 in der Pegelverschiebungsschaltung 50 ausgegeben, wenn die interne Spannung VintP 4 V beträgt.

Bei hoher Temperatur (80°C) sind der Widerstandswert R₁' der Widerstandskomponente R1 und der Widerstandswert R₂' der Widerstandskomponente R2 folgendermaßen gegeben:

R₁' = R₁ . (1 + α₁ . ΔT) (1)

R₂' = R₂ . (1 + α₂ . ΔT) (2)

Wobei α₁ den Temperaturkoeffizienten der Widerstandskomponente R1, α₂ den Temperaturkoeffizienten der Widerstandskomponente R2 und ΔT die Temperaturdifferenz zwischen der Betriebstemperatur und der Referenztemperatur (Zimmertemperatur) darstellen. In diesem Beispiel gilt R₁' = 15,9 [kΩ] und R₂' = 26,3 [kΩ], weil R₁ = 13 [kΩ], R₂ = 27 [kΩ], α₁ = 4 . 10^-3[/°C], α₂ = -5 . 10^-4[/°C] und ΔT = 80 - 25 = 55[°C] gilt.

Wenn die interne Spannung VintP gleich 4 V ist, ist die Ausgabespannung des Knotens N5 der Pegelverschiebungsschaltung 50, die bei hoher Temperatur arbeitet folgendermaßen gegeben:

4 . 26,3 . 10³/(15,9 . 10³ + 26,3 . 10³) = 2,49 [V]

Wie oben angeführt wurde, beträgt die Referenzspannung VrefP beim Betrieb auf der hohen Temperatur 2,49 V. Entsprechend ist die Ausgabespannung der Pegelverschiebungsschaltung 50 gleich der Referenzspannung Vref. Sowohl bei einem Betrieb bei Zimmertemperatur als auch bei hoher Temperatur liegt die interne Spannung VintP, die von der Treiberschaltung 30 ausgegeben wird, konstant auf einem Pegel von 4 V und wird stabil abgegeben. Daher kann die Verzögerung der Zugriffsgeschwindigkeit der Halbleiterspeichervorrichtung vermindert werden, wenn sie bei hoher Temperatur arbeitet.

Es sei bemerkt, daß die Widerstandswerte und Temperaturkoeffizienten der Widerstandskomponenten R1 und R2 in der Pegelverschiebungsschaltung 50 nicht auf das oben angeführte Beispiel beschränkt sind. Wenn die Widerstandswerte und Temperaturkoeffizienten der Widerstandskomponenten R1 und R2 der Pegelverschiebungsschaltung 50 so eingestellt werden, daß sie die folgende Gleichung erfüllen, wird die interne Spannung VintP sowohl bei einem Betrieb bei Zimmertemperatur als auch bei hoher Temperatur konstant.

Worin R₁ den Widerstandswert der Widerstandskomponente R1 bei Referenztemperatur und R₂ den Widerstandswert der Widerstandskomponente R2 bei Referenztemperatur darstellen. α1 stellt den Temperaturkoeffizienten der Widerstandskomponente R1, α₂ den Temperaturkoeffizienten der Widerstandskomponente R2 und α₃ den Temperaturkoeffizienten der Referenzspannung dar. Vi stellt die interne Spannung bei Referenztemperatur und Vr die Referenzspannung bei Referenztemperatur dar. ΔT stellt die Differenz zwischen der Betriebstemperatur und der Referenztemperatur dar. Der Temperaturkoeffizient α₃ der Referenzspannung ist durch folgende Gleichung gegeben:

α₃ = ΔV/Vr . ΔT (4)

ΔV gibt den Umfang der Änderung der Referenzspannung, ΔT den Umfang der Änderung der Betriebstemperatur und Vr die Referenzspannung bei Referenztemperatur an.

Wenn die Widerstandswerte und Temperaturkoeffizienten der Widerstandskomponenten R1 und R2 in der Pegelverschiebungsschaltung 50 so eingestellt werden, daß sie die Gleichungen (3) und (4) erfüllen, wird unabhängig von der Betriebstemperatur eine konstante interne Spannung abgegeben.

Weil im oben angeführten Beispiel die Referenzspannung VrefP die von der Referenzspannungs-Erzeugungsschaltung 10 erzeugt wird, einen negativen Temperaturverlauf zeigt, werden die Materialien der Widerstandskomponenten R1 und R2 so ausgewählt, daß auch die Ausgabespannung der Pegelverschiebungsschaltung 50 einen negativen Temperaturverlauf aufzeigt. In diesem Fall wird der Temperaturkoeffizient α₁ der Widerstandskomponente R1 auf einen größeren Wert als der Temperaturkoeffizient α₂ der Widerstandskomponente R2 eingestellt.

Wenn die von der Referenzspannungs-Erzeugungsschaltung 10 erzeugte Referenzspannung VrefP einen positiven Temperaturverlauf aufweist, werden die Materialien der Widerstandskomponenten R1 und R2 so ausgewählt, daß die Ausgangsspannung der Pegelverschiebungsschaltung 50 ebenfalls einen positiven Temperaturverlauf zeigt. In diesem Fall wird der Temperaturkoeffizient α₁ der Widerstandskomponente R1 auf einen kleineren Wert als der Temperaturkoeffizient α₂ der Widerstandskomponente R2 eingestellt.

Wenn die Widerstandswerte und Temperaturkoeffizienten der Widerstandskomponenten R1 und R2 in der Pegelverschiebungsschaltung 50 so eingestellt werden, daß die Ausgangsspannung des Knotens N5 in der Pegelverschiebungsschaltung 50 bei einem Betrieb bei hoher Temperatur höher als die Referenzspannung Vref ist, kann die interne Spannung VintP bei einem Betrieb bei hoher Temperatur höher als 4 V gemacht werden. Damit kann die Verminderung der Zugriffsgeschwindigkeit der Halbleiterspeichervorrichtung bei einem Betrieb bei hoher Temperatur weiter vermindert werden.

Die vom vorhandenen internen Absenkkonverter erzeugte interne Spannung kann als interne Versorgungsspannung einer internen Schaltung, wie zum Beispiel einer Peripherieschaltung oder einem Speicherzellenfeld, oder als Referenzspannung oder Treiberspannung der internen Schaltung zugeführt werden.

Fig. 2 zeigt ein Schaltbild der Struktur eines internen Absenkkonverters 1 nach einer ersten Ausführungsform.

Der in Fig. 2 dargestellte interne Absenkkonverter 1 weist eine Referenzspannungs-Erzeugungsschaltung 10, eine Differenzverstärkerschaltung 20, eine Treiberschaltung 30 und eine Pegelverschiebungsschaltung 60 auf. Struktur und Betrieb der Referenzspannungs-Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30 stimmen mit der Struktur und dem Betrieb der Referenzspannungs- Erzeugungsschaltung 10 der Differenzverstärkungsschaltung 20 und der Treiberschaltung 30, die in den Fig. 1 und 7 dargestellt sind, überein.

Die Pegelverschiebungsschaltung 60 weist P-Kanal MOS- Transistoren 600 bis 60n, 610 bis 61n sowie als Einstelleinrichtung abschmelzbare Verbindungen L11 bis L1n, L21 bis L2n auf.

Die Transistoren 600 bis 60n bilden auf der Ladungsseite eine Widerstandskomponente R1 die Transistoren 610 bis 61n bilden auf der Entladungsseite eine Widerstandskomponente R2. Der Transistor 600 ist zwischen eine Versorgungsleitung L3 und einen Knoten N5, der Transistor 610 in Reihe dazu zwischen den Knoten N5 und eine Masseleitung geschaltet. Der Transistor 601 und die abschmelzbare Verbindung L11 sind in Reihe zwischen die Versorgungsleitung L3 und den Knoten N5 geschaltet. Die abschmelzbare Verbindung L21 und der Transistor 611 sind in Reihe zwischen den Knoten N5 und die Masseleitung geschaltet. In gleicher Weise sind der Transistor 60n und die abschmelzbare Verbindung L1n in Reihe zwischen die Versorgungsleitung L3 und den Knoten N5 geschaltet. Die abschmelzbare Verbindung L2n und der Transistor 61n sind in Reihe zwischen den Knoten N5 und die Masseleitung geschaltet.

Der Knoten N5 ist mit dem Gate des Transistors 205 in der Differenzverstärkerschaltung 20 verbunden. Ein Steuersignal /VDCEP wird dem Gates der Transistoren 600 bis 60n zugeführt. Die Transistoren 610 bis 61n sind jeweils als Diode geschaltet. Jede der abschmelzbaren Verbindungen L11 bis L1n, L21 bis L2n können mit einem Laserstrahl abgeschmolzen werden.

Nun wird der Betrieb des internen Absenkkonverters 1 beschrieben, der in Fig. 2 dargestellt ist. Der grundlegende Betrieb des internen Absenkkonverters 1 stimmt mit dem des eingangs beschriebenen internen Konverters überein und daher wird diese Beschreibung weggelassen.

Die von der Referenzspannungs-Erzeugungsschaltung erzeugte Referenzspannung VrefP wird aufgrund von Parameterschwankungen in einem Herstellungsprozeß höher als 2,7 V und die von der Treiberschaltung 30 ausgegebene interne Spannung VintP wird höher als 4 V. In diesem Fall wird ein Teil oder alle abschmelzbaren Verbindungen L21 bis L2n auf der Entladungsseite der Pegelverschiebungsschaltung 60 durch einen Laserstrahl abgeschmolzen. Damit wird der Widerstandswert der Widerstandskomponente R2 auf der Entladungsseite so hoch eingestellt, daß die Ausgangsspannung des Knotens N5 in der Pegelverschiebungsschaltung 60 höher als 2,7 V wird, wie das auch für die Referenzspannung VrefP der Fall ist, die von der Referenzspannungs-Erzeugungsschaltung 10 erzeugt wird. Damit wird die von der Treiberschaltung 30 ausgegebene interne Spannung VintP auf 4 V eingestellt.

Wenn die von der Referenzspannungs-Erzeugungsschaltung 10 erzeugte Referenzspannung vrefP aufgrund von Parameterschwankungen in einem Herstellungsprozeß niedriger als 2,7 V wird, wird auch die von der Treiberschaltung 30 ausgegebene interne Spannung VintP niedriger als 4 V. In diesem Fall wird ein Teil oder es werden alle abschmelzbaren Verbindungen L11 bis L1n auf der Ladungsseite in der Pegelverschiebungsschaltung 60 durch einen Laserstrahl abgeschmolzen. Damit wird der Widerstandswert der Widerstandskomponente R1 auf der Ladungsseite so hoch eingestellt, daß die Ausgangsspannung des Knotens N5 in der Pegelverschiebungsschaltung 60 niedriger als 2,7 V wird, wie das auch für die von der Referenzspannungs-Erzeugungsschaltung 10 erzeugte Referenzspannung VrefP der Fall ist. Folglich wird die von der Treiberschaltung 30 ausgegebene interne Spannung VintP auf 4 V eingestellt.

Wenn die Referenzspannung VrefP aufgrund von Parameterschwankungen im Herstellungsprozeß angehoben wird, wird ein Teil oder es werden alle abschmelzbaren Verbindungen L21 bis L2n auf der Entladungsseite in der Pegelverschiebungsschaltung 60 abgeschmolzen. Wenn die Referenzspannung VrefP sinkt, wird ein Teil oder es werden alle abschmelzbaren Verbindungen L11 bis L1n auf der Ladungsseite in der Pegelverschiebungsschaltung 60 abgeschmolzen.

Der Umfang der Änderung der Ausgabespannung des Knotens N5 in der Pegelverschiebungsschaltung 60 kann durch die Anzahl der abgeschmolzenen abschmelzbaren Verbindungen beliebig eingestellt werden. Daher wird selbst wenn sich die Parameter im Herstellungsprozeß ändern stets eine konstante stabile interne Spannung abgegeben.

Im internen Absenkkonverter nach dieser Ausführungsform steigt das Treibungsvermögen der Differenzverstärkerspannung 20 als Funktion des Anstiegs der Eingangsspannung an. Demgegenüber erhöht sich die Empfindlichkeit der Differenzverstärkerschaltung 20 mit dem Absinken der Eingangsspannung. Bei der oben angeführten Ausführungsform wird die Referenzspannung VrefP, die von der Referenzspannungs-Erzeugungsschaltung erzeugt wird, ungefähr auf den halben Wert der externen Versorgungsspannung Vext eingestellt. Damit wird sowohl ein relativ hohes Treibungsvermögen als auch eine relativ hohe Empfindlichkeit erreicht.

Die interne Spannung kann so eingestellt werden, daß sie die folgende Bedingung erfüllt.

Vext - M - Vthp < Vint < Vext (5)

Wobei Vint die interne Spannung, Vext die externe Versorgungsspannung, M den Betriebsrahmen und Vthp die Schwellenspannung des P-Kanal MOS-Transistors 301, der die Treiberschaltung 30 bildet, darstellen.

Die vom internen Absenkkonverter erzeugte interne Spannung wird als interne Versorgungsspannung einer internen Schaltung, wie zum Beispiel einer Peripherieschaltung oder dem Speicherzellenfeld zugeführt.

Fig. 3 zeigt ein Schaltbild der Struktur eines internen Absenkkonverters 1 nach einer zweiten Ausführungsform.

Der in Fig. 3 dargestellte interne Absenkkonverter 1 weist eine Referenzspannungs-Erzeugungsschaltung 10, eine Differenzverstärkerschaltung 20, eine Treiberschaltung 30 und eine Pegelverschiebungsschaltung 70 auf. Prinzipielle Struktur und Betrieb der Referenzspannungs-Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30 stimmen mit der Struktur und dem Betrieb der Referenzspannungs- Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30, die in den Fig. 3 bis 7 dargestellt sind überein.

Die Pegelverschiebungsschaltung 70 weist P-Kanal MOS- Transistoren 600 bis 60n, Widerstände 700 bis 70n und abschmelzbare Verbindungen L11 bis Lin, L21 bis L2n auf.

Die Transistoren 600 bis 60n bilden eine Widerstandskomponente R1 auf der Ladungsseite. Die Widerstände 700 bis 70n bilden eine Widerstandskomponente R2 auf der Entladungsseite.

Der Transistor 600 ist zwischen eine Versorgungsleitung L3 und einen Knoten N5 und der Widerstand 700 ist dazu zwischen den Knoten N5 und einer Masseleitung in Reihe geschaltet. Der Transistor 601 und die abschmelzbare Verbindung L11 sind in Reihe zwischen die Versorgungsleitung L3 und den Knoten N5 geschaltet. Die abschmelzbare Verbindung L21 und der Widerstand 701 sind zwischen den Knoten N5 und die Masseleitung in Reihe geschaltet. In ähnlicher Weise sind der Transistor 60n und die abschmelzbare Verbindung L1n zwischen der Versorgungsleitung L3 und dem Knoten N5 in Reihe geschaltet, und die abschmelzbare Verbindung L2n sowie der Widerstand 70n sind zwischen den Knoten N5 und der Masseleitung in Reihe geschaltet.

Der Knoten N5 ist mit dem Gate des Transistors 205 in der Differenzverstärkerschaltung 20 verbunden. Den Gates der Transistoren 600 bis 60n wird ein Steuersignal/VDCEP zugeführt. Jede der abschmelzbaren Verbindungen L11 bis Lin, L21 bis L2n kann mit einem Laserstrahl abgeschmolzen werden.

Die Widerstandswerte und Temperaturkoeffizienten der Widerstandskomponenten R1 und R2 in der Pegelverschiebungsschaltung 70 werden so eingestellt, daß eine Schwankung der Referenzspannung VrefP aufgrund einer Änderung der Betriebstemperatur wie im Fall der ersten Ausführungsform kompensiert wird. Entsprechend wird eine konstante interne Spannung VintP sowohl beim Betrieb bei Zimmertemperatur als auch beim Betrieb bei hoher Temperatur stabil ausgegeben.

Wenn ein Teil oder alle der abschmelzbaren Verbindungen L21 bis L2n auf der Entladungsseite in der Pegelverschiebungsschaltung 70 durch einen Laserstrahl abgeschmolzen werden, steigt der Widerstandswert der Widerstandskomponente R2 auf der Entladungsseite an und die Ausgangsspannung des Knotens N5 in der Pegelverschiebungsschaltung 70 wird höher als 2,7 V. Wenn ein Teil oder alle der abschmelzbaren Verbindungen L11 bis L1n auf der Ladeseite der Pegelverschiebungsschaltung 70 durch einen Laserstrahl abgeschmolzen werden, steigt der Widerstandswert der Widerstandskomponente R1 auf der Ladeseite an und die Ausgangsspannung des Knotens N5 in der Pegelverschiebungsschaltung 70 wird niedriger als 2,7 V.

Wenn die Referenzspannung VrefP, die von der Referenzspannungs- Erzeugungsschaltung 10 erzeugt wird, aufgrund von Parameterschwankungen in einem Herstellungsprozeß ansteigt, werden einige oder alle abschmelzbaren Verbindungen L21 bis L2n auf der Entladungsseite durchgeschmolzen, um die von der Treiberschaltung 30 ausgegebene interne Spannung VintP auf einem konstanten Pegel zu halten. Wenn die von der Referenzspannungs- Erzeugungsschaltung 10 erzeugte Referenzspannung VrefP aufgrund von Parameterschwankungen im Herstellungsprozeß sinkt, wird ein Teil oder es werden alle abschmelzbaren Verbindungen L21 bis L2n auf der Ladeseite durchgeschmolzen und die von der Treiberschaltung 30 ausgegebene interne Spannung VintP kann auf einen konstanten Wert eingestellt werden.

Der Umfang der Änderung der Ausgangsspannung des Knotens N5 in der Pegelverschiebungsschaltung 70 kann durch die Anzahl der abzuschmelzenden abschmelzbaren Verbindungen frei eingestellt werden. Selbst wenn sich die Parameter in einem Herstellungsprozeß ändern, wird entsprechend stets eine konstante interne Spannung erreicht.

Wie oben beschrieben worden ist, kann prinzipiell bei der Erfindung in Übereinstimmung mit dem internen Absenkkonverter eine Schwankung der internen Spannung aufgrund einer Änderung der Betriebstemperatur und eine Änderung der internen Spannung aufgrund von Parameterschwankungen im Herstellungsprozeß kompensiert werden.

Die vom internen Absenkkonverter erzeugte interne Spannung kann als interne Versorgungsspannung internen Schaltungen, wie zum Beispiel Peripherieschaltungen und dem Speicherzellenfeld, zugeführt werden, oder sie kann als Referenzspannung an die interne Schaltung angelegt werden.

Durch die erste und zweite Ausführungsform kann im Vergleich mit einer später zu beschreibenden dritten Ausführungsform ein stabiler interner Absenkkonverter erzielt werden, weil die Anzahl der Schleifen vermindert werden kann.

Nun wird eine spezielle Anwendung des internen Absenkkonverters beschrieben.

Fig. 4 zeigt ein Blockschaltbild der Gesamtstruktur einer dynamischen Halbleitervorrichtung mit einem eingebauten internen Absenkkonverter bei der die Erfindung anwendbar ist.

Der interne Absenkkonverter weist eine Peripherieschaltung/internen Absenkkonverter für den Aktivzustand 1a, eine Peripherieschaltung/internen Absenkkonverter für den Bereitschaftszustand 1b, ein Speicherfeld/internen Absenkkonverter für den Aktivzustand 1c, ein Speicherfeld/internen Absenkkonverter für den Wartezustand 1d, eine Peripherieschaltung 2, ein Speicherfeld 3 und eine Ausgabeschaltung 4 auf. Diese Schaltungen sind auf einem Halbleiterchip CH gebildet.

Der interne Absenkkonverter weist einen Versorgungsanschluß P1, der eine externe Versorgungsspannung Vext empfängt, und einen Masseanschluß P2, der ein Massepotential Vss empfängt. Der Versorgungsanschluß P1 ist mit den internen Absenkkonvertern 1a, 1b, 1c und 1d sowie der Ausgabeschaltung 4 über eine Versorgungsleitung L1 verbunden. Der Masseanschluß P2 ist mit den internen Absenkkonvertern 1a, 1b, 1c und 1d, der Peripherieschaltung 2, dem Speicherfeld 3 und der Ausgabeschaltung 4 verbunden.

Der Peripherieschaltung 2 wird durch die internen Absenkkonverter 1a, 1b über eine Versorgungsleitung L3 eine interne Spannung VintP zugeführt. Dem Speicherfeld 3 wird durch die internen Absenkkonverter 1c, 1d über eine Versorgungsleitung L4 eine interne Spannung VintN zugeführt. Die externe Versorgungsspannung Vext wird über die Versorgungsleitung L1 direkt der Ausgabeschaltung 4 zugeführt.

Die Peripherieschaltung 2 weist einen Steuersignalpuffer, einen Dateneingabepuffer, einen Decoder, einen Adreßpuffer, eine Steuerschaltung und ähnliche Vorrichtungen auf. Das Speicherfeld 3 weist eine Mehrzahl von Wortleitungen, eine Mehrzahl von Bitleitungen, die Wortleitungen kreuzen, eine Mehrzahl von Speicherzellen, die an den Kreuzungspunkten der Bitleitungen mit den Wortleitungen gebildet sind, und eine Mehrzahl von Leseverstärkern, die Daten verstärken, die auf die Mehrzahl von Bitleitungen ausgelesen werden, auf. Die Ausgabeschaltung 4 weist einen Datenausgabepuffer auf.

Der interne Absenkkonverter 1a wird von einem Steuersignal VDCEP und der interne Absenkkonverter 1b von einem Steuersignal/VDCEP gesteuert. Das Steuersignal/VDCEP ist das Inverse des Steuersignals VDCEP. Der interne Absenkkonverter 1e wird von einem Steuersignal VDCEM und der interne Absenkkonverter 1d von einem Steuersignal/VDCEM gesteuert. Das Steuersignal/VDCEM ist das Inverse des Steuersignals VDCEM. Diese Steuersignale werden von einer Steuerschaltung erzeugt, die in der Peripherieschaltung 2 gebildet ist.

Fig. 5 zeigt ein Signaldiagramm der Steuersignale zum Steuern der internen Absenkkonverter 1a, 1b, 1c und 1d. Die Aktiv- und Bereitschaftszustände der Halbleiterspeichervorrichtung werden von einem Zeilenadreß-Abtastsignal/RAS festgelegt, das extern an einen Steuersignalpuffer in der Peripherieschaltung 2 angelegt wird. Die Leseverstärker im Speicherfeld 3 werden von einem Leseverstärker-Aktivierungssignal SE gesteuert, das von der Steuerschaltung in der Peripherieschaltung 2 erzeugt wird.

Liegt das Zeilenadreß-Abtastsignal/RAS auf einem "H"-Pegel, nimmt die Halbleiterspeichervorrichtung einen Bereitschaftszustand ein. Befindet sich das Zeilenadreß- Abtastsignal/RAS in einem "L"-Zustand, erreicht die Halbleiterspeichervorrichtung einen Aktivzustand. Die Leseverstärker im Speicherfeld 3 werden aktiviert, wenn das Leseverstärker-Aktivierungssignal SE auf einem "H"-Pegel liegt.

Ist das Zeilenadreß-Abtastsignal/RAS in einem "H"-Zustand, erreicht das Steuersignal VDCEP einen "L"-Pegel und das Steuersignal/VDCEP einen "H"-Pegel. Damit wird der interne Absenkkonverter 1a deaktiviert und der interne Absenkkonverter 1b aktiviert. Ist das Zeilenadreß-Abtastsignal/RAS in einem "L"-Zustand, erreicht das Steuersignal VDCEP einen "H"-Pegel und das Steuersignal/VDCEP einen "L"-Pegel. Damit wird der interne Absenkkonverter 1a aktiviert während der interne Absenkkonverter 1b deaktiviert wird.

Wenn das Leseverstärker-Aktivierungssignal SE in einem "L"- Zustand ist, erreicht das Steuersignal VDCEM einen "L"-Pegel und das Steuersignal/VDCEM einen "H"-Pegel. Damit wird der interne Absenkkonverter 1c deaktiviert, während der interne Absenkkonverter 1d aktiviert wird. Erreicht das Leseverstärker- Aktivierungssignal SE einen "H"-Pegel, wird das Steuersignal VDCEM auf einen "H"-Pegel und das Steuersignal/VDCEM auf einen "L"-Pegel gezogen. Damit wird der interne Absenkkonverter 1c aktiviert, während der interne Absenkkonverter 1d deaktiviert wird.

Wie oben beschrieben worden ist wird der interne Absenkkonverter 1a im Peripherieschaltungsbetrieb vom Zeitpunkt t1 bis Zeitpunkt t3 aktiviert, und der interne Absenkkonverter 1b wird während des Nicht-Betriebs der Peripherieschaltung aktiviert. Der interne Absenkkonverter 1c wird während des Leseverstärkerbetriebs vom Zeitpunkt t2 bis zum Zeitpunkt t3 aktiviert, während der interne Absenkkonverter 1d während des Nicht-Betriebs des Leseverstärkers aktiviert wird.

Die internen Absenkkonverter 1a und 1b werden von großdimensionierten Transistoren gebildet und können einer Änderung der internen Spannung schnell folgen. Demgegenüber sind die internen Absenkkonverter 1b und 1d durch kleindimensionierte Transistoren gebildet und die Stromaufnahme ist gering. Im Aktivzustand werden entsprechend die internen Absenkkonverter 1a und 1c aktiviert, die einer Änderung der internen Spannung schnell folgen können, während im Bereitschaftszustand die internen Absenkkonverter 1b und 1d mit der geringen Stromaufnahme aktiviert werden.

Fig. 6 zeigt ein Schaltbild der allgemeinen Struktur einer Peripherieschaltung/eines internen Absenkkonverters für den Wartezustand 1b, der in der Halbleiterspeichervorrichtung nach Fig. 4 gebildet ist. Der interne Absenkkonverter 1b weist eine Differenzverstärkerschaltung 20, eine Treiberschaltung 30 und eine Pegelverschiebungsschaltung 50 auf. Struktur und Betrieb der Differenzverstärkerschaltung 20, der Treiberschaltung 30 und der Pegelverschiebungsschaltung 50 stimmen mit der Struktur und dem Betrieb der Differenzverstärkerschaltung 20, der Treiberschaltung 30 und der Pegelverschiebungsschaltung 50 von Fig. 1 überein.

Die internen Absenkkonverter 1a und 1b teilen sich die Referenzspannungs-Erzeugungschaltung 10, die in Fig. 1 gezeigt ist. Daher wird von der Referenzspannungs-Erzeugungsschaltung 10, die in Fig. 1 dargestellt ist, dem Gate des Transistors 204 in der Differenzverstärkerschaltung 20 von Fig. 6 eine Referenzspannung VrefP zugeführt. Das Steuersignal/VDCEP wird an das Gate des Transistors 201 in der Differenzverstärkerschaltung 20 angelegt, während das Steuersignal VDCEP dem Gate des Transistors 501 in der Pegelverschiebungsschaltung 50 zugeführt wird.

Wenn das Steuersignal VDCEP auf einem "H"-Pegel und das Steuersignal/VDCEP auf einem "L"-Pegel liegt, werden entsprechend die Differenzverstärkerschaltung 20 und die Pegelverschiebungsschaltung 50 des internen Absenkkonverters 1 (entsprechend 1a in Fig. 4), der in Fig. 1 gezeigt ist, aktiviert, und die Differenzverstärkerschaltung 20 sowie die Pegelverschiebungsschaltung 50 des internen Absenkkonverters 1b, der in Fig. 6 gezeigt ist, wird deaktiviert. Wenn das Steuersignal VDCEP auf einem "L"-Pegel und das Steuersignal /VDCEP auf einem "H" = Pegel liegt, werden umgekehrt die Differenzverstärkerschaltung 20 und die Pegelverschiebungsschaltung 50 des internen Absenkkonverters 1 (entsprechend 1a in Fig. 4), der in Fig. 1 dargestellt ist, deaktiviert, während die Differenzverstärkerschaltung 20 sowie die Pegelverschiebungsschaltung 50 des internen Absenkkonverters 1b, der in Fig. 6 dargestellt ist, aktiviert werden.

Die Differenzverstärkerschaltung 20, die Treiberschaltung 30 und die Pegelverschiebungsschaltung 50 des internen Absenkkonverters 1b, der in Fig. 6 gezeigt ist, werden von Transistoren gebildet, deren Größe geringer ist als die Größe der Transistoren des internen Absenkkonverters 1 (entsprechend 1a in Fig. 4), der in Fig. 1 gezeigt ist, um die Stromaufnahme im Bereitschaftszustand zu vermindern.

Die Struktur des Speicherfeldes/internen Absenkkonverters 1c für den Aktivzustand, der in der Halbleiterspeichervorrichtung von Fig. 4 gebildet ist, stimmt im wesentlichen mit der Struktur des internen Absenkkonverters 1 (entsprechend 1a in Fig. 4) überein, der in Fig. 1 dargestellt ist. Der Unterschied besteht darin, daß ein Steuersignal VDCEM anstelle des Steuersignals VDCEP und ein Steuersignal/VDCEM anstelle des Steuersignals/VDCEP zugeführt wird. Die Struktur des Speicherfeldes/internen Absenkkonverters für den Bereitschaftszustand 1d, der in der Halbleiterspeichervorrichtung von Fig. 4 gebildet ist, stimmt im wesentlichen mit der Struktur des internen Absenkkonvertets 1b von Fig. 6 überein. Der Unterschied besteht darin, daß das Steuersignal/VDCEM anstelle des Steuersignals/VDCEP und das Steuersignal VDCEM anstelle des Steuersignals VDCEP angelegt wird.

Fig. 7 zeigt ein Blockdiagramm der Struktur einer Spannungsversorgungsschaltung bei der die Erfindung anwendbar ist.

Wie in Fig. 7 dargestellt ist, weist die Spannungsversorgungsschaltung 100 eine Referenzspannungs- Erzeugungsschaltung 10 und eine Spannungsumwandlungsschaltung 110 auf.

Die Spannungsumwandlungsschaltung 110 weist eine Differenzverstärkerschaltung 20, eine Treiberschaltung 30 und eine Pegelverschiebungsschaltung 80 auf. Struktur und Betrieb der Referenzspannungs-Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30 stimmen mit Struktur und Betrieb der Referenzspannungs- Erzeugungsschaltung 10, der Differenzverstärkerschaltung 20 und der Treiberschaltung 30 überein, die in den Fig. 1 bis 3 dargestellt sind. Struktur und Betrieb der Pegelverschiebungsschaltung 80 stimmt mit der Struktur und dem Betrieb der Pegelverschiebungsschaltung 50, die in Fig. 1 gezeigt ist, oder der Struktur und dem Betrieb der Pegelverschiebungsschaltung 70, die in Fig. 3 dargestellt ist überein.

Die Referenzspannungs-Erzeugungsschaltung 10 wird von einer externen Versorgungsspannung Vext (zum Beispiel 5 V) angesteuert, um eine Referenzspannung Vr (zum Beispiel 1,1 V) zu erzeugen. Die Spannungsumwandlungsschaltung 110 wandelt die Referenzspannung Vr in eine Referenzspannung Vr' (zum Beispiel 3,3 V) um und gibt die resultierende Spannung an eine Spannungsleitung L6 aus. Die von der Spannungsumwandlungsschaltung 110 ausgegebene Referenzspannung Vr' wird einer Treiberschaltung (Puffer) 200 zugeführt um das Stromtreibungsvermögen der Spannungsumwandlungsschaltung 110 zu erhöhen. Die Treiberschaltung 200 reagiert auf die Referenzspannung Vr', um der Spannungsleitung L7 die Ausgabespannung V_L (3,3 V) zuzuführen.

Die Treiberschaltung 200 weist eine Differenzverstärkerschaltung 220 und eine Treiberschaltung 230 auf. Die Treiberschaltung 230 weist einen P-Kanal MOS-Transistor auf, der zwischen eine Versorgungsleitung L1 und die Spannungsleitung L7 geschaltet ist. Die Referenzspannung Vr' wird einem Eingangsanschluß der Differenzverstärkerschaltung 220 zugeführt. Die Ausgabespannung der Differenzverstärkerschaltung 220 wird an das Gate des Transistors der Treiberschaltung 230 angelegt. Die Ausgabespannung V_L der Spannungsleitung L7 wird auf den zweiten Eingangsanschluß der Differenzverstärkerschaltung 220 zurückgekoppelt.

Die Ausgabespannung V_L wird einem Speicherfeld oder einer Peripherieschaltung als interne Versorgungsspannung, Treiberspannung oder Referenzspannung zugeführt.

Wenn die in Fig. 1 gezeigte vorhandene Pegelverschiebungsschaltung 50 als Pegelverschiebungsschaltung 80 benutzt wird, können nur Änderungen der Referenzspannung Vr' und der Ausgabespannung V_L aufgrund von Schwankungen der Betriebstemperatur kompensiert werden.

Wenn die in Fig. 3 gezeigte Pegelverschiebungsschaltung 70 als Pegelverschiebungsschaltung 80 benutzt wird, können Änderungen der Referenzspannung Vr' und der Ausgabespannung V_L aufgrund von Schwankungen der Betriebstemperatur sowie Änderungen der Referenzspannung Vr' und der Ausgabespannung V_L aufgrund von Parameterschwankungen im Herstellungsprozeß kompensiert werden.

Obwohl die Anzahl von Schleifen bei dieser Ausführungsform im Vergleich mit der ersten und zweiten Ausführungsform vergrößert wird, kann der Stromfluß in der Schaltung vermindert werden, weil die Differenzverstärkung in zwei Stufen ausgeführt wird.

Claims

1. Absenkkonverter zum Absenken einer externen Versorgungs spannung und zum Ausgeben der abgesenkten Spannung an eine in terne Schaltung als Versorgungsspannung (VintP), mit
einer Referenzspannungs-Erzeugungseinrichtung (10), die von der externen Versorgungsspannung (Vext) getrieben wird, zum Erzeugen einer Referenzspannung (VrefP),
einer Treibereinrichtung (30) zum Ausgeben der Versorgungsspan nung (VintP) an die interne Schaltung,
einer Teilereinrichtung (60) zum Teilen der Versorgungsspannung (VintP) von der Treibereinrichtung (30) nach Art eines Span nungsteilers und zum Ausgeben einer geteilten Ausgabespannung,
einer Vergleichseinrichtung (20) zum Vergleichen der geteilten Ausgabespannung von der Teilereinrichtung (60) und der Refe renzspannung (VrefP), die von der Referenzspannungs- Erzeugungseinrichtung (10) erzeugt wird, und zum Steuern der Treibereinrichtung (30) auf der Basis der Differenz zwischen der geteilten Ausgabespannung und der Referenzspannung (VrefP), und
einer Einstelleinrichtung (L11-L1n, L21-L2n) zum Einstellen des Teilungsverhältnisses der Teilereinrichtung (60).

2. Absenkkonverter nach Anspruch 1, dadurch gekennzeichnet, daß die Teilereinrichtung (60) einen ersten und zweiten Wider stand (600, 610) aufweist, die in Reihe geschaltet sind, die Einstelleinrichtung einen dritten Widerstand (601-60n, 611- 61n) und eine Verbindungseinrichtung (L11-L1n, L21-L2n) zum Verbinden/Trennen des dritten Widerstands (601-60n, 611-61n) und des ersten und/oder zweiten Widerstands (600, 610) auf weist.

3. Absenkkonverter nach Anspruch 2, dadurch gekennzeichnet, daß
der dritte Widerstand eine Mehrzahl von Widerständen (601-60n, 611-61n) aufweist, und
die Verbindungseinrichtung eine Mehrzahl von Übertragungsein richtungen (L11-L1n, L21-L2n) zum selektiven Verbinden/Trennen eines beliebigen der Mehrzahl von Widerständen (601-60n, 611- 61n) mit dem/vom ersten oder zweiten Widerstand (600, 610) auf weist.

4. Absenkkonverter nach Anspruch 3, dadurch gekennzeichnet, daß die Mehrzahl von Übertragungseinrichtungen jeweils ein ab schmelzbares Element (L11-L1n, L21-L2n) aufweist, die von einem Laser-Strahl abgeschmolzen werden können.

5. Absenkkonverter nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß der erste Widerstand einen Transistor (600) aufweist, der zwischen einem zweiten Knoten (L3), der die Versorgungsspannung (VintP) empfängt, und einem Ausgabeknoten (N5) geschaltet ist, zum Ausgeben der geteilten Ausgabespannung, die durch Spannungsteilung erhalten wird, und dessen Gate ein vorbestimmtes Aktivierungs signal (/VDCEP) empfängt.

6. Absenkkonverter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Treibereinrichtung (30) einen Transistor (301) aufweist, der zwischen einem ersten Knoten (L1), der die externe Versor gungsspannung (Vext) empfängt, und dem zweiten Knoten (L3), der die Versorgungsspannung (VintP) empfängt, geschaltet ist, und dessen Gate das Ausgangssignal der Vergleichseinrichtung (20) empfängt.

7. Absenkkonverter nach einem der Ansprüche bis 1 bis 6, da durch gekennzeichnet, daß die Referenzspannungs-Erzeugungseinrichtung (10) eine Spannung als Referenzspannung erzeugt, die etwa gleich der Hälfte der externen Versorgungsspannung (Vext) ist.

8. Absenkkonverter nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Treibereinrichtung (30) als Versorgungsspannung (VintP) ei ne Spannung ausgibt, die niedriger als die externe Versorgungs spannung (Vext) und höher als die Spannung ist, die durch Sub trahieren einer größeren Spannung als die Schwellenspannung des Transistors (301) von der externen Versorgungsspannung (Vext) erzeugt wird.

9. Absenkkonverter nach Anspruch 8, dadurch gekennzeichnet, daß der Transistor (301) ein P-Kanal Feldeffekttransistor ist.

10. Absenkkonverter nach Anspruch 1, dadurch gekennzeichnet, daß die Teilereinrichtung (50; 80) einen ersten und zweiten Wider stand (R1, R2) aufweist, wobei der erste und zweite Widerstand (R1, R2) Widerstandswerte mit unterschiedlichen Temperaturkoef fizienten (α1; α2) aufweist.

11. Absenkkonverter nach Anspruch 10, dadurch gekennzeichnet, daß
der erste Widerstand (R1) zwischen einem Knoten (L3), der die Ausgabespannung (VintP) empfängt, und einem Ausgabeknoten (N5), der die geteilte Ausgabespannung ausgibt, die durch Spannungsteilung erhalten wird, geschaltet ist,
der zweite Widerstand (R2) zwischen dem Ausgabeknoten (N5) und einem vorbestimmten Potential geschaltet ist,
der Widerstandswert des ersten Widerstands (R1) einen ersten Temperaturkoeffizienten (α1) und der Widerstandswert des zweiten Widerstands (R2) einen zweiten Temperaturkoeffizienten (α2) aufweist, der kleiner als der erste Temperaturkoeffizient (α1) ist.

12. Absenkkonverter nach Anspruch 11, dadurch gekennzeichnet, daß der erste Temperaturkoeffizient (α1) positiv und der zweite Temperaturkoeffizient (α2) negativ ist.

13. Absenkkonverter nach Anspruch 11 oder 12, dadurch gekenn zeichnet, daß der erste Widerstand (R1) einen Transistor (501) aufweist, der zwischen dem Knoten (L3), der die Versorgungsspannung (VintP; Vr') empfängt, und dem Ausgabe knoten (N5) geschaltet ist, und dessen Gate ein vorbestimmtes Aktivierungssignal (/VDCEP) empfängt.

14. Absenkkonverter nach einem der Ansprüche 11 bis 13, da durch gekennzeichnet, daß die Treibereinrichtung (30) einen Transistor (301) aufweist, der zwischen einem Knoten (L1), der die externe Versorgungsspan nung (Vext) empfängt, und dem Knoten (L3; L6), der die Versor gungsspannung (VintP; Vr') empfängt; geschaltet ist, und dessen Gate das Ausgangssignal der Vergleichseinrichtung (20) empfängt.

15. Absenkkonverter nach einem der Ansprüche 11 bis 14, da durch gekennzeichnet, daß die Treibereinrichtung (30) die Versorgungsspannung (VintP) einer internen Schaltung als interne Versorgungsspannung zuführt.

16. Absenkkonverter nach einem der Ansprüche 11 bis 15, da durch gekennzeichnet, daß die Treibereinrichtung (30) die Versorgungsspannung einer internen Schaltung als Referenzspannung (Vr') zuführt.

17. Absenkkonverter nach einem der Ansprüche 11 bis 16, da durch gekennzeichnet, daß die Treibereinrichtung (30) die Versorgungsspannung (Vr') einer Puffereinrichtung (200) zuführt.

18. Absenkkonverter nach einem der Ansprüche 10 bis 17, da durch gekennzeichnet, daß die Einstelleinrichtung (L11-L1n, L21-L2n) zum Einstellen von mindestens einem Widerstandswert des ersten und zweiten Wider stands (R1, R2) der Teilereinrichtung (70; 80) vorgesehen ist.

19. Absenkkonverter nach Anspruch 18, dadurch gekennzeichnet, daß
der erste Widerstand (R1) zwischen einem Knoten (L3), der die Ausgabespannung (VintP; Vr') empfängt, und einem Ausgabeknoten (N5), der die geteilte Ausgabespannung ausgibt, die durch Span nungsteilung erhalten wird, geschaltet ist,
der zweite Widerstand (R2) zwischen dem Ausgabeknoten (N5) und einem vorbestimmten Potential geschaltet ist,
der Widerstandswert des ersten Widerstands (R1) einen ersten Temperaturkoeffizienten (α1) und der Widerstandswert des zweiten Widerstands (R2) einen zweiten Temperaturkoeffizienten (α2) aufweist, der kleiner als der erste Temperaturkoeffizient (α1) ist.

20. Absenkkonverter nach Anspruch 19, dadurch gekennzeichnet, daß der erste Temperaturkoeffizient (α1) positiv und der zweite Temperaturkoeffizient (α2) negativ ist.

21. Absenkkonverter nach einem der Ansprüche 18 bis 20, da durch gekennzeichnet, daß die Einstelleinrichtung eine Änderungseinrichtung (L11-L1n, L21-L2n) zum Ändern der Widerstandswerte des ersten und zweiten Widerstands (R1, R2) aufweist.

22. Absenkkonverter nach Anspruch 21, dadurch gekennzeichnet, daß
der erste Widerstand (R1) eine erste Widerstandschaltungsein richtung mit einer Mehrzahl von Widerständen (601-60n) auf weist,
der zweite Widerstand (R2) eine zweite Widerstandschaltungsein richtung mit einer Mehrzahl von Widerständen (700-70n) auf weist, und
die Änderungseinrichtung eine Trenneinrichtung (L11-L1n, L21- L2n) aufweist zum Trennen eines Widerstands der ersten oder zweiten Widerstandsschaltung von den restlichen Widerstand schaltungseinrichtungen.

23. Absenkkonverter nach Anspruch 22, dadurch gekennzeichnet, daß die Trenneinrichtung eine Mehrzahl von abschmelzbaren Elementen (L11-L1n, L21-L2n) aufweist, die von einem Laser-Strahl abge schmolzen werden können.

24. Absenkkonverter nach einem der Ansprüche 18 bis 23, da durch gekennzeichnet, daß der erste Widerstand (R1) einen Transistor (600-60n) aufweist, dessen Gate ein vorbestimmtes Aktivierungssignal (/VDCEP) emp fängt.

25. Absenkkonverter nach einem der Ansprüche 18 bis 24, da durch gekennzeichnet, daß die Treibereinrichtung (30) einen Transistor (301) aufweist, der zwischen einem Knoten (L1), der die externe Versorgungsspan nung (Vext) empfängt, und dem Knoten (L3; L6), der die Versor gungsspannung (VintP; Vr') empfängt, geschaltet ist, und dessen Gate das Ausgangssignal der Vergleichseinrichtung (20) empfängt.

26. Absenkkonverter nach einem der Ansprüche 18 bis 25, da durch gekennzeichnet, daß die Treibereinrichtung (30) die Versorgungsspannung einer internen Schaltung als Versorgungsspannung (VintP) zuführt.

27. Absenkkonverter nach einem der Ansprüche 18 bis 26, da durch gekennzeichnet, daß die Treibereinrichtung (30) die Versorgungsspannung einer internen Schaltung als Referenzspannung (Vr') zuführt.

28. Absenkkonverter nach einem der Ansprüche 18 bis 27, da durch gekennzeichnet, daß die Treibereinrichtung (30) die Versorgungsspannung einer Puf fereinrichtung (200) zuführt.

29. Verwendung eines Absenkkonverters nach einem der Ansprüche 1 bis 28 in einer Halbleitervorrichtung, die auf einem Halbleiter chip gebildet ist, mit
einer Spannungsversorgungseinrichtung (1a-1d), die von der ex ternen Versorgungsspannung (Vext) getrieben wird, zum Ausgeben der Versorgungsspannung (VintP; Vr'), und
einer Speichereinrichtung (3), die die Versorgungsspannung (VintP; Vr') empfängt und Daten speichert, wobei die Spannungssersorgungseinrichtung (1a-1d) den Absenkkon verter aufweist.

30. Betriebsverfahren für einen Absenkkonverter nach einem der Ansprüche 1 bis 28, mit den Schritten
Erzeugen der Referenzspannung (VrefP; Vr) aus der externen Ver sorgungsspannung (Vext),
Ausgeben der Versorgungsspannung (VintP; Vr) durch die Treiber einrichtung (30),
Teilen der Versorgungsspannung (VintP; Vr') von der Treiberein richtung (30) nach Art eines Spannungsteilers mittels eines er sten und zweiten Widerstands (R1, R2) und Ausgeben einer geteil ten Ausgabespannung, wobei der erste und zweite Widerstand (R1, R2) Widerstandswerte mit unterschiedlichen Temperaturkoeffizien ten (α1, α2) aufweisen, und
Vergleichen der geteilten Ausgabespannung und der Referenzspan nung (VrefP; Vr) und Steuern der Treibereinrichtung (30) auf der Basis der Differenz zwischen der geteilten Ausgabespannung und der Referenzspannung (VrefP; Vr).

31. Absenkkonverter nach Anspruch 1 auf einem Chip, mit einer ersten und zweiten Konvertierungsschaltung, die je weils die Treibereinrichtung (30), die die externe Versorgungs spannung empfängt, und eine Rückkopplungseinrichtung, die die Teilereinrichtung (6), die Vergleichseinrichtung (20) und die Einstelleinrichtung (L11-L1n, L21-L2n) aufweist, aufweisen, wobei
jede der Einstelleinrichtungen eine Kompensationseinrichtung zum Kompensieren von Änderungen der Referenzspannung (VrefP) auf weist,
wodurch die jeweiligen Versorgungsspannungen bezüglich der Ände rungen der Referenzspannung (VrefP) stabilisiert werden.

32. Absenkkonverter nach Anspruch 31, dadurch gekenn zeichnet, daß
jede der Kompensationseinrichtungen eine jeweilige Temperatur kompensationseinrichtung zum Kompensieren von Änderungen der Referenzspannung durch dynamische Temperaturänderungen auf weist, wobei jede der Temperaturkompensationseinrichtungen ei nen ersten Widerstand mit einem ersten Temperaturkoeffizienten, einen zweiten Widerstand mit einem zweiten Temperaturkoeffi zienten, aufweist,
wobei der erste und zweite Widerstand zwischen die jeweilige interne Spannung und einen gemeinsamen Anschluß in Reihe ge schaltet sind, und
der jeweilige erste Widerstand mit der jeweiligen internen Spannung verbunden ist, der jeweilige zweite Widerstand mit dem gemeinsamen Anschluß verbunden ist, und der jeweilige erste Temperaturkoeffizient größer als der jeweilige zweite Tempera turkoeffizient ist.

33. Absenkkonverter nach Anspruch 32, dadurch gekenn zeichnet, daß jede der Kompensationseinrichtungen eine jeweilige Parameter kompensationseinrichtung für Herstellungsprozeßparameter zum Kompensieren permanenter Änderungen der jeweiligen Referenz spannung aufweist, wobei jede Parameterkompensationseinrichtung eine jeweilige Einrichtung zum Einstellen von mindestens dem jeweiligen ersten oder zweiten Widerstand auf einen Wert von einer Mehrzahl vorbestimmter Werte aufweist.

34. Absenkkonverter nach Anspruch 31, dadurch gekennzeichnet, daß
jede der Teilereinrichtungen jeweilige erste und zweite Widerstände aufweist, die zwischen die jeweilige interne Spannung und einen gemeinsamen Anschluß in Reihe geschaltet sind,
wobei die jeweilige Kompensationseinrichtung eine jeweilige Parameterkompensationseinrichtung für Herstel lungsprozeßparameter zum Kompensieren permanenter Änderungen der jeweiligen Referenzspannung aufweist, wobei jede Parameter kompensationseinrichtung ein jeweiliges Mittel zum Einstellen von mindestens dem jeweiligen ersten oder zweiten Widerstand auf einen Wert von einer Mehrzahl vorbestimmter Werte aufweist.

35. Absenkkonverter nach Anspruch 34, dadurch gekenn zeichnet, daß
der jeweilige erste Widerstand mit der jeweiligen internen Spannung verbunden ist, und der jeweilige zweite Widerstand mit dem gemeinsamen Anschluß verbunden ist,
die jeweilige Parameterkompensationseinrichtung eine jeweilige erste Einrichtung zum Erhöhen des Wertes des jeweiligen ersten Widerstands, um das Absinken der jeweiligen Referenzspannung zu kompensieren, und eine jeweilige zweite Einrichtung zum Erhöhen des Wertes des jeweiligen zweiten Widerstands, um das Ansteigen der jeweiligen Referenzspannung zu kompensieren, aufweist.