DE4305850C2

DE4305850C2 - Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung

Info

Publication number: DE4305850C2
Application number: DE4305850A
Authority: DE
Inventors: Kiyohiro Furutani
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-04-06
Filing date: 1993-02-25
Publication date: 1995-09-14
Anticipated expiration: 2013-02-26
Also published as: KR930022368A; KR960002825B1; US5434533A; DE4305850A1; JPH05289760A

Description

Die Erindung bezieht sich allgemein auf eine Bezugsspannungsgeneratorschaltung gemäß dem Oberbegriff des Patentanspruchs 1.

In Halbleitervorrichtungen wird angestrebt, stabilisierte Bezugsspannungsgeneratorschaltungen vorzusehen, die nicht durch Änderungen der Umgebungstemperatur beeinflußt sind. Die Kennlinien von Halbleiterbauelementen werden jedoch im allgemeinen durch die Änderung der Umgebungstemperatur beeinflußt. Es ist daher schwierig, Ausgangsspannungen aus Bezugsspannungsgeneratorschaltungen zu stabilisieren.

In verschiedenerlei Halbleiterspeichervorrichtungen wie dynamischen Schreib/Lesespeichern (DRAM) werden Metalloxydhalbleiter- bzw. MOS-Transistoren wegen ihrer Eignung zu hoher Integration und aus anderen Gründen eingesetzt. Zum Bilden von Bezugsspannungsgeneratorschaltun gen auf Halbleitersubstraten werden u. a. bipolare Transistoren verwendet. Bei den Schritten zum Herstellen der Halbleitervorrichtungen aus MOS-Transistoren komplizieren jedoch zusätzliche Schritte zum Bilden von bipolaren Transistoren auf ungünstige Weise die Herstellung. Dies bedeutet, daß im allgemeinen angestrebt wird, auf den Halbleitersubstraten stabile Bezugsspannungsgeneratorschal tungen aus MOS-Transistoren zu bilden.

Diese Bezugsspannungsgeneratorschaltungen können beispielsweise als interne Spannungsumsetzer in dynamischen Schreib/Lesespeichern verwendet werden. Da die dynamischen Schreib/Lesespeicher im allgemeinen aus einer großen Anzahl von CMOS-Transistoren gebildet sind, wird angestrebt, die stabilisierten internen Spannungsumsetzer, d. h., stabile Bezugsspannungsgeneratorschaltungen aus CMOS-Transistoren zu bilden. Allgemein ist anzumerken, daß die Erfindung vorzugsweise bei Halbleitervorrichtungen anzuwenden ist, bei denen eine aus Feldeffekttransistoren gebildete Bezugsspannungsgeneratorschaltung benötigt wird.

Fig. 14 ist ein schematisches Schaltbild, das ein Beispiel für eine Bezugsspannungsgeneratorschaltung nach dem Stand der Technik zeigt. Gemäß Fig. 14 enthält eine Bezugsspannungsgeneratorschaltung 211 eine Konstantstrom quelle 27 und einen PMOS-Transistor 28, die zwischen einem Stromversorgungspotential Vcc und Masse in Reihe geschaltet sind. Die Konstantstromquelle 27 und der Transistor 28 haben einen gemeinsamen Verbindungspunkt No, über den eine Bezugsspannung, d. h., eine Ausgangsspannung Vo abgegeben wird. An dem Transistor 28 sind das Gate und der Drain miteinander verbunden.

Fig. 16 ist ein Kennliniendiagramm, das den Zusammenhang zwischen einer Spannung zwischen dem Gate und der Source des Transistors 28 gemäß Fig. 14 und dessen Drainstrom zeigt. In Fig. 16 ist auf der Abszisse die Spannung V_GS (in V) zwischen dem Gate und der Source aufgetragen, während auf der Ordinate der Drainstrom (A/µm) je Kanalbreite von 1µm aufgetragen ist. Die Kennlinien des in Fig. 14 gezeigten Transistors 28 sind in Fig. 16 durch Kennlinien A dargestellt, die als Linien LA30 und LA100 bezeichnet sind. Die Linie LA30 stellt die Kennlinie bei der Umgebungstemperatur 30°C dar, während die Linie LA100 die Kennlinie bei der Umgebungstemperatur 100°C darstellt.

Nimmt man an, daß die in Fig. 14 gezeigte Konstantstromquelle 27 einen Drainstrom von 10^-7 (A/µm) zuführt, so beträgt die Gate-Source-Spannung V_GS des Transistors 28 bei der Umgebungstemperatur von 30°C Va (= -1,0V) und bei der Umgebungstemperatur von 100°C Vb (= -0,9V). Die in Fig. 14 gezeigte Bezugsspannungsgenerator schaltung 211 gibt die Ausgangsspannung Vo bei der Umgebungstemperatur von 30°C als |Va|=1,0 V und bei der Umgebungstemperatur von 100.°C als |Vb|=0,94 V ab. Daher beträgt ein Spannungsabweichungsverhältnis der Bezugsspannungsgeneratorschaltung 211 (1,0 - 0,94)/1,0 × 100 = 6%.

Fig. 15 ist ein schematisches Schaltbild, das ein anderes Beispiel für eine aufwendigere Bezugsspannungsgeneratorschaltung mit Temperaturkompensation nach dem Stand der Technik zeigt. Eine in Fig. 15 dargestellte Bezugsspannungsgeneratorschaltung 212 ist in "A Tunable CMOS-DRAM Voltage Limiter With Stabilized Feedback Amplifier" beschrieben (M. Horiguchi et al., (IEEE) 1990, Symposium on VLSI Circuits, Seiten 75 und 76.

Gemäß Fig. 15 enthält die Bezugsspannungsgeneratorschaltung 212 zwei Konstantstromquellen 33 und 34, einen als Diode geschalteten PMOS-Transistor 30, einen PMOS-Transistor 31 und einen Differenzverstärker 32. Das Gate und der Drain des Transistors 30 sind miteinander verbunden. Die Konstantstromquelle 33 und der Transistor 30 haben einen gemeinsamen Verbindungspunkt N2, der mit dem nicht invertierenden Eingang des Differenzverstärkers 32 verbunden ist. Die Konstantstromquelle 34 und der Transistor 31 haben einen gemeinsamen Verbindungspunkt N1, der mit dem invertierenden Eingang des Differenzverstärkers 32 verbunden ist. An den Ausgang des Differenzverstärkers 32 ist das Gate des Transistors 31 angeschlossen.

Der Transistor 31 hat Gate-Source-Spannung/Drainstrom Kennlinien gemäß der Darstellung durch die Kennlinien A in Fig. 16. Der Transistor 30 hat Gate-Source-Spannung/ Drainstrom-Kennlinien gemäß der Darstellung durch Kennlinien B in Fig. 16. Die Kennlinien B sind durch eine Linie LB30 als Kennlinie bei der Umgebungstemperatur von 30°C und eine Linie LB100 als Kennlinie bei der Umgebungstemperatur von 100°C dargestellt.

Die in Fig. 15 gezeigte Bezugsspannungsgeneratorschaltung 212 arbeitet folgendermaßen: Wenn das Potential an dem Schaltungspunkt N1 höher als dasjenige am Schaltungspunkt N2 ist, gibt der Differenzverstärker 32 eine niedrigere Ausgangsspannung ab. Daher wird der Transistor 31 zu einem niedrigeren Einschaltwiderstand angesteuert und damit das Potential an dem Schaltungspunkt N1 verringert. Wenn das Potential an dem Schaltungspunkt N2 höher als dasjenige an dem Schaltungspunkt N1 ist, gibt der Differenzverstärker 32 eine höhere Ausgangsspannung ab. Daher wird der Transistor 31 zu einem höheren Einschaltwiderstand gesteuert und damit das Potential an dem Schaltungspunkt N1 erhöht. Als Ergebnis werden die Potentiale an den Schaltungspunkten N1 und N2 stets gleich gehalten.

Es sei angenommen, daß die Transistoren 30 und 31 aus den Konstantstromquellen 33 und 34 jeweils einen Drainstrom von 10^-7 (A/µm) aufnehmen. Bei der Umgebungstemperatur von 30°C hat entsprechend den Kennlinien in Fig. 16 das Potential an dem Schaltungspunkt N1 einen Wert Vo + |Va|, während das Potential an dem Schaltungspunkt N2 einen Wert |Vc| hat.

Gemäß der vorstehenden Beschreibung werden die Potentiale an den Schaltungspunkten N1 und N2 derart gesteuert, daß sie einander gleich sind, wodurch infolge der Beziehung |Vc| = Vo+|Va| bei der Umgebungstemperatur von 30°C die Bezugsspannungsgeneratorschaltung 212 die Ausgangsspannung Vo = |Vc|-|va| abgibt. Gleichermaßen ist gemäß den Kennlinien in Fig. 16 bei der Umgebungstemperatur von 100°C die Ausgangsspannung Vo gleich |Vd|-|Vb|.

Aus der Fig. 16 ist ersichtlich, daß die Werte |Vc|-|Va| und |Vd|-|Vb| einander nahezu gleich sind. Daher wird die Ausgangsspannung Vo unabhängig von der Änderung der Umgebungstemperatur im wesentlichen konstant gehalten.

In der in Fig. 15 gezeigten Bezugsspannungsgeneratorschal tung 212 werden die PMOS-Transistoren 31 und 30 mit den in Fig. 16 gezeigten Kennlinien A und B benötigt. Zum Herstellen der PMOS-Transistoren 31 und 30 mit den voneinander verschiedenen Kennlinien A und B ist es erforderlich, bei den Schritten zum Herstellen der Halbleitervorrichtung die Konzentration von in eine Kanalzone des Transistors 30 dotierten n-Fremdatomen zu erhöhen. Daher ist im Vergleich zu dem Fall, daß die Schaltung nur mit MOS- Transistoren mit gleichen Kennlinien gebildet wird, die Anzahl der Schritte für das Herstellen der Bezugsspannungsgeneratorschaltung 212 erhöht, so daß daher die Herstellungskosten für die Halbleitervorrichtung erhöht sind.

Die Schritte zum Herstellen von MOS-Transistoren mit Kanalzonen mit unterschiedlichen Störstellenkonzentrationen sind vereinfacht in Fig. 17 dargestellt. Zuerst wird in einem in Fig. 17A gezeigten Schritt auf einem Halbleitersubstrat 300 ein Feld-Oxydfilm 301 als Maske zum Trennen der Elemente ausgebildet, wonach dann n-Fremdatome in geringer Konzentration implantiert werden. Gemäß einem in Fig. 17B dargestellten nächsten Schritt wird auf eine der dotierten Zonen ein sog. Resist 302 aufgebracht, wonach im weiteren in die andere dotierte Zone n-Fremdatome in höherer Konzentration implantiert werden. Dadurch werden p-dotierte Zonen 303 und 304 mit unterschiedlichen Störstellenkonzentrationen gebildet.

In einem Schritt gemäß Fig. 17C werden mit Polysilizium Gates 305 und 306 für die MOS-Transistoren ausgebildet. In einem Schritt nach Fig. 17D werden zum Formen der Sourcezonen und der Drainzonen der MOS-Transistoren n-Fremdatome implantiert. Als Ergebnis werden der Transistor 31 mit den in Fig. 16 gezeigten Kennlinien A und der Transistor 30 mit den Kennlinien B in dem Halbleitersubstrat 300 ausgebildet.

Wie aus den Fig. 17A bis 17D ersichtlich ist, sind für das Bilden der MOS-Transistoren 31 und 30 mit den voneinander verschiedenen Kennlinien A bzw. B zusätzliche Schritte erforderlich.

Fig. 18 ist ein Schaltbild, das ein weiteres Beispiel für eine Bezugsspannungsgeneratorschaltung nach dem Stand der Technik zeigt.

Gemäß Fig. 18 enthält die Bezugsspannungsgeneratorschaltung eine Stromquelle 311, einen als Diode geschalteten PMOS- Transistor 312, einen Differenzverstärker 313, PMOS- Transistoren 314 und 315, einen aus Polysilizium gebildeten Widerstand 316 und eine als Spannungsfolger geschaltete Treiberstufe 317. Die Stromquelle 311 und der PMOS- Transistor 312 bilden einen Bezugsspannungsgenerator.

Die in Fig. 18 gezeigte Bezugsspannungsgeneratorschaltung kann als interner Spannungsumsetzer in einem dynamischen Schreib/Lesespeicher verwendet werden. In der Schaltung gemäß Fig. 18 wird der aus Polysilizium gebildete Widerstand 316 zum Kompensieren der Einwirkung von Umgebungstemperatur- Änderungen auf die Ausgangsspannung Vo benutzt. Es ist ersichtlich, daß der Polysilizium-Widerstand 316 für die Temperaturkompensation geeignet ist, aber es ist schwierig, bei den Schritten zum Herstellen der Halbleitervorrichtung den Polysilizium-Widerstand mit einem stabilen Widerstandswert auszubilden. Im einzelnen ändert sich häufig der Widerstandswert des Polysilizium-Widerstands 316 entsprechend den Herstellungsbedingungen, so daß sich daher die Ausgangsspannung Vo ändern kann.

Ferner offenbart die EP 04 14 434 A2 eine gattungsgemäße integrierte Halbleiterschaltung mit einem MOS-Transistor zum Erzeugen einer Bezugsspannung.

Dabei wird zum Erzeugen einer Bezugsspannung eine Reihen schaltung aus einem an eine Versorgungsspannungsquelle an geschlossenen Widerstand und einem als Diode geschalteten MOS-Transistor verwendet, wobei am Verbindungspunkt der beiden Bauelemente die Schwellenspannung des Transistors als Bezugsspannung abgreifbar ist.

Eine gegen Temperaturänderungen stabile Ausgangsspannung wird derart erzeugt, daß die vorstehend erwähnte Bezugsspannung einen Eingang einer Spannungsstabilisierungsschaltung ansteuert.

Dabei ist jedoch der in der Reihenschaltung enthaltene Transistor ohne Ionenimplantation im Kanalgebiet hergestellt während das Kanalgebiet zumindest eines der Transistoren der Spannungsstabilisierungsschaltung einer Ionenimplantation zur Schwellenspannungseinstellung unterzogen wird.

Deshalb weisen die verwendeten Transistoren Kennlinien unterschiedlicher Temperaturabhängigkeit auf.

Zur Herstellung der gesamten Halbleiteranordnung ist also auch bei dieser Schaltung ein zusätzlicher Herstellungsschritt, genauer eine zusätzliche Ionenimplantation, erforderlich.

Der Erfindung liegt daher die Aufgabe zugrunde, eine temperaturstabilisierte Be zugsspannungsgeneratorschaltung bzw. eine Halbleitervorrich tung mit derselben zu schaffen, bei der die verwendeten Transistoren in dem selben Herstellungsprozeß herstellbar sind, ohne daß zur Herstellung einzelner Transistoren zu sätzliche Prozeßschritte erforderlich sind.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Dabei basiert die Temperaturkompensation der Ausgangsspannung auf dem geeigneten Einstellen der Drainströme des ersten und zweiten Feldeffekttransistors, die aufgrund des gleichen Herstellungsverfahrens gleiche Kennlinien haben, so daß ein vorbestimmtes Verhältnis der Drainströme erreicht wird.

Durch eine derartige Schaltungsanordnung ist es daher mög lich, die verwendeten Feldeffekttransistoren im gleichen Herstellungsverfahren ohne zusätzliche Schritte für einzelne Transistoren herzustellen. Dadurch können sowohl die Kosten zur Herstellung der Halbleiteranordnung verringert werden, als auch die Prozeßausbeute aufgrund geringerer Herstellungsfehler gesteigert werden.

Ferner ist diese Anordnung vorteilhaft, da die Verstärkung des verwendeten Rückkopplungsnetzwerks auf einem Verhältnis von Widerstandswerten von im gleichen Herstellungsschritt hergestellten Widerständen beruht, so daß Fertigungstoleranzen dieser Widerstände kompensiert werden können.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Dabei zeigen:

Fig. 1 ist ein allg. Blockschaltbild eines gegengekoppelten Verstärkers, das das Prinzip veranschaulicht.

Fig. 2 ist ein Schaltbild einer Bezugsspannungsgeneratorschaltung und veranschaulicht eine grundlegende Schaltungsanordnung, welche Bauteile dabei verwendet werden können.

Fig. 3 ist ein Schaltbild einer Bezugsspannungsgeneratorschaltung gemäß einem ersten Ausführungsbeispiel.

Fig. 4 ist ein Schaltbild einer Bezugsspannungsgeneratorschaltung gemäß einem zweiten Ausführungsbeispiel.

Fig. 5 ist ein Kennliniendiagramm, das Gate- Source-Spannung/Drainstrom-Kennlinien eines in Fig. 3 gezeigten PMOS-Transistors, zeigt.

Fig. 6 ist ein ausführliches Schaltbild der in Fig. 3 gezeigten Bezugsspannungsgeneratorschaltung.

Fig. 7 ist ein Schaltbild einer Bezugsspannungsgeneratorschaltung gemäß einem dritten Ausführungsbeispiel.

Fig. 8 ist ein Kennliniendiagramm, das die Gate- Source-Spannung/Drainstrom-Kennlinien eines in Fig. 7 gezeigten PMOS-Transistors zeigt.

Fig. 9 ist ein Schaltbild, das ein Beispiel für eine in Fig. 4 gezeigte Konstantstromquelle zeigt.

Fig. 10 ist ein Schaltbild einer Bezugsspannungsgeneratorschaltung gemäß einem vierten Ausführungsbeispiel.

Fig. 11 ist ein Kennliniendiagramm, das die Gate-Source-Spannung/Drainstrom-Kennlinien eines in Fig. 10 gezeigten NMOS-Transistors zeigt.

Fig. 12 ist ein Kennliniendiagramm, das die Gate-Source-Spannung/Drainstrom-Kennlinien eines in Fig. 10 gezeigten PMOS-Transistors zeigt.

Fig. 13 ist ein Blockschaltbild eines dynamischen Schreib/Lesespeichers, in dem eine Bezugsspannungsgeneratorschaltung gemäß einem der Ausführungsbeispiele eingesetzt werden kann.

Fig. 14 ist eine schematische Darstellung eines Beispiels für eine Bezugsspannungsgeneratorschaltung nach dem Stand der Technik.

Fig. 15 ist eine schematische Darstellung eines anderen Beispiels für eine Bezugsspannungsgeneratorschaltung nach dem Stand der Technik.

Fig. 16 zeigt Gate-Source-Spannung/Drainstrom- Kennlinien von in Fig. 14 und 15 gezeigten Transistoren.

Fig. 17 zeigt vereinfacht Schritte zur Herstellung von MOS-Transistoren, die Kanalzonen mit unterschiedlichen Störstellenkonzentrationen haben.

Fig. 18 ist eine schematische Darstellung, die ein weiteres Beispiel für eine Bezugsspannungsgenerator schaltung nach dem Stand der Technik zeigt.

Gemäß Fig. 1 enthält ein gegengekoppelter Verstärker einen Differenzverstärker 1 und einen Gegenkopplungskreis 2. Der Differenzverstärker 1 nimmt an dem nichtinvertierenden Eingang eine Eingangsspannung Vi auf. Der Gegenkopplungskreis 2 erhält eine Ausgangsspannung Vo und legt an den invertierenden Eingang des Differenzverstärkers 1 eine Gegenkopplungsspannung kVo an, wobei k der Gegenkopplungsfaktor ist. Daher gelten bei dem in Fig. 1 gezeigten gegengekoppelten Verstärker folgende Bedingungen:

Vo = A (Vi - kVo) (1)

und damit

Vo = Vi/(k + 1/A) (2)

wobei A der Verstärkungsfaktor des Differenzverstärkers 1 ist. Wenn der Verstärkungsfaktor A ausreichend groß ist, ergibt sich aus der Gleichung (2) die folgende Gleichung:

Vo = Vi/k (3)

Es ist somit ersichtlich, daß der Gegenkopplungsfaktor k bei ansteigender Umgebungstemperatur allmählich verringert werden müßte, wenn ein durch den Anstieg der Umgebungstemperatur verursachtes allmähliches Sinken der Ausgangsspannung Vo kompensiert werden soll.

Die Fig. 2 ist eine schematische Darstellung einer Bezugsspannungsgeneratorschaltung und veranschaulicht eine grundlegende Schaltungsanordnung. Gemäß Fig. 2 enthält eine Bezugsspannungsgeneratorschaltung 201 eine Konstantstrom quelle 35 und einen als Diode geschalteten PMOS-Transistor 36, die in Reihe zwischen ein Speisepotential Vcc und Masse geschaltet sind, einen Differenzverstärker 37 und einen Gegenkopplungskreis 2a. Das Gate und der Drain des Transistors 36 sind miteinander verbunden. Die Konstantstromquelle 35 und der Transistor 36 haben einen Verbindungspunkt No, der mit dem nichtinvertierenden Eingang des Differenzverstärkers 37 verbunden ist.

Der Gegenkopplungskreis 2a enthält Widerstände 38 und 39, die in Reihe zwischen den Ausgang des Differenzverstärkers 37 und Masse geschaltet sind. Der Verbindungspunkt zwischen den Widerständen 38 und 39 ist mit dem invertierenden Eingang des Differenzverstärkers 37 verbunden, wodurch der Gegenkopplungskreis 2a gebildet ist. Der Widerstand 38 ist durch eine in dem Halbleitersubstrat ausgebildete p- Diffusiosschicht gebildet. Der Widerstand 39 ist aus Polysilizium auf dem Halbleitersubstrat gebildet.

Wenn die Widerstände 38 und 39 jeweils den Widerstandswert R1 bzw. R2 haben, ergibt sich die Ausgangsspannung Vo aus folgender Gleichung:

Vo = Vi/k = (1 + R1/R2) Vi (4)

Der Widerstandswert R1 des p-Diffusionsschicht-Widerstands 38 beträgt beispielsweise 63,9 Ohm je Quadratflächeneinheit bei einer Umgebungstemperatur von 30°C und 70,3 Ohm je Quadratflächeneinheit bei einer Umgebungstemperatur von 100°C. Der Widerstandswert R2 des Polysilizium-Widerstands 39 beträgt 47,9 Ohm je Quadratflächeneinheit bei einer Umgebungstemperatur von 30°C und 49,6 Ohm je Quadratflächeneinheit bei einer Umgebungstemperatur von 100°C. Daher kann das Änderungsverhältnis VR der Ausgangsspannung Vo zwischen den Umgebungstemperaturen von 30°C und 100°C aus folgender Gleichung erhalten werden:

VR = Vi₁₀₀ × (1+70,3/49,6)/{Vi₃₀ × (1+63,9/47,9)} = 1,036 × Vi₁₀₀/Vi₃₀ (5)

wobei Vi₃₀ der Wert der Eingangsspannung Vi bei einer Umgebungstemperatur von 30°C ist und Vi₁₀₀der Wert der Eingangsspannung Vi bei einer Umgebungstemperatur von 100°C.

Demnach wird die Ausgangsspannung Vo durch die Änderung der Umgebungstemperatur nicht beeinflußt, wenn Eingangsspannungen Vi₃₀ und Vi₁₀₀ angelegt werden, die die folgende Bedingung erfüllen:

Vi₃₀/Vi₁₀₀ = 1,036 (6)

Der Drainstrom des Transistors 36 wird auf 2 × 10^-6 A eingestellt, so daß die durch die Konstantstromquelle 35 und den Transistor 36 gebildete Konstantspannungsschaltung die Spannungen Vi₃₀ und Vi₁₀₀ abgibt, die der Gleichung (6) genügen. D.h., die Konstantstromquelle 35 wird derart eingesetzt, daß der Drainstrom des Transistors 2 × 10^-6 A beträgt.

Nimmt man an, daß der Transistor 36 die in Fig. 16 gezeigten Kennlinien A hat, so können infolgedessen gemäß der Darstellung durch die Linien LA₃₀ und LA₁₀₀die Werte |Va|=1,14 V und |Vb′|=1,10 V erzielt werden. Daher ergibt sich das Verhältnis Vi₃₀/Vi₁₀₀ = |Va′|/|Vb′| = 1,14/1,10 = 1,036, wodurch die Ausgangsspannung Vo im wesentlichen nicht von der Änderung der Umgebungstemperatur beeinflußt wird.

In der in Fig. 2 gezeigten Bezugsspannungsgeneratorschaltung 201 werden jedoch für die Temperaturkompensation der p- Diffusionsschicht-Widerstand 38 und der Polysilizium- Widerstand 39 benutzt, so daß sich daher ein Nachteil ergibt, der demjenigen der in Fig. 18 gezeigten Bezugsspannungsgeneratorschaltung entspricht. Da im einzelnen infolge von Schwankungen der Herstellungsbedingun gen die Widerstandswerte R1 und R2 der Widerstände 38 und 39 an verschiedenen Orten von Halbleiterwafern unterschiedlich sein können, entsteht der folgende Nachteil:

Wie aus der vorangehenden Gleichung (4) zu ersehen ist, ändert sich die Ausgangsspannung Vo entsprechend dem Widerstandsverhältnis R1/R2, wobei R1 und R2 jeweils die Widerstandswerte der Widerstände 38 und 39 sind. Daher ist der Wert R1/R2 nicht stabil, so daß eine Änderung der von der Bezugsspannungsgeneratorschaltung 201 abgegebenen Ausgangsspannung Vo unvermeidbar ist. Um diesen Nachteil auszuschalten, wird die in Fig. 2 gezeigte Bezugsspannungsgeneratorschaltung 201 auf die nachstehend beschriebene Weise verbessert.

Die Fig. 3 ist eine schematische Darstellung einer Bezugsspannungsgeneratorschaltung gemäß einem ersten Ausführungsbeispiel. Eine Bezugsspannungs generatorschaltung 202 nach Fig. 3 enthält eine Konstantstromquelle 7 und einen PMOS-Transistor 3, die eine Konstantspannungsschaltung bilden, einen Differenzverstärker 1 sowie Widerstände 5 und 6 und einen PMOS-Transistor 4, die einen Gegenkopplungskreis 2b bilden. Die PMOS-Transistoren 3 und 4 haben beide Kennlinien C, die in Fig. 5 gezeigt sind.

Die Fig. 5 zeigt die Gate-Source-Spannung/Drainstrom- Kennlinien der PMOS-Transistoren 3 und 4 nach Fig. 3. In Fig. 5 stellt eine Linie LC₃₀ die Kennlinie bei der Umgebungstemperatur von 30°C dar. Eine Linie LC₁₀₀ stellt die Kennlinie bei der Umgebungstemperatur von 100°C dar. In der Fig. 5 ist auf der Abszisse die Spannung V_GS zwischen dem Gate und der Source aufgetragen, während auf der Ordinate der Drainstrom A/µm je Kanalbreite von 1 µm aufgetragen ist.

Gemäß dem Schaltbild in Fig. 3 beträgt bei gleichen Widerstandswerten der Widerstände eine Spannung Vin an dem negativen bzw. invertierenden Eingang des Differenzverstärkers Vb + (Vo + Vb)/2, so daß sich daher der Gegenkopplungsfaktor k (=Vin/Vo) des Gegenkopplungskreises 2b aus folgender Gleichung ergibt:

k = {Vb + (Vo - Vb)/2}/Vo = (Vo + Vb)/2 Vo (7)

wobei Vb die Spannung V_GS zwischen dem Gate und der Source des Transistors 4 ist. Daher ergibt sich die Ausgangsspannung Vo der in Fig. 3 gezeigten Bezugsspannungsgeneratorschaltung 202 aus folgender Gleichung:

Vo = Va/k = 2 VoVa/(Vo + Vb)

und damit

Vo = 2 Va - Vb (8)

wobei Va die Spannung V_GS zwischen dem Gate und der Source des Transistors 3 ist. Außerdem ist angenommen, daß der Zusammenhang zwischen den Spannungen Va und Vb und der Umgebungstemperatur T (°C) durch folgende Gleichungen ausgedrückt ist:

Va = Va₃₀ - m(T - 30) (9)
Vb = Vb₃₀ - n(T - 30) (10)

Daher erhält man durch Einsetzen der Gleichungen (9) und (10) in die Gleichung (8) die folgende Gleichung:

Vo = 2Va - Vb
= 2va₃₀ - Vb₃₀ - (2m - n) × (T - 30) (11)

wobei m und n jeweils Temperaturkoeffizienten der Gate- Source-Spannungen Va und Vb sind.

Daher können bei einer derartigen Auslegung, daß der Drainstrom des Transistors 3 je Kanalbreite von 1 µm 4 × 10^-7 A beträgt und der Drainstrom des Transistors 4 je Kanalbreite von 1 µm 1 × 10^-10 A beträgt, aus dem Kennliniendiagramm in Fig. 5 die Temperaturkoeffizienten m und n folgendermaßen ermittelt werden:

m = (Va₃₀ - Va₁₀₀)/(100 - 30)
= (1,057 - 0,990)/(100 - 30)
= 0,957 × 10^-3 (V/°C) (12)
n = (Vb₃₀ - Vb₁₀₀)/(100 - 30)
= (0,762 - 0,629)/(100 - 30)
= 1,9 × 10^-3 (V/°C) (13)

Damit ergibt sich folgende Gleichung:

2m - = 1,4 × 10^-5 (V/°C) (13)

Der Wert 2m - n ist somit ausreichend klein, so daß daher die Ausgangsspannung Vo gemäß der Gleichung (11) durch die Änderung der Umgebungstemperatur T nicht beeinflußt bzw. beeinträchtigt wird.

Im Vergleich zu der in Fig. 2 gezeigten Bezugsspannungsgeneratorschaltung 201 ist die Ausgangs spannung Vo der in Fig. 3 gezeigten Bezugsspannungsgenera torschaltung 202 nicht von dem jeweiligen Widerstandswert der Widerstände 5 und 6, sonder nur von dem Verhältnis der Widerstandswerte abhängig, wie der Gleichung (11) zu entnehmen ist. Daher kann die stabile Ausgangsspannung Vo auch dann erhalten werden, wenn infolge von Schwankungen der Herstellungsbedingungen für die Halbleitervorrichtungen bei jeweiligen Partien die Widerstandswerte der Widerstände 5 und 6 unterschiedlich sind. Falls sich beispielsweise die Widerstandswerte der Widerstände 5 und 6 um 20% ändern, ändert sich die Drainstromdichte des Transistors 4 um 20%.

Aus dem Kennliniendiagramm in Fig. 5 ist jedoch ersichtlich, daß sich die Gate-Source-Spannung Va des Transistors 3 kaum ändert, so daß die stabile Ausgangsspannung Vo erhalten werden kann.

Die Fig. 6 ist eine schematische Darstellung, die die Bezugsspannungsgeneratorschaltung nach Fig. 3 ausführlich zeigt. Gemäß Fig. 6 enthält eine Bezugsspannungsgeneratorschaltung 206 PMOS-Transistoren 10 bis 18, NMOS-Transistoren 19 bis 23 und Widerstände 24 bis 26. Der Differenzverstärker 1 ist aus den Transistoren 12, 13, 14, 22 und 23 gebildet. Zum Betreiben des Differenzverstärkers 1 mit besserer Empfindlichkeit sind die beiden Transistoren 15 und 16 jeweils in Diodenschaltung in Reihe geschaltet. Zum gleichen Zweck sind die beiden Transistoren 17 und 18 jeweils in Diodenschaltung in Reihe geschaltet.

Gleichermaßen wie bei der in Fig. 3 gezeigten Schaltung werden zwei Eingänge N1 und N2 des Differenzverstärkers 1 derart gesteuert, daß sie gleiches Potential haben, so daß sich folgende Gleichung ergibt:

2Va = (Vo + 2Vb)/2
Vo = 4Va - 2Vb (14)

Aus dem Kennliniendiagramm in Fig. 5 sind die Werte Va₃₀ = 1,057 V und Vb₃₀ = 0,762 V zu entnehmen, so daß aus der Gleichung (14) Vo = 2,7 (V) erhalten wird.

Nimmt man an, daß der Widerstandswert des Widerstands 26 100 kΩ beträgt, ergibt sich ein über die Transistoren 17 und 18 fließender Strom I17 aus folgender Gleichung:

17 = (Vo - 2Vb)/2 × 1000 × 10³
= (2,7 - 2 × 0,762)/(2000 × 10³)
= 0,59 (µA) (15)

Daher werden die Kanalbreiten der Transistoren 17 und 18 auf 5900 im eingestellt, um die Drainstromdichten der Transistoren 17 und 18 auf 1,0 × 10^-10 (A/µm) einzustellen.

Nimmt man ferner an, daß der über die Transistoren 15 und 16 fließende Strom 2 µA beträgt, werden die Kanalbreiten der Transistoren 15 und 16 auf 5 µm eingestellt, um die Drainstromdichten der Transistoren 15 und 16 auf 4 × 10^-7 (A/µm) einzustellen.

Infolge der Funktion der beiden Stromspiegelschaltungen, die durch die Transistoren 10 und 11 bzw. 19 und 20 gebildet sind, fließt über den Transistor 19 ein 10 mal stärkerer Strom als über den Transistor 11, d. h., ein Strom von 20 µA. Daher wird bei einer Speisespannung von 5 V und einer Drainspannung des Transistors 19 von 1 V der Widerstandswert des Widerstands 24 auf 200 kΩ eingestellt.

Die Fig. 7 ist ein schematisches Schaltbild der Bezugsspannungsgeneratorschaltung gemäß einem weiteren Ausführungsbeispiel. Bei der in Fig. 6 gezeigten Bezugsspannungsgeneratorschaltung 206 wird der Umstand genutzt, daß die Temperaturabhängigkeit der Gate- Source-Spannung bei Transistoren mit unterschiedlichen Drainstromdichten unterschiedlich ist. Bei einer in Fig. 7 gezeigten Bezugsspannungsgeneratorschaltung 207 werden außerdem noch die Temperaturabhängigkeiten eines Diffusionswiderstands und eines Polysiliziumwiderstands genutzt. Gemäß Fig. 7 enthält die Bezugsspannungsgenerator schaltung 207 PMOS-Transistoren 40 bis 48, NMOS-Transistoren 49 bis 53 und Widerstände 54 bis 56. Ein von der in Fig. 6 gezeigten Schaltung 206 verschiedenes Merkmal der in Fig. 7 gezeigten Bezugsspannungsgeneratorschaltung 207 besteht darin, daß die darin eingesetzten Widerstände 55 und 56 aus einem Material mit einem höheren Temperaturkoeffizienten als derjenige des Widerstands 54 hergestellt werden.

Die Ausgangsspannung Vo der Bezugsspannungsgeneratorschal tung 207 ergibt sich gleichermaßen wie bei der in Fig. 6 gezeigten Bezugsspannungsgeneratorschaltung 206 zu Vo = 4Va - 2Vb. Es sei angenommen, daß die Vorspannungsströme der Transistoren 45 und 46 bei den Umgebungstemperaturen von 30°C und 100°C jeweils Ia₃₀ und Ia₁₀₀sind. Es sei ferner angenommen, daß die Vorspannungsströme der Transistoren 47 und 48 bei den Umgebungstemperaturen von 30°C und 100°C jeweils Ib₃₀ und Ib₁₀₀sind.

Der Widerstand 54 wird aus Polysilizium hergestellt. Die Widerstände 55 und 56 werden durch p⁺-Diffusionswiderstände gebildet. Da die die Widerstände 55 und 56 bildenden p⁺- Diffusionsschichten Temperaturkoeffizienten haben, die höher als derjenige des den Widerstand 54 bildenden Polysiliziums ist, ändert sich bei einer Änderung der Umgebungstemperatur der über die Transistoren 47 und 48 fließende Strom Ib stärker als der Strom Ia.

Gemäß den in Fig. 8 gezeigten Gate-Source-Spannung/ Drainstrom-Kennlinien ist bei einer Änderung der Umgebungstemperatur die Differenz der Spannungen Vb (= Vb₃₀ - Vb₁₀₀) größer als die Differenz der Spannungen Va (= Va₃₀ - Va₁₀₀), so daß im Vergleich zu dem Fall, daß die Widerstände 54, 55 und 56 aus dem gleichen Widerstandsmaterial gebildet sind, das Verhältnis der Ströme Ia und Ib klein sein kann. Daher können die Transistoren 47 und 48 mit Kanalbreiten gestaltet werden, die kleiner als diejenigen der in Fig. 6 gezeigten Transistoren 17 und 18 sind, so daß daher die Bezugsspannungsgeneratorschaltung 207 auf dem Halbleitersubstrat in höherem Grade integriert werden kann.

Die Fig. 4 ist eine schematische Darstellung einer Bezugsspannungsgeneratorschaltung gemäß einem anderen Ausführungsbeispiel. Im Vergleich zu der in Fig. 3 gezeigten Bezugsspannungsgeneratorschaltung 202 werden in einer in Fig. 4 gezeigten Bezugsspannungsgeneratorschaltung 203 anstelle der PMOS- Transistoren 3 und 4 NMOS-Transistoren 59 und 60 verwendet. Die Bezugsspannungsgeneratorschaltung 203 enthält eine Konstantstromquelle 57, einen Differenzverstärker 58, die NMOS-Transistoren 59 und 60, die jeweils als Diode geschaltet sind, und Widerstände 61 und 62. Durch die Widerstände 61 und 62 und den Transistor 60 ist ein Gegenkopplungskreis 2c gebildet.

Die Fig. 9 ist ein Schaltbild, das ein Beispiel für die in Fig. 4 gezeigte Konstantstromquelle 57 zeigt. Gemäß Fig. 9 enthält die Konstantstromquelle 57 PMOS-Transistoren 63 bis 65, NMOS-Transistoren 66 und 67 und einen Widerstand 72. Nimmt man an, daß die Transistoren 64 und 65, die eine Stromspiegelschaltung bilden, die gleiche Kanalbreite haben, so fließt über den Transistor 59 ein Strom Vt/R, wobei Vt die Schwellenspannung des Transistors 66 ist.

Die Widerstände 61 und 62 werden als p⁺- Diffusionswiderstände ausgebildet, während der Widerstand 72 durch einen Polysiliziumwiderstand gebildet wird, wodurch gleichermaßen wie bei der in Fig. 7 gezeigten Schaltung 7 die Temperaturkompensation mit dem Transistor 60 mit schmälerer Kanalbreite erzielt werden kann.

Die Fig. 10 ist ein Schaltbild einer Bezugsspannungsgenera torschaltung gemäß einem weiteren Ausführungsbeispiel. Eine Bezugsspannungsgeneratorschaltung 205 nach Fig. 10 enthält eine Konstantstromquelle 78, einen NMOS- Transistor 73 und einen PMOS-Transistor 77, die als Diode geschaltet sind, einen Differenzverstärker 74 und Widerstände 75 und 76. Gleichermaßen wie bei der in Fig. 3 gezeigten Bezugsspannungsgeneratorschaltung 202 wird eine Ausgangsspannung Vo = 2 Va - Vb erzielt.

Wenn über den Transistor 73 ein Drainstrom Ia je Kanalbreite von 1 µm fließt, ergibt sich die Gate-Source-Spannung Va aus folgender Gleichung:

Va = Va₃₀ - u(T - 30) (16)

Wenn über den Transistor 77 ein Drainstrom Ib je Kanalbreite von 1 µm fließt, ist die Gate-Source-Spannung Vb durch folgende Gleichung gegeben:

Vb = Vb₃₀ - v(T - 30) (17)

Durch Einsetzen der Gleichungen (16) und (17) in die Gleichung Vo = 2Va - Vb ergibt sich folgende Gleichung:

Vo = 2Va₃₀ - Vb₃₀ - (2u - v)(T - 30) (18)

Die Fig. 11 und 12 sind Kennliniendiagramme, die jeweils die Gate-Source-Spannung/Drainstrom-Kennlinien des NMOS- Transistors 73 bzw. des PMOS-Transistors 77 zeigen, welche in Fig. 10 gezeigt sind. Durch Vergleich der Kennlinien in Fig. 11 und 12 ist ersichtlich, daß der PMOS-Transistor 77 eine stärkere Temperaturabhängigkeit hat als der NMOS- Transistor 73. Daher kann mit einem kleinen Wert des Verhältnisses Ia/Ib die Beziehung 2u = v erreicht werden. Infolgedessen kann die Kanalbreite des Transistors 77 klein gestaltet werden, so daß die Bezugsspannungsgeneratorschal tung 205 auf dem Halbleitersubstrat in einem höheren Grade integriert werden kann.

Die Fig. 13 ist ein Blockschaltbild eines dynamischen Schreib/Lesespeichers (DRAM), in dem die Bezugsspannungs generatorschaltung gemäß einem der vorangehend beschriebenen Ausführungsbeispiele eingesetzt werden kann. Gemäß Fig. 13 enthält ein dynamischer Schreib/Lesespeicher 100 einen internen Spannungsumsetzer 200, der durch die Bezugsspannungsgeneratorschaltung gemäß einem der vorangehend beschriebenen Ausführungsbeispiele gebildet ist. Der interne Spannungsumsetzer 200 nimmt eine extern angelegte Speisespannung Vcc1 (von beispielsweise 5V) auf und gibt die umgesetzte Bezugsspannung Vo als interne Speisespannung Vcc2 (von beispielsweise 4V) ab. Eine Ausgabetreiberschaltung 170 erhält die extern angelegte Speisespannung Vcc1. Andere interne Schaltungen 102 erhalten die von dem Spannungsumsetzer 200 abgegebene interne Speisespannung Vcc2. Die internen Schaltungen 102 enthalten eine Speicherzellenmatrix 160, einen Zeilendecodierer 161, einen Spaltendecodierer 162, einen Adresseneingabepuffer 163, einen Abfrageverstärker 164, einen Eingabezwischenspeicher 165, einen Ausgabepuffer 166, einen Taktsignalgenerator 167 und einen OE-Puffer 168. Jede dieser internen Schaltungen 161 bis 168 erhält daher die interne Speisespannung Vcc2.

Der in Fig. 13 gezeigte Speicher schließlich stellt ein Beispiel für die Anwendung der vorangehend beschriebenen Ausführungsbeispiele dar. Es ist ersichtlich, daß die Bezugsspannungsgenerator schaltungen gemäß den Ausführungsbeispielen als Bezugsspannungsgeneratorschaltungen in verschiedenerlei Halbleitervorrichtungen verwendet werden können, die auf Halbleitersubstraten ausgebildet sind. Da im einzelnen die Bezugsspannungsgeneratorschaltung gemäß den vorstehend beschriebenen Ausführungsbeispielen mit MOS- Transistoren gebildet werden kann, kann sie vorteilhafterweise in Halbleitervorrichtungen verwendet werden, welche hauptsächlich nur durch MOS- Herstellungsschritte gebildet sind.

Bei jeglichem vorangehenden Ausführungsbeispiel wurden Beispiele beschrieben, bei denen die Temperaturabhängigkeit der Ausgangsspannung Vo so klein wie möglich eingestellt wurde. Es ist leicht verständlich, daß die Temperaturabhängigkeit der Ausgangsspannung Vo auch absichtlich auf einen positiven Wert eingestellt werden kann. Beispielsweise kann bei der in Fig. 3 gezeigten Bezugsspannungsgeneratorschaltung 202 die Drainstromdichte des PMOS-Transistors 4 kleiner gewählt werden, wodurch die Temperaturabhängigkeit der Ausgangsspannung Vo einen positiven Wert annimmt. Im allgemeinen wird die Arbeitsgeschwindigkeit des digitalen Schreib/Lesespeichers geringer, wenn die Umgebungstemperatur ansteigt. Wenn jedoch zugleich mit dem Anstieg der Umgebungstemperatur die interne Speisespannung Vcc2 allmählich höher wird, kann damit eine durch den Temperaturanstieg verursachte Zugriffverzögerung verhindert werden. In diesem Fall wird als interner Spannungsumsetzer 200 in dem in Fig. 13 gezeigten dynamischen Schreib/Lesespeicher 100 eine Bezugsspannungsgeneratorschaltung mit positiver Temperatur abhängigkeit der Ausgangsspannung Vo verwendet.

Gemäß der vorangehenden Beschreibung wird beispielsweise die in Fig. 3 gezeigte Bezugsspannungsgeneratorschaltung 202 in den gleichen Herstellungsschritten wie die anderen Schaltungen gebildet und die Temperaturkompensation der Bezugsspannungsgeneratorschaltung 202 wird mit den PMOS- Transistoren 3 und 4 mit gleichen Kennlinien erzielt. Daher ist kein zusätzlicher Herstellungsschritt erforderlich. Ferner wird in der Schaltung beispielsweise kein Polysiliziumwiderstand und/oder Diffusionswiderstand benutzt, der durch Abweichungen der Herstellungsbedingungen für die Halbleitervorrichtung beeinträchtigt werden könnte. Daher wird eine stabile Bezugsspannungsgeneratorschaltung erzielt.

Claims

1. Bezugsspannungsgeneratorschaltung, die eine Konstant stromquelle, zumindest einen ersten Feldeffekttransistor, dessen Gate und Drain miteinander verbunden sind und der als Drainstrom den Ausgangsstrom der Konstantstromquelle erhält, einen an einen Verbindungspunkt zwischen der Kon stantstromquelle und dem ersten Feldeffekttransistor ange schlossenen Verstärker und einen Gegenkopplungskreis zum Anlegen eines Gegenkopplungssignals an den Verstärker auf weist, dadurch gekennzeichnet,
daß der Gegenkopplungskreis (2) Widerstände (5, 6; 25, 26; 55, 56; 61, 62; 75, 76) und zumindest einen zweiten Feldef fekttransistor (4; 60; 77) enthält, die in Reihe zwischen den Ausgang des Verstärkers (1; 58; 74) und ein Speisepo tential geschaltet sind, wobei das Gate und der Drain des zweiten Feldeffekttransistors miteinander verbunden sind und die Widerstände einen gemeinsamen Verbindungspunkt ha ben, über den an den Verstärker das Gegenkopplungssignal angelegt wird,
der erste und der zweite Feldeffektransistor (3, 4; 59, 60, 73, 77) Gate-Source-Spannung/Drainstrom-Kennlinien haben, die sich bei ansteigender Temperatur verschieben, und die Drainströme (I_a, I_b) des ersten und zweiten Feldef fekttransistors derart bestimmt sind, daß ein vorbestimmtes Verhältnis I_a, I_b erreicht wird.

2. Bezugsspannungsgeneratorschaltung nach Anspruch 1, da durch gekennzeichnet, daß der Verstärker (1, 58, 74) ein Differenzverstärker mit einem invertierenden und einem nicht invertierenden Eingang ist, wobei der nicht invertie rende Eingang mit einem Verbindungspunkt zwischen der Kon stantstromquelle (7; 57; 78) und dem ersten Feldeffekttran sistor (3; 59; 73) verbunden ist und der invertierende Ein gang das Gegenkopplungssignal aus dem Gegenkopplungskreis (2) aufnimmt.

3. Bezugsspannungsgeneratorschaltung nach Anspruch 2, da durch gekennzeichnet, daß die Widerstände (5, 6; 25, 26; 55, 56; 61, 62; 75, 76) ein erster und ein zweiter Wider stand sind, die in Reihe zwischen den Ausgang des Diffe renzverstärkers (1; 58; 74) und das Speisepotential ge schaltet sind, wobei der invertierende Eingang des Diffe renzverstärkers mit dem Verbindungspunkt zwischen dem er sten und zweiten Widerstand verbunden ist.

4. Bezugsspannungsgeneratorschaltung nach Anspruch 3, da durch gekennzeichnet, daß die Konstantstromquelle einen Wi derstand (54) mit einem Temperaturkoeffizienten enthält, der niedriger als derjenige der Widerstände (55, 56) des Gegenkopplungskreises ist.

5. Bezugsspannungsgeneratorschaltung nach Anspruch 4, da durch gekennzeichnet, daß die Widerstände (55, 56) des Ge genkopplungskreises (2) durch Fremdatomdiffusionszonen in einem Halbleitersubstrat gebildet sind und der Widerstand (54) der Konstantstromquelle aus Polysilizium gebildet ist.

6. Bezugsspannungsgeneratorschaltung nach einem der voran gehenden Ansprüche, dadurch gekennzeichnet, daß alle akti ven Elemente, die den Verstärker und die Konstantspannungs quelle bilden, jeweils Feldeffekttransistoren sind, so daß die Bezugsspannungsgeneratorschaltung allein durch Schritte zum Herstellen von Feldeffekttransistoren herstellbar ist.

7. Bezugsspannungsgeneratorschaltung nach einem der Ansprü che 1 bis 6, dadurch gekennzeichnet, daß der erste und zweite Feldeffekttransistor (3, 4; 59, 60) von gleichem Leitungstyp sind sowie gleiche Gate-Source-Span nung/Drainstrom-Kennlinien haben.

8. Bezugsspannungsgeneratorschaltung nach einem der Ansprü che 1 bis 6, dadurch gekennzeichnet, daß der erste und zweite Feldeffekttransistor (73, 77) von verschiedenem Lei tungstyp sind und verschiedene Gate-Source-Span nung/Drainstrom-Kennlinien haben.

9. Bezugsspannungsgeneratorschaltung nach einem der An sprüche 1 bis 8, dadurch gekennzeichnet, daß in Reihe zu dem ersten Feldeffekttransistor (15; 45) und in Reihe zu dem zweiten Feldeffekttransistor (17; 47) jeweils zumindest ein weiterer Feldeffekttransistor (16, 18; 46, 48) geschal tet ist, wobei das Gate jedes weiteren Feldeffekttransi stors mit dem jeweiligen Drain verbunden ist.

10. Bezugsspannungsgeneratorschaltung nach einem der voran gehenden Ansprüche, dadurch gekennzeichnet, daß die Bezugs spannungsgeneratorschaltung und eine interne Schaltung auf einem Substrat als Halbleitervorrichtung ausgebildet sind, wobei eine extern angelegte Speisespannung von der Bezugs spannungsgeneratorschaltung zu einer internen Speisespan nung umgesetzt und der internen Schaltung als interne Spei sespannung zugeführt wird.

11. Bezugsspannungsgeneratorvorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Halbleitervorrichtung eine Halbleiter-Speichervorrichtung (100) ist und die interne Schaltung eine Speicherzellenmatrix (160), Decodierer (161, 162) zum Adressieren der Speicherzellenmatrix im Ansprechen auf extern angelegte Adressensignale und einen Abfragever stärker (164) zum Verstärken von Datensignalen aus der Speicherzellenmatrix enthält.

12. Bezugsspannungsgeneratorvorrichtung nach einem der An sprüche 1 bis 11, dadurch gekennzeichnet, daß das Verhält nis I_a, I_b der Drainströme (I_a, I_b) des ersten und zweiten Feldeffekttransistors derart bestimmt ist, daß die Temperaturabhängigkeit der Ausgangsspannung (V_o) der Bezugsspannungsgeneratorschaltung minimal ist.

13. Bezugsspannungsgeneratorvorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß das Verhältnis I_a, I_b der Drainströme (I_a, I_b) des ersten und zweiten Feldef fekttransistors derart bestimmt ist, daß die Temperaturab hängigkeit der Ausgangsspannung (V_o) der Bezugsspannungsge neratorschaltung einen positiven Wert annimmt, wodurch eine aufgrund einer Umgebungstemperaturänderung verursachte Än derung der Verarbeitungsgeschwindigkeit der internen Schal tung kompensiert werden kann.