DE4038319C2 - Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung - Google Patents

Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung

Info

Publication number
DE4038319C2
DE4038319C2 DE4038319A DE4038319A DE4038319C2 DE 4038319 C2 DE4038319 C2 DE 4038319C2 DE 4038319 A DE4038319 A DE 4038319A DE 4038319 A DE4038319 A DE 4038319A DE 4038319 C2 DE4038319 C2 DE 4038319C2
Authority
DE
Germany
Prior art keywords
connection
supply voltage
mos transistor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4038319A
Other languages
English (en)
Other versions
DE4038319A1 (de
Inventor
Takahiko Hara
Syuso Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE4038319A1 publication Critical patent/DE4038319A1/de
Application granted granted Critical
Publication of DE4038319C2 publication Critical patent/DE4038319C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

Die Erfindung betrifft eine Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung nach dem Oberbegriff des Patentanspruches 1.
Mit der Entwicklung der Halbleitertechnik und speziell der Entwicklung von Mikrominiaturisierungs-Bearbeitungtechniken ergab sich in neuerer Zeit eine zunehmende Tendenz in Richtung auf eine Mikrominiaturisierung auf dem Gebiet der Halbleiterspeicher. Im Hinblick darauf und unter Berücksichtigung der Zuverlässigkeit des Elements und des Energieverlusts des Chips ist es wünschenswert, eine an den Chip anzulegende Stromquellenspannung zu senken.
Es ist für einen Anwender, der verschiedene Arten von die verfügbaren Halbleiterspeicher verwendenden Systemen benutzt, wünschenswert, daß die von außen bzw. vom externen Abschnitt des Chips angelegte Stromquellenspannung Vcc (EXT) so benutzt werden kann, wie sie ist, auch wenn der Integrationsgrad des Halbleiterspeichers erhöht wird. Aus diesem Grund ist eine Technik entwickelt worden, bei welcher im internen Abschnitt des Chips ein Speisespannungs-Begrenzungkreis vorgesehen wird, um damit die an ein eigentliches Element angelegte Spannung niedriger einzustellen als die externe Speisespannung.
Der Speisespannungs-Begrenzungskreis umfaßt im allgemeinen eine Bezugsspannungserzeugungsschaltung, die eine als Referenz- oder Bezugsspannung für die interne Speisespannung des Chips dienende Spannung erzeugt, und einen internen Speisespannungs-Ausgangskreis, welcher die interne Speisespannung auf der Grundlage des Ausgangssignals von der Bezugsspannungserzeugungsschaltung konstant hält. Herkömmlicherweise wird in der Bezugsspannungserzeugungsschaltung eine Schaltung verwendet, in welcher ein Widerstand R und zwei Dioden D1 und D2 in Reihe geschaltet sind. Wenn bei dieser Bezugsspannungserzeugungsschaltung der Vorwärts- oder Durchlaßspannungsabfall der Dioden gleich VF ist, kann ein konstantes Ausgangssignal von 2VF erzielt werden. Erforderlichenfalls können durch Erhöhung der Anzahl der Dioden auch höhere Bezugsspannungen erreicht werden.
Bei einer solchen bisherigen Bezugsspannungserzeugungsschaltung entstehen jedoch Probleme, wenn zur Durchführung eines Spannungsbeschleunigungsversuchs eine höhere Spannung an den Chip angelegt wird. Genauer gesagt: zur Durchführung des Spannungsbeschleunigungsversuchs im Halbleiterspeicher mit einem eingebauten Speisespannungs-Begrenzungskreis ist es einerseits nötig, die Bezugsspannungserzeugungsschaltung so zu steuern, daß testweise eine höhere Spannung als die interne Chip-Speisespannung Vcc (INT) erreicht werden kann, daß jedoch im Betriebsfall andererseits eine konstante Spannung am Chip erzeugt wird.
Weiterhin besteht ein Problem der herkömmlichen Bezugsspannungserzeugungsschaltung darin, daß die Stabilität der Kennlinie unzureichend ist. Insbesondere ist der Spannungsabfall in Durchlaßrichtung der Diode im Herstellungsprozeß unterschiedlich. Insbesondere dann, wenn mehrere Dioden in Reihe geschaltet sind, kann der dadurch ausgeübte Einfluß nicht vermieden werden. Zudem ist der Spannungsabfall in Durchlaßrichtung der Diode temperaturabhängig.
Wie erwähnt, ergeben sich bei der im herkömmlichen integrierten Schaltkreis verwendeten Bezugsspannungserzeugungsschaltung Probleme, wenn sie als Speisespannungs- Begrenzungskreis bei der Durchführung des Spannungsbeschleunigungsversuchs benutzt wird.
Die DE 37 22 421 A1 beschreibt eine integrierte Halbleiterschaltung, die einen internen Spannungsgenerator hat, der normalerweise mit einer internen Quellenspannung tätig ist, die niedriger als eine extern angelegte Quellenspannung ist und als Betriebsquellenspannung dient. Die integrierte Halbleiterschaltung hat weiterhin ein Steuerschaltung zum Steuern des internen Spannungsgenerators, so daß die von diesem erzeugte Spannung bei einem "Einbrennen" höher als die normale interne Quellenspannung gemacht werden kann, um so das Einbrennen zu beschleunigen.
Weiterhin ist aus der EP 00 63 483 A3 eine integrierte Halbleiterschaltung bekannt, bei der ein Widerstand und mehrere Dioden in Reihe liegen, wobei am Knoten zwischen diesem Widerstand und den Dioden eine Bezugsspannung abgenommen wird. Es ist somit möglich, mittels eines Spannungsteilers aus Dioden und Widerständen einen bestimmten Verlauf einer Eingangsspannung herzustellen.
Es ist Aufgabe der vorliegenden Erfindung, eine Schaltung zu schaffen, die sich im Betrieb zur Speisespannungsbegrenzung eignet, und darüberhinaus bei Durchführung eines Spannungsbeschleunigungsversuchs dafür sorgt, daß die Spannung teilweise erhöht werden kann.
Diese Aufgabe wird bei einer Schaltung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Schaltbild einer Schaltung gemäß einer ersten Ausführungsform der Erfindung.
Fig. 2 eine graphische Darstellung zur Verdeutlichung der Arbeitsweise der Schaltung,
Fig. 3 ein Schaltbild einer zweiten Ausführungsform der Schaltung unter Verwendung eines MOS-Transistors,
Fig. 4 eine Schnittansicht des Aufbaus des bei der Schaltung gemäß Fig. 3 verwendeten MOS-Transistors,
Fig. 5 ein Schaltbild einer Schaltung gemäß einer dritten Ausführungsform der Erfindung, bei welcher die Abhängigkeit von der externen Speisespannung änderbar ist,
Fig. 6 ein Schaltbild einer Schaltung gemäß einer vierten Ausführungsform der Erfindung, bei welcher die Abhängigkeit von der externen Speisespannung änderbar ist,
Fig. 7 ein Schaltbild einer Schaltung gemäß einer fünften Ausführungsform der Erfindung, bei welcher die Abhängigkeit von der Ausgangsspannung und der externen Speisespannung änderbar ist,
Fig. 8 ein Schaltbild einer Schaltung gemäß einer sechsten Ausführungsform der Erfindung, bei welcher ein Ausgangsspannungs-Anstiegsbereich und ein Ausgangsspannungs-Konstantbereich beliebig änderbar sind,
Fig. 9 ein Schaltbild einer Schaltung gemäß einer siebten Ausführungsform, bei welcher ein MOS-Transistor mit entgegengesetzt leitendem Kanal verwendet wird, und
Fig. 10 ein Gesamt-Schaltbild eines internen Spannungsausgangskreises zur Erzeugung einer internen Speisespannung auf der Grundlage einer Bezugsspannung der Schaltung.
Bei der in Fig. 1 dargestellten Ausführungsform sind ein Widerstand 1 und zwei pn-Übergang-Dioden 2₁ und 2₂ in Reihe zwischen einen ersten Speisespannungsanschluß 4, an dem eine externe Speisespannung Vcc (EXT) anliegt, und einen zweiten Speisespannungsanschluß 5, der normalerweise an Masse liegt, geschaltet. Ein Knotenpunkt zwischen dem Widerstand 1 und der Diode 2₁ dient als Ausgangsanschluß 6. Zwischen den ersten Speisespannungsanschluß 4 und den Ausgangsanschluß 6 sind drei pn-Übergang-Dioden 3₁, 3₂ und 3₃ in Reihe geschaltet.
Bei dieser Ausführungsform werden in einem Bereich, in welchem die extern an den Chip angelegte Speisespannung Vcc niedriger ist als die doppelte Durchlaßanstiegsspannung VF der pn-Übergang-Diode 2₁, 2₂, 3₁, 3₂ und 3₃, die pn-Übergang-Dioden 2₁, 2₂, 3₁, 3₂ und 3₃ zum Sperren gebracht, wobei eine der Speisespannung Vcc gleiche Ausgangsspannung gemäß Fig. 2 am Ausgangsanschluß 6 erhalten wird (Bereich a). Wenn die Speisespannung Vcc ansteigt und die pn-Übergang-Dioden 2₁ und 2₂ durchschalten, kann am Ausgangsanschluß 6 eine durch die Durchlaßanstiegsspannung der pn-Übergang-Dioden 2₁ und 2₂ bestimmte konstante Größe erzielt werden (Bereich b). Wenn die Speisespannung Vcc weiter ansteigt und die pn-Übergang-Dioden 2₁, 2₂, 3₁, 3₂ und 3₃ durchschalten, wird eine Teil-Spannung der Speisespannung Vcc, die durch das Impedanzverhältnis der pn-Übergang-Dioden 2₁ und 2₁ zu den pn- Übergang-Dioden 3₁-3₃ bestimmt wird und die in Abhängigkeit von der Speisespannung Vcc ansteigt, ausgegeben (Bereich c).
Da bei der beschriebenen Schaltung die Ausgangsspannung im Bereich c entsprechend dem Anstieg der Speisespannung ansteigt, kann ein Spannungsbeschleunigungsversuch durchgeführt werden.
Bei der in Fig. 3 dargestellten Ausführungsform der Bezugsspannungserzeugungsschaltung sind der Widerstand 1 und ein p-Kanal-MOS-Transistor 8 in Reihe zwischen den ersten Speisespannungsanschluß 4, an dem die externe Speisespannung Vcc (EXT) anliegt, und den zweiten Speisespannungsanschluß 5, der an Masse liegt, geschaltet. Der Knotenpunkt zwischen dem Widerstand 1 und dem p-Kanal-MOS-Transistor 8 dient als Ausgangsanschluß 6. Der genannte Transistor 8, bei dem Gate und Drain zusammengeschaltet sind, dient als Diode mit einer Vorwärts- bzw. Durchlaßcharakteristik in bezug auf die Speisespannung. Mit anderen Worten: Gate und Drain des Transistors 8 sind an den zweiten Speisespannungsanschluß 5, Source und Substrat (oder Wanne) an den Widerstand 1 angeschlossen. Zwei p-Kanal-MOS- Transistoren 9₁ und 9₂ sind in Reihe zwischen den ersten Speisespannungsanschluß 4 und den Ausgangsanschluß 6 geschaltet. Ähnlich wie beim MOS-Transistor 8 sind bei diesen Transistoren 9₁ und 9₂ jeweils Gate und Daten zusammengeschaltet, d. h. kurzgeschlossen, so daß eine Diode gebildet ist.
Fig. 4 zeigt im Schnitt den Aufbau der genannten MOS- Transistoren 8, 9₁ und 9₂. Dabei sind eine p- Sourcezone 12 und eine Drainzone 13 auf einem n- Siliziumsubstrat (oder einer -wanne) 11 geformt, wobei der Substratbereich zwischen Sourcezone 12 und Drainzone 13 als Kanalzone 14 dient, auf der die Gateelektrode 16 unter Zwischenfügung eines Gateisolierfilms 15 geformt ist. In die Kanalzone 14 sind keine Fremdatome durch Ionenimplantation eingeführt, d. h. das Substrat 11 besitzt z. B. eine Fremdatomkonzentration von 1 × 10¹⁷/cm³; der Gateisolierfilm 15 besteht aus einem Siliziumoxidfilm einer Dicke von 16 nm, und die Gateelektrode 16 ist aus polykristallinen n⁺-Silizium geformt. Die Kanalzone 14 enthält keine durch Ionenimplantation eingeführte Fremdatome und besitzt eine Fremdatomkonzentration von 1 × 10¹⁷/cm³, was praktisch derjenigen des Oberflächenbereichs des Substrats entspricht. Infolgedessen betragen die Schwellenspannungen Vth der MOS-Transistoren 8, 9₁ und 9₂ etwa -1,8 V, und diese MOS-Transistoren 8, 9₁ und 9₂ besitzen die Charakteristik von Dioden, wobei die MOS-Transistoren 8, 9₁ und 9₂ einen Anstieg auf die Schwellenspannung |Vth| zeigen.
In dem Bereich, in welchem die dem Chip extern aufgeprägte Speisespannung Vcc niedriger ist als die Schwellenwertspannung |Vth| des MOS-Transistors 8, wird bei dieser Ausführungsform der MOS-Transistor 8 zum Sperren gebracht. Da dabei die MOS-Transistoren 9₁ und 9₂ sperren, kann eine Ausgangsspannung, die der Speisespannung Vcc gleich ist, gemäß Fig. 2 am Ausgangsanschluß 6 erhalten werden (Bereich a). Wenn die Seisespannung Vcc ansteigt und der MOS-Transistor 8 durchschaltet, kann eine durch die Schwellenspannung Vth des MOS-Transistors 8 bestimmte konstante Größe am Ausgangsanschluß 6 erhalten werden (Bereich b). Wenn die Speisespannung Vcc weiter ansteigt und die MOS-Transistoren 9₁ und 9₂ durchschalten, kann eine Teil-Spannung der Speisespannung Vcc, die durch das Impedanzverhältnis des MOS- Transistors 8 zu den MOS-Transistoren 9₁ und 9₂ bestimmt wird und die in Abhängigkeit von der Speisespannung Vcc ansteigt, als Ausgangsspannung erhalten werden (Bereich c).
Wenn - wie erwähnt - der Spannungsbegrenzungskreis die Schaltung gemäß dieser Ausführungsform umfaßt und ein noch näher zu beschreibender interner Spannungsausgangskreis, der auf dem gleichen Substrat ausgebildet ist, in der Schaltung verwendet wird, kann bei der Durchführung des Spannungsbeschleunigungsversuchs die interne Spannung in Abhängigkeit von der externen Speisespannung erhöht werden. Da weiterhin bei dieser Ausführungsform die zu erzeugende Bezugsspannung die Schwellenspannung des MOS-Transistors ist, bei dem in die Kanalzone keine Fremdatome durch Ionenimplantation eingeführt sind, kann die bei der Ausführungsform nach Fig. 1 durch eine Anzahl von pn-Übergang-Dioden gelieferte Bezugsspannung von einem einzigen MOS-Transistor erhalten werden. Die Verwendung des MOS-Transistors, bei dem - wie erwähnt - keine Ionenimplantation in der Kanalzone vorgenommen wurde, ist außerdem die Differenz der Schwellenspannung Vth im Herstellungsprozeß zwischen einzelnen Transistoren sehr klein, so daß eine stabile Bezugsspannung erzielt werden kann. Die Temperaturabhängigkeit dieser "MOS-Diode" ist geringer als bei der üblichen pn-Übergang-Diode.
Fig. 5 zeigt eine Schaltung gemäß noch einer anderen Ausführungsform, bei welcher - im Unterschied zur Ausführungsform nach Fig. 3 - ein Widerstand 7 zwischen den MOS-Transistor 8 und den Ausgangsanschluß 6 eingefügt ist.
Beim Leistungstest am Halbleiter-Chip (Speicher) wird häufig eine Methode angewandt, bei welcher verschiedene Parameter, wie Zugriffszeit, in Abhängigkeit der Änderung der Speisespannung gemessen werden. Da jedoch bei der Schaltung gemäß obiger Ausführungsform die Spannung am Ausgangsanschluß im Bereich b konstant ist, hängt die interne Speisespannung des Halbleiter-Chips nicht von der externen Speisespannung ab, und sie bleibt konstant. Infolgedessen wäre zu erwarten, daß der Leistungstest am Halbleiter-Chips schwierig durchzuführen ist. Da jedoch bei der Ausführungsform nach Fig. 5 der Widerstand 7 zur Schaltung hinzugefügt ist, kann die Spannung am Ausgangsanschluß 6 im Bereich b mit dem Anstieg der externen Speisespannung geringfügig erhöht werden. Der Leistungstest am Halbleiter-Chip läßt sich mithin einfach durchführen. Dabei kann die Abhängigkeit der Ausgangsspannung am Ausgangsanschluß 6, wenn die externe Speisespannung im Bereich b liegt, durch Änderung des Widerstandswerts geändert werden. Mit anderen Worten: die Abhängigkeit der externen Speisespannung wird mit höherem Widerstandswert des Widerstands 7 größer. Für die Übertragung der schwachen Speisespannungsabhängigkeit auf die Bezugsspannung kann auch folgende Methode in Betracht gezogen werden:
Bei der Ausführungsform nach Fig. 3 entspricht die Substrat-(Wannen-)Spannung des MOS-Transistors 8 für Bezugsspannungserzeugung der Drainspannung. Die Substratspannung wird jedoch im Bereich bis zur Speisespannung verschiedentlich geändert, so daß damit die genannte Speisespannungsabhängigkeit geändert werden kann. Beispielsweise kann gemäß Fig. 6 die Substratspannung des MOS-Transistors 8 vom Zwischenpunkt (Abgriff) des zwischen den Speisespannungsanschluß 4 und den Ausgangsanschluß 6 eingeschalteten Widerstands 1 (1₁) abgenommen werden. Da die sog. Substratvorspannung (Sperrvorspannung) an den MOS-Transistor 8 angelegt ist, behält mithin die Schwellenspannung Vth die Speisespannungsabhängigkeit, so daß die schwache Speisespannungabhängigkeit auf die Ausgangsspannung ausgeübt werden kann.
Fig. 7 zeigt eine Ausführungsform in Form einer Abwandlung der Ausführungsform gemäß Fig. 5. Dabei ist ein Widerstand 10 zwischen einem Knotenpunkt, an dem der Widerstand 1 sowie Gate und Drain des Transistors 9₂ zusammengeschaltet sind, und den Ausgangsanschluß 6 geschaltet. Außerdem kann dabei die Substratspannung des MOS-Transistors 9₂ nicht von dessen Source, sondern von der Speisespannung Vcc zugeführt werden. Bei dieser Schaltung werden der Widerstandswert des hinzugefügten Widerstands 10 und die Substratspannung des MOS-Transistors 9₂ geändert, so daß die Größe der Speisespannung bei Änderung der Spannung am Ausgangsanschluß 6 vom Bereich b gemäß Fig. 2 auf den Bereich c und die Abhängigkeit von der externen Speisespannung (Spannungsanstiegswinkel) eingestellt werden können. Wenn insbesondere der Widerstand 10 und die von der Substratspannung des MOS-Transistors 9₂ verschiedenen Parameter nicht geändert werden, kann die Speisespannungsabhängigkeit im Bereich c mit Vergrößerung des Werts des Widerstands 10 klein eingestellt werden. Da außerdem die Substratspannung des MOS-Transistors 9₂ höher eingestellt ist als die Sourcespannung des MOS-Transistors 9₂, kann die externe Speisespannung zur Hochpotentialseite verschoben werden, wenn sich die Spannung am Ausgangsanschluß 6 vom Bereich b zum Bereich c ändert.
Bei den beschriebenen Ausführungsformen sind ein MOS- Transistor als erste Diode für Bezugsspannungserzeugung und zwei MOS-Transistoren als zweite Diode für die Bestimmung der Anstiegskurve der Ausgangsspannung bei Durchführung des Spannungsbeschleunigungsversuchs vorgesehen. Je nach der Einstellung der Größen der Bereiche a und b der Ausgangsspannung kann die Zahl dieser Transistoren beliebig gewählt werden.
Beispielsweise können gemäß Fig. 8 die erste Diode durch zwei MOS-Transistoren 8₁ und 8₂ und die zweite Diode durch einen MOS-Transistor 9 gebildet sein.
Fig. 9 zeigt schließlich eine Ausführungsform unter Verwendung eines n-Kanal-MOS-Transistors als Diode. Insbesondere sind dabei ein n-Kanal-MOS-Transistor 18 als erste Diode für Bezugsspannungserzeugung und zwei n-Kanal- MOS-Transistoren 19₁ und 19₂ als zweite Diode vorgesehen. Im Gegensatz zum p-Kanal-MOS-Transistor sind in diesem Fall bei den MOS-Transistoren 18, 19₁ und 19₂ Gate und Drain gemäß Fig. 9 jeweils mit der Hochpotentialseite verbunden. Damit kann die Charakteristik der Diode, die einen Anstieg auf der Schwellenspannung zeigt, erzielt werden. Wie erwähnt, kann nicht nur der p-Kanal-MOS-Transistor, sondern auch ein n-Kanal-MOS-Transistor als Diode benutzt werden.
Fig. 10 veranschaulicht einen internen Spannungsausgangskreis, der eine interne Speisespannung auf der Grundlage der durch die beschriebene Schaltung erzeugten Bezugsspannung erzeugt.
Im internen Spannungsausgangskreis ist ein Differentialverstärker 20 vorgesehen, und ein invertierender Eingang des Differentialverstärkers 20 ist mit der Ausgangsklemme der Schaltung verbunden, während die Ausgangsklemme mit der Gateelektrode eines p-Kanal-MOS-Transistors 2₃ verbunden ist, dessen Drain an einen internen Speiseausgangsanschluß 2₁ angeschlossen ist. Widerstände 24 und 25, die jeweils Widerstandswerte R1 bzw. R2 aufweisen, sind in Reihe zwischen den internen Speiseausgangsanschluß 2₁ und Masse geschaltet. Ein Knotenpunkt 2₂ zwischen den Widerständen 24 und 25 ist mit dem nicht- invertierenden Eingang des Differentialverstärkers 20 verbunden. Weiterhin sind der Differentialverstärker 20 und der MOS-Transistor 2₃ über den Speiseanschluß 4 mit der externen Speisespannungsversorgung verbunden.
Wenn eine Bezugsspannung Vref dem internen Spannungsausgangskreis über den Anschluß 6 von der Bezugsspannungserzeugungsschaltung zugeführt wird, gibt der interne Spannungsausgangskreis als interne Spannung den Wert [(R1+R2)/R2] × Vref aus. Durch beliebige Wahl der Widerstandswerte R1 und R2 kann die interne Spannung auf eine gewünschte Größe entsprechend der Bezugsspannung eingestellt werden.
Bei den beschriebenen Ausführungsformen kann eine der ersten und zweiten Dioden durch mindestens eine pn- Übergang-Diode und die andere durch mindestens einen MOS-Transistor gebildet werden.

Claims (12)

1. Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung gtestweise erhöhbaren Bezugsspannung, die auf einem Halbleitersubstrat integriert ausgebildet und mit ersten und zweiten Speisespannungsanschlüssen (4, 5) verbunden ist, an denen eine externe Speisespannung (Vcc) anliegt, wobei der ersten Speisespannungsanschluß (4) ein höheres Potential als der zweite Speisespannungsanschluß (5) hat, und die mindestens einen ohmschen Widerstand (1) mit einem mit dem ersten Speisespannungsanschluß (4) verbundenen ersten Anschluß und einen zweiten Anschluß und mindestens eine für die Speisespannung in Durchlaßrichtung geschaltete erste Diodeneinrichtung (2₁, 2₂, 8, 8₁, 8₂, 18) zwischen dem zweiten Anschluß des Widerstands (1) und dem zweiten Speisespannungsanschluß (5) hat,
dadurch gekennzeichnet,
daß mindestens eine für die Speisespannung in Durchlaßrichtung geschaltete zweite Diodeneinrichtung (3₁, 3₂, 3₃, 9, 9₁, 9₂, 19₁, 19₂) parallel zum Widerstand (1, 1₁, 1₂) und in Reihe zur ersten Diodeneinrichtung (2₁, 2₂, 8, 8₁, 8₂, 18) liegt, und
daß die Bezugsspannung an einem Ausgangsanschluß (6) von einem Knoten zwischen erster und zweiter Diodeneinrichtung angreifbar ist, wobei die Bezugsspannung beim Einbrennen der integrierten Schaltung zusammen mit der Speisespannung sich erhöht.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede der ersten und zweiten Diodeneinrichtungen (2₁, 2₂, 8, 8₁, 8₂, 18; 3₁, 3₂, 3₃, 9, 9₁, 9₂, 19₁, 19₂) durch einen ersten bzw. zweiten MOS-Transistor mit zusammengeschaltetem Gate und Drain gebildet ist.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Diodeneinrichtung (2₁, 2₂, 8, 8₁, 8₂, 18) durch einen MOS-Transistorkreis mit mindestens einem p-Kanal-MOS-Transistor oder einem n-Kanal- MOS-Transistor gebildet ist, der einerseits eine Gate- und eine Drainelektrode aufweist, die zusammengeschaltet sind und den einen Anschluß der ersten Diodeneinrichtung bilden, sowie andererseits eine den anderen Anschluß der ersten Diodeneinrichtung bildende Sourceelektrode aufweist, wobei der eine Anschluß der ersten Diodeneinrichtung mit dem zweiten Speisespannungsanschluß (5) und ihr anderer Anschluß mit dem Widerstand (1) verbunden sind.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der MOS-Transistor einen Substratspannungsanschluß aufweist und der Widerstand (1) einen mit dem Substratspannungsanschluß verbundene Abgriff hat (Fig. 6).
5. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der MOS-Transistorkreis aus einer Anzahl von in Reihe geschalteten MOS-Transistoren (8₁, 8₂; 9₁, 9₂) besteht.
6. Schaltung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die zweite Diodeneinrichtung durch eines MOS-Transistorkreis mit mindestens einem p- Kanal-MOS-Transistor (9, 9₁, 9₂) oder einen n-Kanal- MOS-Transistor (19₁, 19₂) gebildet ist, der eine Gate- und eine Drainelektrode, die zusammengeschaltet sind und den einen Anschluß der zweiten Diodeneinrichtung bilden, sowie eine den anderen Anschluß der zweiten Diodeneinrichtung bildende Sourceelektrode aufweist, wobei der eine Anschluß der zweiten Diodeneinrichtung mit dem Widerstand (1) und ihr anderer Anschluß mit dem ersten Speisespannungsanschluß (4) verbunden sind.
7. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein zusätzlicher Widerstand (7) zwischen die erste Diodeneinrichtung (8) und die zweite Diodeneinrichtung (9₁, 9₂) geschaltet ist, so daß die Abhängigkeit von der externen Speisespannung änderbar ist.
8. Schaltung nach Anspruch 2, gekennzeichnet durch ein zwischen dem Widerstand (1) und dem Ausgangsanschluß (6) liegendes erstes Widerstandselement (10) und ein zwischen dem Ausgangsanschluß (6) und dem ersten MOS-Transistor (8) liegendes zweites Widerstandselement (7).
9. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß erster und zweiter MOS-Transistor jeweils einen Wannenbereich (11) einer vorbestimmten Fremdstoffkonzentration und einen gleichdotierten Kanalbereich (14) aufweisen.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß erster und zweiter MOS-Transistor jeweils einen aus einem Siliziumdioxidfilm einer Dicke von 16 nm bestehenden Gateisolierfilm (15) und eine aus einem polykristallinen n⁺-Siliziumfilm bestehende Gateelektrode (16) aufweisen, und der Kanalbereich (14) eine Fremdstoffkonzentration von 1 × 10¹⁷/cm³ aufweist.
1. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der erste MOS-Transistor einen Substratspannungsanschluß aufweist und der Widerstand (1) einen mit dem Substratspannungsanschluß des ersten MOS- Transistors verbundenen Abgriff hat.
12. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß erster und zweiter MOS-Transistor (8, 9) einen mit dem ersten Speisespannungsanschluß (4) verbundenen Substratspannungsanschluß haben.
DE4038319A 1989-11-30 1990-11-30 Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung Expired - Fee Related DE4038319C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1311368A JP2809768B2 (ja) 1989-11-30 1989-11-30 基準電位発生回路

Publications (2)

Publication Number Publication Date
DE4038319A1 DE4038319A1 (de) 1991-06-06
DE4038319C2 true DE4038319C2 (de) 1994-11-10

Family

ID=18016332

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4038319A Expired - Fee Related DE4038319C2 (de) 1989-11-30 1990-11-30 Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung

Country Status (4)

Country Link
US (1) US5150188A (de)
JP (1) JP2809768B2 (de)
KR (1) KR940004445B1 (de)
DE (1) DE4038319C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017284A1 (de) * 2004-04-07 2005-10-27 Infineon Technologies Ag Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208107A (ja) * 1990-01-10 1991-09-11 Sharp Corp リファレンスレベル発生回路
KR940002433B1 (ko) * 1991-07-03 1994-03-24 삼성전자 주식회사 정 전압회로
FR2680586B1 (fr) * 1991-08-19 1994-03-11 Samsung Electronics Co Ltd Circuit generateur de tension d'alimentation interne programmable electriquement.
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
KR940005510B1 (ko) * 1992-03-20 1994-06-20 삼성전자 주식회사 기준전류 발생회로
US5315230A (en) * 1992-09-03 1994-05-24 United Memories, Inc. Temperature compensated voltage reference for low and wide voltage ranges
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
EP0860762A3 (de) * 1997-02-25 1999-04-07 TEMIC TELEFUNKEN microelectronic GmbH Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung
DE19819265C1 (de) * 1998-04-30 1999-08-19 Micronas Intermetall Gmbh Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
US6690083B1 (en) * 2000-06-01 2004-02-10 Koninklijke Philips Electronics N.V. Use of silicide blocking layer to create high valued resistor and diode for sub-1V bandgap
US20230140757A1 (en) * 2020-02-19 2023-05-04 Rohm Co., Ltd. Clamp circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482985A (en) * 1981-04-17 1984-11-13 Hitachi, Ltd. Semiconductor integrated circuit
JPS59111514A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体集積回路
JPS5897714A (ja) * 1981-12-04 1983-06-10 Mitsubishi Electric Corp 基準電圧発生回路
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
JPS61294527A (ja) * 1985-06-24 1986-12-25 Nec Corp 基準電圧発生回路
JPS62188255A (ja) * 1986-02-13 1987-08-17 Toshiba Corp 基準電圧発生回路
JPS6323567A (ja) * 1986-07-14 1988-01-30 Meidensha Electric Mfg Co Ltd コンバ−タの制御装置
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路
KR910001068B1 (ko) * 1988-07-11 1991-02-23 삼성전자 주식회사 메모리장치의 공급전압 안정화회로
JPH0284761A (ja) * 1988-09-21 1990-03-26 Nec Corp 基準電圧発生回路
JP2652061B2 (ja) * 1989-06-06 1997-09-10 三菱電機株式会社 中間電位発生回路
JP2674669B2 (ja) * 1989-08-23 1997-11-12 株式会社東芝 半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017284A1 (de) * 2004-04-07 2005-10-27 Infineon Technologies Ag Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung
DE102004017284B4 (de) * 2004-04-07 2012-06-06 Qimonda Ag Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung

Also Published As

Publication number Publication date
DE4038319A1 (de) 1991-06-06
KR910010707A (ko) 1991-06-29
US5150188A (en) 1992-09-22
JP2809768B2 (ja) 1998-10-15
KR940004445B1 (ko) 1994-05-25
JPH03171309A (ja) 1991-07-24

Similar Documents

Publication Publication Date Title
DE4305850C2 (de) Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE69408320T2 (de) Vorrichtung und verfahren zum einstellen der schwellenspannung von mos-transistoren
DE69722523T2 (de) Interne Spannungserzeugungsschaltung
DE69634711T2 (de) VBB-Referenz für spannungsgepümptes Substrat
DE69003321T2 (de) MOS-integrierte Schaltung mit regelbarer Schwellspannung.
DE3704609C2 (de)
DE3050217C2 (de)
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE4124427C2 (de) Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung
DE3141714C2 (de)
DE3606203C2 (de)
DE4038319C2 (de) Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung
DE19958438A1 (de) Spannungsreferenzschaltung
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
DE69320505T2 (de) Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit
DE69031751T2 (de) Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung
DE19843482C2 (de) Kapazitive Struktur in einer integrierten Schaltung
DE69121661T2 (de) Kodeeinstellungsschaltung
DE3210644C2 (de)
EP0010149B1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
DE4201516A1 (de) Vorrichtung zum automatischen testen eines beanspruchungsbetriebes einer halbleiterspeichervorrichtung
DE69501980T2 (de) Temperaturstabilisierte Stromquelle
DE4430350C2 (de) Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ
WO1991006839A1 (de) Integrierbare temperatursensorschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee