DE3141714C2 - - Google Patents

Info

Publication number
DE3141714C2
DE3141714C2 DE3141714A DE3141714A DE3141714C2 DE 3141714 C2 DE3141714 C2 DE 3141714C2 DE 3141714 A DE3141714 A DE 3141714A DE 3141714 A DE3141714 A DE 3141714A DE 3141714 C2 DE3141714 C2 DE 3141714C2
Authority
DE
Germany
Prior art keywords
mos
control
transistor
type
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3141714A
Other languages
English (en)
Other versions
DE3141714A1 (de
Inventor
Hiroshi Yokohama Jp Iwahashi
Masamichi Musashino Tokio/Tokyo Jp Asano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3141714A1 publication Critical patent/DE3141714A1/de
Application granted granted Critical
Publication of DE3141714C2 publication Critical patent/DE3141714C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1906—Control of temperature characterised by the use of electric means using an analogue comparing device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/20—Control of temperature characterised by the use of electric means with sensing elements having variation of electric or magnetic properties with change of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00143—Avoiding variations of delay due to temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Schaltung zur Kompensation der Temperaturabhängigkeit des Stromes in einer Inverterschaltung gemäß dem Oberbegriff des Anspruches 1.
Eine derartige Kompensations-Schaltung ist aus der DE-OS 25 50 107 bekannt.
Schaltungen mit Isolierschicht-Feldeffekttransistoren (IGFET), beispielsweise mit Metalloxid-Halbleitertransistoren (MOS-Transistoren), sind in ihrer Arbeitsgeschwindigkeit sehr stark von Schwankungen in der Versorgungsspannung, Änderungen in den Schwellwertspannungen und vor allem von der Umgebungs­ temperatur abhängig. Bei einem Anstieg der Umgebungstemperatur fällt der durch einen IGFET, bspw. durch einen MOS-Transistor fließende Strom ab, da sich die elektrischen Eigenschaften in den Transistorschichten ändern. So beträgt bspw. bei einem MOS-Transistor die Ansprechzeit 300 nsec bei einer Temperatur von 25°C und 400 nsec bei einer Temperatur von 85°C. Wie aus Fig. 1 ersichtlich, erhöht sich die Ansprechzeit R einer üblichen Schaltung mit MOS-Transistoren mit der Temperatur T, während sich der durch den MOS-Transistor fließende Strom I mit ihr verringert. In Fig. 1 bedeuten die Vollinie die An­ sprechabhängigkeit und die gestrichelte Linie Stromabhängig­ keit.
Um diesen Nachteil so weit wie möglich zu kompensieren, ist aus der DE-OS 25 50 107 eine Schaltung mit P-leitenden MOS-Transistoren bekannt, die aus einer Kompensationsschaltung und einem nachgeordneten Inverter besteht, der einen Last- MOS-Transistor enthält. In der Kompensationsschaltung ist Widerstand vorgesehen, dessen Temperaturkoeffizient wesentlich kleiner ist als der der MOS-Transistoren im Inverter. Wird nun die Umgebungstemperatur am Last-MOS-Transistor höher, so wird der durch diesen MOS-Transistor fließende Strom kleiner und damit auch der Strom durch die in Reihe mit dem Widerstand liegenden MOS-Transistoren der Kompensations­ schaltung. Dadurch tritt über dem Widerstand ein Spannungs­ abfall auf, der zu einem Stromanstieg im Last-MOS-Transistor führt, so daß Änderungen in den elektrischen Eigenschaften der Inverter-MOS-Transistoren aufgrund von Temperatur­ änderungen weitgehend kompensiert werden.
Nachteilig bei dieser bekannten Schaltung ist, daß der Ausgang der Kompensationsschaltung mit dem Steueranschluß des Last-MOS-Transistors der Inverterschaltung verbunden ist. Auf komplementäre MOS-Schaltungen (CMOS) ist die bekannte Kompensations-Schaltung nicht übertragbar.
Außerdem hängt die Qualität der Kompensation auch wesentlich vom Temperaturverhalten des Widerstandes ab. Da sich dieses Verhalten einerseits infolge von Herstellungstoleranzen und durch Alterung ändert, ist es kaum möglich, die bekannte Kompensationsschaltung gegenüber den Einflüssen der Umgebungstemperatur über lange Zeit konstant zu halten.
Die Erfindung liegt daher die Aufgabe zugrunde, bei einer CMOS-Inverter­ schaltung den Strom durch eine angeschlossene ohmsche und/oder kapazitive Last bei Temperaturänderungen konstant zu halten.
Diese Aufgabe wird durch die im Anspruch 1 aufgeführten Merkmale gelöst.
Weitere vorteilhafte Ausbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand einiger Ausführungs­ beispiele näher erläutert. Es zeigt
Fig. 1 ein Kennliniendiagramm des durch einen MOS- Transistor fließenden Stroms I und die Ansprechzeit t R einer MOS-Schaltung als Funktion der Temperatur,
Fig. 2 eine integrierte Halbleiterschaltung mit einer Inverterschaltung und einer Kompensationsschaltung, welche im wesentlichen der Schaltung nach der DE-OS 25 50 107 entspricht,
Fig. 3 ein Kennliniendiagramm der in der Schaltung nach Fig. 2 auftretenden Steuerspannung der Kompensationsschaltung.
Fig. 4 bis 7 zeigen zwei Ausführungsbeispiele der Erfindung.
Entsprechend Fig. 2 ist eine aus drei Stufen (INF 1, INF 2 und INF 3) bestehende Inverterschaltung derart ausgeführt, daß zu ihr zugehören: die als Verarmungstyp ausgeführten MOS-Transistoren 1, 2 und 3 als Lastwiderstände und die als Anreicherungstyp aus­ geführten MOS-Transistoren 4, 5 und 6 als Treibertransistoren. Von einer Steuersignalgeneratorschaltung 10 wird eine Steuerungsspannung S 1 erzeugt, die in Fig. 3 dargestellt ist. Diese Steuerungsspannung S 1 wird den Steuergattanschlüssen der MOS-Transistoren 7, 8 und 9 aufgeschaltet. Fig. 3 läßt erkennen, daß die Steuerspannung S 1 temperaturabhängig ist und mit der Temperatur stärker wird. Bei diesem Ausführungsbeispiel sind N-leitende MOS-Transistoren verwendet worden. Natürlich könnten dafür auch MOS-Transistoren mit P-Leitung eingesetzt werden.
Die Fig. 4 und 5 zeigen ein erstes Ausführungsbeispiel der Erfindung. Ein P-leitender MOS-Transistor 43 und ein N-leitender MOS-Transistor 44 sind schaltungsmäßig jeweils zwischen einer aus einem P-leitenden MOS-Transistor 41 und aus einem N-leitenden MOS-Transistor 42 bestehenden Inverter­ schaltung und den Stromversorgungsanschlüssen (VC, Erde) angeordnet. Den Steuergattanschlüssen der MOS-Transistoren 43 und 44 aufgeschaltet werden das Steuerungs­ signal SA, dessen Spannung bei Temperaturanstieg schwächer wird, und das Steuersignal SB, dessen Spannung bei ansteigender Temperatur stärker wird. Die Steuerungssignale SA und SB werden von der mit Fig. 4 dargestellten Steuerungssignalgeneratorschaltung erzeugt. Bei diesem Ausführungsbeispiel wird die mit der Temperatursteigerung verbundene Abschwächung des Stromes dadurch kompensiert, daß die vorerwähnten Steuerungssignale den Steuergattan­ schlüssen der MOS-Transistoren 43 und 44 zwecks Verstärkung des durch sie fließenden Stromes aufgeschaltet werden.
Ein zweites Ausführungsbeispiel zeigen die Fig. 6 und 7. Die P-leitenden MOS-Transistoren 43 und 44 sind als Parallel­ schaltung zwischen dem Stromversorgungsanschluß VC und einer Fig. 4 ähnlichen Inverterschaltung angeordnet, wobei die Steuerungssignale - diese entsprechen Fig. 7 - den Steuergatt­ anschlüssen dieser Transistoren jeweils aufgeschaltet und zugeführt werden.
In ähnlicher Weise sind die N-leitenden MOS-Transistoren 44 und 46 schaltungsmäßig als eine Parallelschaltung zwischen einem Stromversorgungsanschluß (Masse) und der Inverterschaltung angeordnet, wobei den Steuergattanschlüssen dieser Transistoren jeweils die Steuerungssignale SC und SD aufgeschaltet werden. Bei diesem Ausführungsbeispiel ist die Kanalbreite der MOS- Transistoren 44 und 45 kleiner als die Kanalbreite der MOS- Transistoren 43 und 46. Diese Steuerungssignale SC und SD werden von einer Steuersignalgeneratorschaltung erzeugt, die - wie dies aus Fig. 7 hervorgeht - Schaltungsveränderungen schrittweise herbeiführt. So wechselt der Signalpegel des Steuerungs- und Regelungssignals RC von hoch nach niedrig, während andererseits das Steuerungs- und Regelungssignal SD seinen Signalpegel von niedrig nach hoch wechselt, und dies während der gleichen Betriebstemperatur T A . Die MOS- Transistoren 44 und 45, die eine kleine Kanalbreite aufweisen, werden unter der Temperatur T A in den Leitzustand oder Durch­ laßzustand geschaltet und bewirken dadurch einen kleinen Stromfluß. Demgegenüber werden die eine große Kanalbreite aufweisenden MOS-Transistoren oberhalb der Temperatur T A in den Leitzustand gebracht, was wiederum einen starken Stromfluß zur Folge hat.

Claims (3)

1. Schaltung zur Kompensation der Temperaturabhängigkeit des Stromes in einer Inverterschaltung mit mindestens einem MOS-Schalttransistor, wobei die Kompensations­ schaltung mindestens einen MOS-Steuertransistor, welcher zu den Schalttransistoren der Inverterschaltung in Reihe geschaltet ist, und eine Generatorschaltung aus MOS- Transistoren, welche dem mindestens einen Steuertransistor eine temperaturabhängige Steuerspannung zuführt, aufweist, dadurch gekennzeichnet, daß die Inverterschaltung eine komplementäre MOS-Schaltung (C-MOS) mit einem p-leitenden (41) und einem n-leitenden (42) MOS-Schalttransistor ist und daß zwei MOS-Steuertran­ sistoren (43, 44) vorgesehen sind, von denen der eine p-leitend und der andere n-leitend ausgebildet ist, wobei der p-leitende MOS-Steuertransistor (43) zwischen der positiven Betriebsspannung und dem p-leitenden MOS-Schalttransistor (41) und der n-leitende MOS-Schalttransistor (44) zwischen der negativen Betriebsspannung und dem n-leitenden MOS-Schalttransistor (42) angeordnet ist, und daß an den beiden MOS-Steuertransistoren (43, 44) jeweils eine Steuer­ spannung anliegt, von denen die eine (SB bzw. SD) höher und die andere (SA bzw. SC) niedriger wird, wenn die Umgebungs­ temperatur ansteigt, und die ansteigende Steuerspannung (SB bzw. SD) an dem Steueranschluß des p-leitenden MOS-Steuer­ transistors (43) und die abfallende Steuerspannung (SA bzw. SC) an dem Steueranschluß des n-leitenden MOS-Steuertransistors (44) anliegt.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß sich die beiden Steuerspannungen (SA bzw. SC, SB bzw. SD) mit der Temperatur diskontinuierlich ändern.
3. Schaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet,
daß die beiden zusätzlichen MOS-Steuertransistoren jeweils aus der Parallelschaltung zweier MOS-Transistoren (43, 45 bzw. 44, 46) jeweils gleichen Leitzustandes bestehen,
daß von den beiden parallelgeschalteten MOS-Transistoren (43, 45 bzw. 44, 46) der eine (44 bzw. 45) eine kleinere Kanalbreite besitzt als der andere (43 bzw. 46) und
daß bei der einen Parallelschaltung die eine Steuerspannung (SD) an dem MOS-Transistor (45) mit kleiner Kanalbreite und die andere Steuerspannung (SC) an dem MOS-Transistor (43) mit großer Kanalbreite anliegt, während bei der anderen Parallelschaltung die eine Steuerspannung (SD) an dem MOS-Transistor (46) mit großer Kanal­ breite und die andere Steuerspannung (SC) an dem MOS-Transistor (44) mit kleiner Kanalbreite anliegt.
DE19813141714 1980-10-22 1981-10-21 Integrierte halbleiterschaltung mit temperaturkompensation Granted DE3141714A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55147922A JPS5772429A (en) 1980-10-22 1980-10-22 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
DE3141714A1 DE3141714A1 (de) 1982-07-15
DE3141714C2 true DE3141714C2 (de) 1987-11-19

Family

ID=15441119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813141714 Granted DE3141714A1 (de) 1980-10-22 1981-10-21 Integrierte halbleiterschaltung mit temperaturkompensation

Country Status (4)

Country Link
US (1) US4473762A (de)
JP (1) JPS5772429A (de)
DE (1) DE3141714A1 (de)
GB (1) GB2086681B (de)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2126030A (en) * 1982-06-25 1984-03-14 Atari Inc Digital delay circuit with compensation for parameters effecting operational speed thereof
JPS59149427A (ja) * 1983-02-16 1984-08-27 Mitsubishi Electric Corp 半導体装置
US4555642A (en) * 1983-09-22 1985-11-26 Standard Microsystems Corporation Low power CMOS input buffer circuit
US4547682A (en) * 1983-10-27 1985-10-15 International Business Machines Corporation Precision regulation, frequency modulated substrate voltage generator
US4638191A (en) * 1984-07-05 1987-01-20 Hewlett-Packard Company Amplitude insensitive delay line
EP0395118A1 (de) * 1984-07-31 1990-10-31 Yamaha Corporation Verzögerungsschaltung für analoge Signale
EP0390226A1 (de) * 1984-07-31 1990-10-03 Yamaha Corporation Absorptionsschaltung des Zitterns
US5086238A (en) * 1985-07-22 1992-02-04 Hitachi, Ltd. Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US4661726A (en) * 1985-10-31 1987-04-28 Honeywell Inc. Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region
US4717836A (en) * 1986-02-04 1988-01-05 Burr-Brown Corporation CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路
JP2618884B2 (ja) * 1987-03-31 1997-06-11 株式会社東芝 半導体出力回路
NL8701316A (nl) * 1987-06-05 1989-01-02 Philips Nv Oscillatorschakeling, omvattende een oscillator met een cmos-poort.
US4785205A (en) * 1987-06-29 1988-11-15 Ncr Corporation High speed ECL to CMOS converter
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
US4871979A (en) * 1987-08-03 1989-10-03 Western Digital Corporation Variable frequency system having linear combination of charge pump and voltage controlled oscillator
US4980586A (en) * 1987-10-07 1990-12-25 Tektronix, Inc. Digital integrated circuit propagation delay regulator
JP2796103B2 (ja) 1987-10-14 1998-09-10 エルエスアイ ロジック コーポレーション ２モードドライバ回路
US4859870A (en) * 1987-10-14 1989-08-22 Lsi Logic Incorporated Two-mode driver circuit
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
US4812688A (en) * 1987-12-30 1989-03-14 International Business Machines Corporation Transistor delay circuits
EP0334983A1 (de) * 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5254880A (en) * 1988-05-25 1993-10-19 Hitachi, Ltd. Large scale integrated circuit having low internal operating voltage
US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
KR910004735B1 (ko) * 1988-07-18 1991-07-10 삼성전자 주식회사 데이타 출력용 버퍼회로
US4939389A (en) * 1988-09-02 1990-07-03 International Business Machines Corporation VLSI performance compensation for off-chip drivers and clock generation
US4975598A (en) * 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
DE3843181A1 (de) * 1988-12-22 1990-06-28 Philips Patentverwaltung Geraet der nachrichtentechnik
US5182468A (en) * 1989-02-13 1993-01-26 Ibm Corporation Current limiting clamp circuit
US5059837A (en) * 1989-02-13 1991-10-22 Ibm Data dependent variable time delay circuit
KR910009810B1 (ko) * 1989-05-27 1991-11-30 삼성전자 주식회사 Cmos 입력 버퍼 회로
US4975599A (en) * 1989-07-26 1990-12-04 International Business Machines Corporation Method and resulting devices for compensating for process variables in a CMOS device driver circuit
US5081380A (en) * 1989-10-16 1992-01-14 Advanced Micro Devices, Inc. Temperature self-compensated time delay circuits
US5132936A (en) * 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
US5382843A (en) * 1990-02-02 1995-01-17 Gucyski; Jeff One or two transistor logic with temperature compensation and minimized supply voltage
US5051630A (en) * 1990-03-12 1991-09-24 Tektronix, Inc. Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations
JPH04146650A (ja) * 1990-10-08 1992-05-20 Mitsubishi Electric Corp 半導体集積回路装置
US5187395A (en) * 1991-01-04 1993-02-16 Motorola, Inc. BIMOS voltage bias with low temperature coefficient
JP2670651B2 (ja) * 1991-10-14 1997-10-29 三菱電機株式会社 出力装置
US5283631A (en) * 1991-11-01 1994-02-01 Hewlett-Packard Co. Programmable capacitance delay element having inverters controlled by adjustable voltage to offset temperature and voltage supply variations
US5243227A (en) * 1991-11-01 1993-09-07 Hewlett-Packard Company Fine/coarse wired-or tapped delay line
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
JP3605122B2 (ja) * 1991-12-13 2004-12-22 テキサス インスツルメンツ インコーポレイテツド 補償回路と遅延を補償する方法
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
US5614847A (en) * 1992-04-14 1997-03-25 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5583457A (en) 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5214320A (en) * 1992-06-12 1993-05-25 Smos Systems, Inc. System and method for reducing ground bounce in integrated circuit output buffers
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
US5274276A (en) * 1992-06-26 1993-12-28 Micron Technology, Inc. Output driver circuit comprising a programmable circuit for determining the potential at the output node and the method of implementing the circuit
US5341046A (en) * 1992-12-07 1994-08-23 Ncr Corporation Threshold controlled input circuit for an integrated circuit
US5341047A (en) * 1992-12-16 1994-08-23 Elantec, Inc. Level shifter circuit
JPH06204853A (ja) * 1993-01-07 1994-07-22 Nec Corp 論理回路
US5399960A (en) * 1993-11-12 1995-03-21 Cypress Semiconductor Corporation Reference voltage generation method and apparatus
JP2576779B2 (ja) * 1993-12-16 1997-01-29 日本電気株式会社 信号出力回路
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop
JP3703516B2 (ja) * 1994-04-25 2005-10-05 セイコーインスツル株式会社 発振回路
JP2636766B2 (ja) * 1994-12-21 1997-07-30 日本電気株式会社 論理回路
US5587684A (en) * 1995-05-12 1996-12-24 Exar Corporation Power down circuit for use in intergrated circuits
US6469493B1 (en) 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
JP2870464B2 (ja) * 1996-01-22 1999-03-17 日本電気株式会社 可変遅延回路
EP0809362B1 (de) * 1996-05-22 2004-09-22 Nippon Telegraph And Telephone Corporation Logische Schaltung und zugehöriges Herstellungsverfahren
US6009487A (en) * 1996-05-31 1999-12-28 Rambus Inc. Method and apparatus for setting a current of an output driver for the high speed bus
US6198337B1 (en) * 1996-12-11 2001-03-06 A & Cmos Communications Device Inc. Semiconductor device for outputting a reference voltage, a crystal oscillator device comprising the same, and a method of producing the crystal oscillator device
US5959481A (en) * 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
KR20010030591A (ko) * 1998-07-14 2001-04-16 롤페스 요하네스 게라투스 알베르투스 기판 바이어싱을 이용하는 씨모스 지연 회로
JP2000059185A (ja) 1998-08-14 2000-02-25 Nec Corp 同期遅延回路
SE516012C2 (sv) 1999-01-25 2001-11-05 Ericsson Telefon Ab L M Styreförspänningsanordning
US6534857B1 (en) * 2001-11-02 2003-03-18 Northrop Grumman Corporation Thermally balanced power transistor
JP3919176B2 (ja) * 2002-05-28 2007-05-23 シャープ株式会社 補正回路、遅延回路およびリングオシレータ回路
JP2004096237A (ja) * 2002-08-29 2004-03-25 Nec Electronics Corp 発振回路及び半導体集積回路
US6801061B2 (en) * 2002-08-29 2004-10-05 Micron Technology, Inc. Reduced current input buffer circuit
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
JP2006311334A (ja) 2005-04-28 2006-11-09 Ricoh Co Ltd 原稿読取装置および画像形成装置
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
JP4753747B2 (ja) * 2006-02-28 2011-08-24 キヤノンファインテック株式会社 画像読取装置の原稿押え手段
US8154320B1 (en) * 2009-03-24 2012-04-10 Lockheed Martin Corporation Voltage level shifter
US11204635B2 (en) 2019-09-23 2021-12-21 International Business Machines Corporation Droop detection using power supply sensitive delay
US11281249B2 (en) 2019-09-23 2022-03-22 International Business Machines Corporation Voltage sensitive current circuit
US11152920B2 (en) * 2019-09-23 2021-10-19 International Business Machines Corporation Voltage starved passgate with IR drop
US11630002B2 (en) * 2021-02-08 2023-04-18 Macronix International Co., Ltd. Method for sensing temperature in memory die, memory die and memory with temperature sensing function

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700934A (en) * 1971-09-23 1972-10-24 Ionics Temperature-compensated current reference
GB1533231A (en) * 1974-11-07 1978-11-22 Hitachi Ltd Electronic circuits incorporating an electronic compensating circuit
US3970875A (en) * 1974-11-21 1976-07-20 International Business Machines Corporation LSI chip compensator for process parameter variations
US3987318A (en) * 1974-12-06 1976-10-19 Multi-State Devices Ltd. Adjustable temperature actuated switching apparatus
JPS51123041A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Compenstaion circuit for mos threshold voltage
JPS51138848A (en) * 1975-05-28 1976-11-30 Hitachi Ltd Steady current circuit
JPS5291472A (en) * 1976-01-28 1977-08-01 Seiko Instr & Electronics Ltd Voltage detection circuit

Also Published As

Publication number Publication date
GB2086681B (en) 1985-03-13
JPH0347013B2 (de) 1991-07-18
DE3141714A1 (de) 1982-07-15
JPS5772429A (en) 1982-05-06
US4473762A (en) 1984-09-25
GB2086681A (en) 1982-05-12

Similar Documents

Publication Publication Date Title
DE3141714C2 (de)
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE4034458C2 (de)
DE2400516C2 (de) Temperaturkompensierte Spannungsstabilisierungsschaltung
DE2642146C2 (de) Schutzschaltung für ein Leistungselement einer integrierten Schaltung
EP0190986A1 (de) Schaltungsanordnung zur Kompensation der Temperaturabhängigkeit von Empfindlichkeit und Nullpunkt eines piezoresistiven Drucksensors
DE2550107A1 (de) Schaltungsanordnung mit feldeffekttransistoren
DE69100528T2 (de) Schaltung mit einstellbarer Zeitkonstante und ihre Anwendung für einstellbare Verzögerungsleitung.
DE3926656C2 (de)
DE69121661T2 (de) Kodeeinstellungsschaltung
DE2542403A1 (de) Komparatorschaltung
EP0863450A1 (de) Schaltung zur temperaturabhängigen Regelung des Heizstroms von Sitzheizungen
DE69031751T2 (de) Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung
DE4041032A1 (de) Halbleiterrelaiskreis
DE4038319C2 (de) Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung
DE2108101B2 (de) Schalterstromkrels
DE2542605C3 (de) Elektronische Uhr
DE1176192B (de) Elektronisches Schaltnetz zum selektiven Verbinden einer ersten oder einer zweiten Klemme mit einer dritten Klemme nach Mass-gabe der momentanen Polaritaet eines Steuersignals
DE3110355C2 (de) Gleichspannungsgenerator zur Lieferung einer temperaturabhängigen Ausgangs-Gleichspannung
DE2641912C3 (de) Schaltungsanordnung zur Übertragung elektrischer Versorgungsleistungen
DE69522196T2 (de) Pufferschaltung und Vorspannungsschaltung
DE1905025A1 (de) Temperaturkompensierte Vergleichsschaltung
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2851825C2 (de) Integrierte Halbleiterschaltung mit MIS-Feldeffekttransistoren
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee