DE3141714A1 - Integrierte halbleiterschaltung mit temperaturkompensation - Google Patents

Integrierte halbleiterschaltung mit temperaturkompensation

Info

Publication number
DE3141714A1
DE3141714A1 DE19813141714 DE3141714A DE3141714A1 DE 3141714 A1 DE3141714 A1 DE 3141714A1 DE 19813141714 DE19813141714 DE 19813141714 DE 3141714 A DE3141714 A DE 3141714A DE 3141714 A1 DE3141714 A1 DE 3141714A1
Authority
DE
Germany
Prior art keywords
transistor
mos
control
temperature
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813141714
Other languages
English (en)
Other versions
DE3141714C2 (de
Inventor
Masamichi Musashino Tokyo Asano
Hiroshi Yokohama Iwahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3141714A1 publication Critical patent/DE3141714A1/de
Application granted granted Critical
Publication of DE3141714C2 publication Critical patent/DE3141714C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1906—Control of temperature characterised by the use of electric means using an analogue comparing device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/20—Control of temperature characterised by the use of electric means with sensing elements having variation of electric or magnetic properties with change of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00143—Avoiding variations of delay due to temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Integrierte Halbleiterschaltung mit
  • Temperaturkompensation Gegenstand dieser Erfindung ist eine integrierte Halbleiterschaltung mit hoher Arbeitsgeschwindigkeit. Gegenstand dieser Erfindung ist insbesondere aber eine solche integrierte Halbleiterschaltung, deren Arbeitsgeschwindigkeit oder Schal tgeschwindi gkeit nicht von der Temperatur beeiri(:lurt wird.
  • Ganz'a',lgemein gilt, daß ein Temperaturanstieg ein Abfallen des durch einen Isolierschicht-Feldeffekttransistor (IGFET), beispielsweise durch einen Metal loxid-Halbleitertransistor (MOS-Transistor) fließenden Stromes deswegen bewirkt, weil durch einen Temperaturanstieg die Beweglichkeit oder Mobilität der Minoritätsträger - (Elektronen oder Löcher) abgeschwächt und verringert wird. Das aber bedeutet, daß bei konventionellen integrierten Halbleiterschaltung der Metalloxidausführung (MOS-Ausführung) die Ansprechzeit temperaturbedingt immer größer wird.
  • Wegen der Tatsache, daß der durch einen Metalloxidtransistor (MOS-Transistor) fließende Strom temperaturabhängig abfällt, wird an manchen Punkten d-er Schaltung der Aufladungsstrom - Entladungsstrom schwächer, was wiederum bedeutet, daß für den Aufladungsvorgang und Entladungsvorgang mehr Zeit erforderlich ist, so daß statt einer Ansprechzeit von 300 n.sek bei einer Temperatur von 250 C, die Ansprechzeit einen Wert von 400 n.sek. bei einer Temperatur von 85 0C annimmt. Das aber heißt nichts anderes, als daß, wie dies mit Fig. 1 dargestellt ist, die Arbeitsgeschwindigkeit oder Schaltgeschwindigkeit einer konventionellen Halbleiterschaltung temperaturabhängig ist und von der Temperatur beeinflußt wird. In Fig. 1 steht die Vollinie für die Ansprechzeit, währ.end mit der gestrichelten Linie der Strom dargestellt ist, der durch einen Metalloxidtransistor (MOS-Transistor) fließt.
  • Die Erfindung stellt sich somit die Aufgabe, eine integrierte Halbleiterschaltung zu schaffen, die eine hohe und konstante und von der Temperatur unabhängige Arbeitsgeschwindigkeit oder Schaltgeschwindigkeit aufzuweisen hat.
  • Zur Lösung der ihr gestellten Aufgabe sieht die Erfindung eine integrierte Halbleiterschaltung der Metalloxidausführung (MO-S-Ausführung) vor, die sich wie folgt zusammensetzt:- aus einer Vorrichtung für das Erzeugen eines temperaturabhängigen Steuerungs-und Regelungssignales und aus einem steuernden Metalloxidtransistor (MOS-Transistor), die schaltungsmäßig angeordnet sind zwischen einer Stromversorgungsleitung und einer Metalloxid-Halbleiterschaltung (MOS-Schaltung), wobei das Steuerungs-und Regelungssignal dem Steuergattanschluß des steuernden Metalloxidtransistors (MOS-Transistors) derart aufgeschaltet wird, daß dadurch der durch den Metalloxidtransistor (MOS-Transistor) fließende Strom gesteuert und geregelt wird.
  • Gegenstand der Erfindung ist somit eine Schaltung, bei der ein stromsteuernden oder stromregulierender Metalloxidtransistor oder MOS-Transistor (7; 8; 9) schaltungsmäßig zwischen einer Stromversorgungsleitung und einer inegrierten Schaltung der MOS-Ausführung oder Metalloxidhalbleiterausführung (1, 4; 2,5; 3,6 angeordnet ist. Ein Steuerungs-und Regelungssignal 31, dessen Signalpegel von der jeweils zutreffenden Temperatur abhängig ist, wird dem steuernden MOS-Transistor über dessen Steuergattanschluß zwecks Kompensierung des aufgrund der geringeren Mobilität der Minoritätsträger bei hohen Temperaturen eintretenden Stromabfalles aufgeschaltet. Wegen der Stromkompensation ist dann die Ansprechzeit der Metalloxid-Halbleiterschaltung (MOS-Schaltung) nicht mehr so stark temperaturabhängig.
  • Die Erfindung wird nachstehend nun anhand des in Zeichnung dargestellten Ausführungsbeispieles (der in Zeichnung dargestellten Ausführungsbeispiele) näher erläutert. Die Zeichnung zeigt in:-Fig. 1 Ein Kennliniendiagramm, in das eingetragen sind der durch einen Metalloxidtransistor (MOS-Transistor) konventioneller Ausführung fließende Strom und die Ansprechzeit einer konventionellen Metalloxid-Halbleiterschaltung (MOS-Schaltung) als Funktion der Temperatur.
  • Fig. 2 Eine integrierte Halbleiterschaltung als bevorzugtes Ausführungsbeispiel der Erfindung.
  • Kennliniendiagramme der in der Schaltung 5,13 und der Erfindung auftretenden Steuerungs-15 und Regelungssignale.
  • Fig. 4 Eine Steuerungssignal-Generatorschaltung zufolge der Erfindung.
  • Fig. 6 Ein Kennliniendiagramm, welches erkennen läßt, wie. sich im Hinblick auf die Koilektorspannurig der Kollektorstrom verhält.
  • Fig. 7 Eine Steuerungssignalgeneratorschaltung als ein anderes Ausführungsbeispiel dieser Erfindung.
  • Fig. 8 Ein Kennliniendiagramm,in dem die Eigenschaften oder das Verhalten des durch eine Metalloxid-Transistorschaltung (MOS-Transistorschaltung) der Erfindun#g fließenden Stromes als Funktion der Temperatur dargestellt ist.
  • Fig. Integrierte Halbleiterschaltungen als an-9 - 12, dere Ausführungsbeispiele des Erfindungs-14,16,17 und 18 gegenstandes.
  • Nachstehend soll nun ein Ausführungsbeispiel einer integrierten Halbleiterschaltung dieser Erfindung anhand von Fig. 2 beschrieben und erläutert werden.
  • Eine aus den drei Stufen (INV1, INV2 und INV3) bestehende Inverterschaltung ist derart konstruiert un-d ausgeführt, daß zu ihr gehören:- die als Verarmungstyp ausgeführten Metalloxid-(MOS)-Transistoren 1, 2 und 3 als Verbraucher und die als Anreioherungstyp ausgeführten Metalloxid-(MOS)-Transistoren 4, 5 und 6 als Steuerungstransistoren oder Treibertransistoren. Von einer Steuerungssignalgeneratorschaltung 10 wird eine Steuerungs-und Regelungsspannung S1 erzeugt, (die mit Fig. 3 dargestellt ist). Diese Steuerungs-und Regelungsspannung S1 wird den Steuergattanschlüssen der Metalloxid-(MOS)--Transistoren 7, 8 und 9 aufgeschaltet. Fig. 3 läßt erkennen, daß die Steuerungs-und Regelungsspannung S1 temperaturabhängig ist und mit der Temperatur stärker wird. Bei diesem Ausführungsbeispiel sind N-leitende Metalloxid-(M0S)-Transistoren verwendet worden. Natürlich könnten dafür auch Metalloxid-(MOS)-Transistoren mit P-Leitung eingesetzt werden.
  • Fig. 4 zeigt nun ein Ausführungsbeispiel einer Steuerungssignalgeneratorschaltung 10. Von dieser Steuerungssignalgeneratorschaltung wird entweder eine Steuerungs-und Regelungsspannung erzeugt, die proportional zur Temperatur größer wird, oder aber - wie dies mit Fig. 5 dargestellt ist -die Spannung schrittweise verstärkt wird. Ein Metalloxid-(MOS)-Transistor 51 der Verarmungsausführung, dessen Steuergattanschluß mit seinem Emitteranschluß in Verbindung steht, ist schaltungsmäßig zwischen dem Stromquellenanschluß Mc und dem ersten Ausgangsanschluß angeordnet. Die beiden als Anreicherungstyp ausgeführten Metalloxid-(MOS)-Transistoren 52 und 53, deren SteuergattanschlUsse jeweils auf die eigenen Kollektoranschlüsse geführt sind, sind als Reihenschaltung# zwischen dem ersten Ausgangsanschlß 0i und Erde/Masse angeordnet. (Für den Vachbereich darf als bekannt angenommen werden, daß es sich bei dem Kollektoranschluß, um denjenigen Anschluß handelt, der dem Halbleiterbereich zugeordnet ist, in dessen Nähe der Abklemmeffekt/Verarmungseffekt stattfindet).
  • Schaltungsmäßig zwischen den Stromquellenanschluß oder Stromversorgungsanschluß Vc und den zweiten Ausgangsanschluß 02 gelegt ist ein Widerstandselement 54 aus Polysilizium. Des weiteren ist ein als Anreicherungstyp ausgeführter Metalloxid-(MOS)-Transistor 55, dessen Steuergattanschluß mit dem ersten Ausgangsanschluß Ol in Verbindung steht, schaltungsmäßig zwischen dem zweiten Ausgangsanschluß 0 und der Erde/Masse angeordnet. Das vom Ausgangsanschluß O2 abgenommene Ausgangssignal wird in einer. aus zwei Verstärkungsstufen bestehenden Verstä#rkerschaltung 70 verstärkt, wobei eine jede der Verstärkungsstufen sich zusammensetzt aus den beiden Metalloxid-(MOS)-Transistoren 56 und 57. Das Ausgangssignal des dritten Ausgangsanschlusses 0 wird in einer Transformierungsschaltung 80 umgesetzt und umgeformt - die Transformieru.ngsschaltung 80 setzt sich zusammen aus den beiden Inverterschaltungen INV1 und INV2, die ihrerseits wiederum jeweils bestehen aus einem als Verarmungstyp ausgeführten Metalloxid-(MOS)-Transistor 58 sowie aus einem als Anreicherungstyp ausgeführten Metalloxid-(M0S)-Transistor 59.
  • Ist bei dieser Schaltung die Schwellenspannung der Metalloxid-(MOS)-Transistoren 52, 53 und 55 gleich der Spannung Vth, dann läßt sich die Ausgangsspannung VOl, die bei Raumtemperatur an dem ersten Ausgangsanschluß ansteht, unter Verwendung der nachstehend angeführten Gleichung wie folgt berechnen und bestimmen:- wobei die Größe für den von dem (sehr kleinen) Innenwiderstand der Transistoren 52 und 53 steht.
  • Die effektive Schwellenspannung Vth des Metalloxid-(MOS)-Transistors- 55 kann dann von der Ausgangsspannung V01 ausgehend mit der nachstehend angeführten Gleichung berechnet und bestimmt werden:- Im allgemeinen ist ein Abfallen der Schwellenspannung eines Metalloxid-(MOS)-Transistors dann zu verzeichnen, wenn die Temperatur ansteigt. Aus diesem Grunde wird die Schwellenspannung eines Metalloxid-(M0S)-Transistors tei einer erhöhten Spannung von T0 C gleich (Vth - n )-Das aber bedeutet, daß die effektive Steuergattspannung nach Gleichung (2) Gleich (Vth - ß ist. Das gilt ganz besonders für die Spannung, die dem Steuergattanschluß des Metalloxid-(MOS)-Transistors 55 aufgeschaltet wird, diese Spannung fällt dann um den Betrag f3 ab, wenn die Mobilität oder Beweglichkeit der Minoritätsträger kleiner wird und sich abschwächt. nd gerade dies bewirkt daß die Kennlinie,die in Fig. 6 das Verhalten des Kollektorstromes als Funktion der Kollektorspannung wiedergibt einen Sprung macht (und zwar nach Fig. 6 von A nach B). Demgegenüber hat wie derum das aus Polysilizium hergestellte Widerstandselement ein negatives Temperaturverhalten, was wiederum zur Folge hat, daß sich deswegen die Kennlinie von C nach D verschiebt. Das aber bedeutet, daß sich das Ausgangssignal, d.h. die Ausgangsspannung V02, am zweiten Ausgangsanschluß von V1 nach V2 verändert, wobei man das mit Fig. 3 dargestellte Steuerungs-und Regelungssignal dadurch erhält, daß das Ausgangssignal V02 in der Verstärkerschaltung 70 verstärkt wird. Darüber hinaus erhält man ein stufenartiges oder abgestuftes Steuerungssignal - so wie dieses in Fig. 5 dargestellt ist - dadurch, daß das Ausgangssignal der Verstärkungsschaltung 70 von der Transformierungsschaltung 80 umgeformt und umgesetzt wird.
  • Es darf als bekannt vorausgesetzt werden, daß Polysilizium im Hinblick auf den Widerstandswert entweder ein positives Temperaturverhalten oder ein negatives Temperaturverhalten hat. Natürlich kann ein aus Polysilizium bestehendes Widerstandselement, das ein positives Temperaturverhalten hat, verwendet werden, wünschenswert aber ist ein aus Polysilizium bestehendes Widerstandselement mit negativem Temperaturverhalten, weil dieses das Ausgangssignal V02 in einem stärkeren Maße' verändern kann.
  • Fig. 7 zeigt nun ein anderes Ausführungsbeispiel der Steuerungssignalgeneratorschaltung. Statt des Widerstandselementes ist ein bipolarer Trans'-sistor eingesetzt worden.
  • In der Inverterschaltung nach Fig. 2 sind die Metalloxid-(MOS)-Transistoren 7, 8 und 9 derart ausgewählt worden, daß die Ansprechzeit und der durch die Inverterstufe fließende Strom durch sie und von den Metalloxid-(MOS)-Transistoren 1, 2, 3 sowie 4, 5, 6 bestimmt wird, wobei eine jede Stufe die Lastkapazität der folgenden Inverterstufe aufladen oder entladen kann. Das Abfallen der Stromstärker bei hoher Temperatur in jeder Inverterstufe wird dadurch verhindert, daß die Spannung, die jeweils den Steuergattanschlüssen der Metalloxid-(MOS)-Transistoren 7, 8 und 9 aufgeschaltet wird, entsprechend der gegebenen Temperatur eine Anderung erfährt.
  • Damit ist es möglich,die Ansprechzeit auf einen relativ konstanten Wert zu bringen und - wie dies mit Fig. 8 dargestellt ist - von der Temperatur unabhängig zu machen.
  • Wie aus Fig. 9 zu erkennen ist, sind bei einem zweiten Ausführungsbeispiel der Erfindung statt der mit Fig. 2 wiedergegebenen Metalloxid-(MOS)-Transistoren 7, 8 und 9 - diese Transistoren als Anreicherungstyp ausgeführt - die als Verarmungstyp ausgeführten Metalloxid-(MOS)-Transistoren 17, 18 und 19 verwendet worden.
  • Nun zeigt Fig. 10 ein drittes Ausführungsbeispiel der Erfindung. Im allgemeinen wird in einer aus Metalloxid-(MOS)-Transistoren bestehenden integrierten Halbleiterschaltung eine Pufferschaltung dazu verwendet, einen ganz bestimmten Punkt der Schaltung Belastungskapazität (load capacitance) anzusteuern und zu treiben. Das mit Fig. 10 dar-.
  • gestellte Ausführungsbeispiel weist eine Pufferschaltung auf, die dieser Erfindung entspricht.
  • Die Pufferschaltung 90 setzt sich zusammen aus den Inverschaltungsstufen INV, und INVb.mit den als Verarmungstyp ausgeführten Metalloxid-(MOS)- Transistoren 21 und 23 sowie mit den Metalloxid-(MOS)-Transistoren 22 und 24, die als Anreicherungstyp ausgeführt sind. Die Steuerung und Regelung des als Verarmungstyp ausgeführten Transistors 25 erfolgt durch das Ausgangssignal der ersten Inverterstufe INV , während der als Anreicherungstyp ausgeführte Transistor 26 vom Ausgangssignal der zweiten Inverterstufe INVb gesteuert und geregelt wird. Mit seinem Ausgangsanschluß ist der Pufferkreis 90 mit einer großen Verbraucherkapazität (Sperrschichtkapazität??) auf den Punkt P einer Schaltung geführt.
  • Der als Anreicherungstyp ausgeführte Metalloxid-(MOS)-Transistor 28 und der als Verarmungstyp ausgeführte Metalloxid-(MOS)-Transistor 27 sind als Reihenschaltung zwischen den Stromversorgungsanschluß Vc und den Punkt P gelegt. Das Steuerungs-und Regelungssignal S1 und das Ausgangssignal aus der ersten Inverterstufe INV werden jeweils den Steuergattanschlüssen der Metalloxid-(MOS)-Transistoren 28 und 27 aufgeschaltet. Ein schwaches Eingangssignal bewirkt, daß der Metalloxid-(M0S)-Transistor 25 in den Leitzustand oder Durchlaßzustand geschaltet. Jede Abschwächung des Aufladungsstromes am Punkt P - verursacht durch einen Temperaturanstieg - wird dadurch verhindert, daß das Steuerungs-und Regelungssignal S1 dem Steuergattanschluß des Metalloxid-(MOS)-Transistors 28 aufgeschaltet wird. Bei diesem Ausführungsbeispiel kann der Metalloxid-(MOS)-Tr.ansistor 28 als ein Transistor des Verarmungstypes ausgeführt sein.
  • Es ist zudem auch möglich, daß der Metalloxid-(MOS)-Transistor 27 weggelassen wird.
  • In einer integrierten Halbleiterschaltung sind die Ansprechzeit und der Stromverbrauch von der Anzahl der Schaltungspunkte mit großer Sperrschichtkapazität abhängig.Aus diesem Grunde ist es immer noch wirksam, dann, wenn Temperaturkompensations-Metalloxid-(M0S)-Transistoren nur den Schaltungspunkten mit hoher Sperrschichtkapazität zugeordnet sind, auch die -Arbeitsgeschwindigkeit oder Schaltgeschwindigkeit konstant zu machen.
  • Mit Fig. 11 dargestellt ist ein viertes Ausführungsbeispiel des Erfindungsgegenstandes. Diese Schaltung entspricht im wesentlichen der mit Fig.
  • 10 dargestellten Schaltung. Hinzugekommen sind nur die Metalloxid-(M0S)-Transistoren 36 und -37, die als Reihenschaltung zwischen dem Schaltungspunkt P und Erde oder Masse angeordnet sind. Mit ihren Steuergattanschlüssen sind die Metalloxid-(M0S)-Transistoren 35 und 36 jeweils mit den Ausgangsanschlüssen der Inverterstufen INVa und INVb verbunden. Mit dieser Schaltung wird die Entladungsgeschwindigkeit am Schaltungspunkt P erhöht, desgleichen auch die Aufladungsgeschwindigkeit.
  • Fig. 12 zeigt ein fünftes Ausführungsbeispiel, bei welchem die Erfindung statt - wie dies mit Fig. 1 bis Fig. 11 dargestellt ist - mit N-leitenden oder P-leitenden Metalloxid-(MOS)-Transistoren verwendet zu werden, bei einer CMOS-Schaltung (komplementären Metalloxid-Halbleiterschaltung) Anwendung findet. Ein P-leitender Metalloxid-('M0S)-Trarisistor 43 und ein N-leitender Metalloxid-(MOS)-Transistor 44 sind schaltungsmäßig jeweils zwischen einer aus einem P-leitenden Metalloxid-.(M0S)-Transistor 41 und aus. einem N-leitenden Metalloxid-.<MOS): Transistor 42 bastehenden Inverschaltung und den Stromversorgungsanschlüsse, (Vcc, Erde/Masse) .angeordnet. Den Steuergattanschltissen der Metalloxid-(M0.S)-Transistoren 43 und. 44 aufgeschaltet werden das Steuerungs-und Regelungssignal SA, dessen Spannung bei Temperaturanstieg schwächer wird, und das Steuerungs-und Regelungssignal SB, dessen Spannung bei ansteigender Temperatur stärker wird. Die Steuerungs-und Regelungssignale SA und SB werden von der mit Fig. 4 dargestellten Steuerungssignalgeneratorschaltung erzeugt'. Bei diesem Ausführungsbeispiel wird' die mit der Temperatursteigerung verbundene Abschwächung des Stromes dadurch. kompensiert, daß die vorerwähnten Steuerungs-und Regelungssignale den Steuerg-attanschlüssen der Metalloxid-(MOS)-Transistoren 43 und 44 zwecks Verstärkung des durch sie fließenden Stromes aufgeschaltet werden.
  • Ein sechtes Ausführungsbeispiel zeigt Fig. 14.
  • Die P-leitenden Metalloxid-(MOS)-Transistoren 43 und 45 sind als Parallelschaltung zwischen dem Stromversorgungsanschluß Vc und einer Fig. 12 ähnlichen Inverterschaltung angeordnet, wobei die Steuerungssignale - diese entsprechen Fig. 15 -den Steuergatta-nschlüssen dieser Transistoren jeweils aufgeschaltet und zugeführt werden.
  • In ähnlicher Weise sind die N-leitenden Metalloxid-(MOS)-Transistoren 44 und 46 schaltungsmäßig als eine Parallelschaltung zwischen einem Stromversorgungsanschluß (Erde/Masse) und der Inverterschaltung angeordnet, wobei den Steuergattanschlüssen dieser Transistoren jeweils die Steuerungs-und Regelungssignale SC und SD aufgeschaltet werden. Bei diesem Ausführungsbeispiel ist die Kanalbreite der Metalloxid-(MOS)-Transistoren 44 und 45 kleiner als die Kanalbreite der Metalloxid-(MOS)-Transistoren 43 und 46. Die Steuerungs-u#nd Regelungssignale SC und SD werden von einer Steuerungssignalgeneratorschaltung erzeugt, die - wie dies aus Fig. 15 hervorgeht - Schaltungsveränderungen in Schritten oder schrittweise herbeiführt. So wechselt der Signalpegel des Steuerungs-und Regelungssignales SC von hoch nach niedrig, während andererseits das Steuerungs-und Regelungssignal SD seinen Signalpegel von niedrig nach hoch wechseit, und dies während der gleichen Punkttemperatur TA. Die Metalloxid-(MOS)-Transistoren 44 und 45, die die kleine Bandbreite oder Kanalbreite aufzuweisen haben, werden unten der Temperatur TA in den Leitzustand oder Durchlaßzustand geschaltet und bewirken dadurch einen kleinen Stromfluß. Demgegenüber werden die eine große Kanalbreite aufweisenden Metalloxid-(MOS)-Transisotren oberhalb der Temperatur TA in den Durchlaßzustand oder Leitzustand gebracht, was wiederum einen starken Stromfluß zur Folge hat- Das siebente und mit Fig. 16 dargestellte Ausführungsbeispiel betrifft die Anwendung der Erfindung bei einem Oszillator oder einem Schwingkreis. Der Oszillator oder Schwingkreis besteht aus drei Inverterstufen, zu der jeweils ein als Verarmungstyp ausgeführter Metalloxid-(MOS)-Transistor 61 und ein als Anreicherungstyp ausgeführter Metalloxid-(MOS)-Transistor 62 gehören. Die als Verarmungstyp ausgeführten Metalloxid-(M0S)-Transistoren 63 und 64 sind schaltungsmäßig zwischen den Inverterstufen angeordnet. Bisher - dem Stand der Technik entsprechend - wurde den Steuergattanschlüssen der Metalloxid-(MOS)-Transis-toren 63 und 64 eine Konstantspannung aufgeschaltet. Bei den bisher bekannten Schaltungen war jedoch wegen der auf den Temperaturanstieg beruhenden Stromabschwächung ein Abfallen der Schwingungsfrequenz zu verzeichnen.
  • Bei diesem Ausführungsbeispiel der Erfindung verhindert das Steuerungs-und Regelungssignal S1, das den Steuergattanschlüsse'n der Metalloxid-(M'0S)-Transistoren 63 und 64 aufgeschaltet wird, ein temperaturabhängiges Abfallen der Schwingungsfrequenz bei Temperaturanstieg. Ebenfalls möglich ist es, die Schwingungsfrequenz mit dem Ansteigen der Temperatur zu erhöhen.
  • Das mit Fig. 17 gezeigte achte Ausführungsbeispiel des Erfindungsgegenstandes entspricht im wesentlichen der Schaltung nach Fig. 16,. hinzugefügt worden sind nur die als Anreicherungstyp ausgeführten Metalloxid-(MDS)-Transistoren 65 und 66, die zu den als Verarmungstyp ausgeführten Metalloxid-(MOS)-Transistoren 63 und 64 parallel geschaltet sind. Das Steuerungs-und Regelungssignal wird den Steuergattanschlüssen dieser Transistoren zugeführt und aufgeschaltet.
  • Fig. 18 zeigt nun eine neunte Ausführung des Erfindutigsgegenstandes. Der Oszillator ist als eine CMOS-Schaltung (komplementäre.Metalloxid-(MOS) Schaltung) ausgeführt. Die P-leitenden Metalloxid-(MOS)-Transistoren 73, 75 sowie die N-leitenden Metalloxid-(M0S)-Transistoren 74, 76. sind zwischen die Inverterstufen geschaltet, welche ihrerseitswiederum aus einem P-leitenden Metalloxid-(MOS)-Transistor 71 und aus einem N-leitenden Metalloxid-(MOS)-Transistor 72 bestehen. Die mit Fig.
  • 13 wiedergegebenen Steuerungs-und Regelungssignale SA und SB werden jeweils den Steuergattanschlüssen der Metalloxid-(MOS)-Transistoren 73, 75 und 76 zugefüh#rt und aufgeschaltet.
  • Wenn die Erfindung auch anhand von besonderen Anwendungsbeispielen beschrieben und erläutert worden ist, so unterliegen, wie dies den Fachleuten bekannt sein dürfte, die Prinzipien jedoch zahlreichen anderen Anwendungsfällen. Die Erfindung soll deshalb nur in den Patentansprüchen ihre Begrenzung finden.
  • Leerseite

Claims (29)

  1. Patentansprüche Integrierte Halbleiterschaltung , gekennzeichnet durch eine Metalloxid-Halbleiter (MOS) Schaltung, eine Regel- bzw. Steuervorrichtung, welche ein Steuersignal erzeugt, das sich mit der Temperatur verändert, einen Abschwächkreis, der mit der MOS-Schaltung verbunden ist, auf das Steuersignal anspricht und die Temperaturabhängigkeit des Stromes der MOS-Schaltung abschwächt.
  2. 2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Abschwächkreis einen MOS-Kreis aufweist, der mit der MOS-Schaltung verbunden ist.
  3. 3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß zu dem MOS-Kreis ein MOS-Transistor gehört und daß das angeführte Steuersignal dem GATE-Anschluß des MOS-Transistors aufgeschaltet wird.
  4. 4. Integrierte Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der erste von zwei Stromleitungsanschlüssen des MOS-Transistors an einer festen Spannung liegt, daß von einem System ein Eingangssignal auf das GATE des MOS-Transistors geschaltet wird, daß einer Vorrichtung vom zweiten Stromleitungsanschluß ein Ausgangssignal aufgeschaltet wird, daß eine Spannungserzeugungsvorrichtung eine der um den MOS-Transistor vorhandenen Temperatur entsprechende Spannung erzeugt, und daß ein Stromerzeugungssystem mit dem zweiten Stromleitungsanschluß in Verbindung steht und einen Strom erzeugt, der stärker wird, wenn ein Temperaturanstieg zu verzeichnen ist, wodurch in Hinblick auf die Temperatur die Ansprechzeit eines Inverters stabilisiert wird.
  5. 5. Integrierte Halbleiterschaltung nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Regel- bzw. Steuervorrichtung aus einer ersten und einer zweiten Stromversorgungsleitung, aus einem ersten und einem zweiten Ausgangsanschluß, und aus einem als Verarmungstyp ausgeführten MOS-Transistor besteht, dessen Drain-Anschluß mit der ersten Stromversorgungsleitung-verbunden ist, und dessen Source-Anschluß mit dem ersten Ausgangsanschluß in Verbindung steht während dessen GATE mit dem Source-Anschluß gekoppelt ist, daß mindestens ein als Anreicherungstyp ausgeführter MOS-Transistor schaltungsmäßig zwischen dem ersten Ausgangsanschluß und der zweiten Stromversorgungsleitung angeordnet ist, wobei dessen GATE-Anschluß mit seinem Drain-Anschluß verbunden ist, daß ein Widerstandselement zwischen der ersten Stromversorgungsleitung und den zweiten Ausgangsanschluß gelegt ist, und daß ein als Anreicherungstyp ausgeführter MOS-Transistor zwischen der zweiten Stromversorgungsleitung und dem zweiten Ausgangsanschluß angeordnet ist und dessen GATE-Anschluß auf den ersten Ausgangsanschluß geführt ist.
  6. 6. Integrierte Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß eine Verstärkerschaltung vorgesehen ist, die mit dem zweiten Ausgangsanschluß in Verbindung steht.
  7. 7. Integrierte Halbleiterschaltung nach Anspruch 6, gekennzeichnet durch eine Transformatorschaltung, die mit der Verstärkerschaltung gekoppelt ist.
  8. 8. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Regel- bzw. Steuervorrichtung ein System aufweist, das eine der jeweils zutreffenden Temperatur proportionale Steuerspannung erzeugt.
  9. 9. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Regel- bzw. Steuervorrichtung ein System aufweist, das eine Steuerspannung erzeugt, welche sich temperaturabhängig mit der Temperatur in Schritten verändert.
  10. 10. Integrierte Halbleiterschaltung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß das Widerstandselement einen negativen Temperaturkoeffizienten aufweist.
  11. 11. Integrierte Halbleiterschaltung nach Anspruch 1, g e k e n n z e i c h n e t durch eine erste und eine zweite Stromversorgungsleitung, eine Schaltung die eine temperaturabhängige Steuerspannung erzeugt, einen steuernden bzw. regelnden MOS-Transistor mit einem Drain-Anschluß, der auf die erste Stromversorgungsleitung geführt ist, und einem GATE-Anschluß, dem die temperatu abhängige Steuerspannung aufgeschaltet wird, und eine Inverterschaltung, die aus einem als Verarmungstyp ausgeführten und aus einem als Anreicherungstyp ausgeführten MOS-Transistor besteht und zwischen dem Source-Anschluß des regelnden bzw. steuernden MOS-Transistors und der zweiten Stromversorgungsleitung angeordnet ist.
  12. 12. Integrierte Halbleiterschaltung -nach Anspruch i1, dadurch gekennzeichnet, daß die aus N-leitenden MOS-Transistoren besteht, und daß die Steuerspannung stärker wird, wenn ein Temperaturanstieg zu verzeichnen ist.
  13. 13. Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die aus P-leitenden MOS-Transistoren besteht, und daß die Steuerspannung schwächer wird, wenn ein Temperaturanstieg zu verzeichnen ist.
  14. 14. Intergrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß es sich bei dem für die Steuerung bzw. Regelung bestimmten MOS-Transistor um einen Transistor handelt, der als Anreicherungstyp ausgeführt ist.
  15. 15. Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß es sich bei dem für die Steuerung bzw. Regelung bestimmten MOS-Transistor um einen Transistor handelt, der als Verarmungstyp ausgeführt ist.
  16. 16. Integrierte Halbleiterschaltung, g e- k e n n z e i c h n e t d u r c h eine erste und eine zweite Stromversorgungsleitung, eine komplementär Metalloxid (CMOS) Inverterschaltung bestehend aus einem P-leitenden und einem N-leitenden MOS-Transistor, einem ersten MOS-Regel- bzw. Steuer-Transistor der P-leitenden Ausführung, dessen erster Stromleitungsanschluß auf die erste Stromversorgungsleitung geführt ist und dessen zweiter Stromleitungsanschluß mit der Inverterschaltung und mit einem GATE-Anschluß in Verbindung steht, einem zweiten MOS-Regel- bzw. Steuer-Transistor der N-leitenden Ausführung, dessen erster Stromleitungsanschluß auf die zweite Stromversorgungsleitung geführt ist, dessen zweiter Stromleitungsanschluß mit der Inverterschaltung und mit einem GATE-Anschluß gekoppelt ist, ein System zum Erzeugen einer ersten Steuerspannung, die schwächer wird, wenn ein Ansteigen der Temperatur zu verzeichnen ist sowie einer zweiten Steuerspannung, die beim Ansteigen der Temperatur stärker wird, wobei die erste Steuerspannung dem GATE-Anschluß des ersten Steuer- bzw.
    Regeltransistors und die zweite Steuerspannung dem GATE-Anschluß des zweiten Steuer- bzw. Regeltransistors aufgeschaltet wird.
  17. 17. Integrierte Halbleiterschaltung nach Anspruch 1, g e k e.n n z.e i c h n e t d u r c h eine erste und eine zweite Stromversorgungsleitung, eine CMOS-Inverterschaltung bestehend aus einem P-leitenden und einem N-leitenden MOS-Transistor, einem ersten und einem zweiten P-leitenden MOS-Transistor, die zueinander parallel geschaltet sind und zwischen dem ersten Stromversorgungsanschluß und der CMOS-Inverterschaltung angeordnet sind, wobei die Kanalbreite des zweiten Transistors größer als die Kanalbreite des ersten Transistors ist, einen dritten und einen vierten MOS#-Transistor, die zueinander parallel geschaltet sind und zwischen der zweiten Stromversorgungsleitung und der CMOS-Inverterschaltung angeordnet sind, wobei die Kanalbreite des dritten Transistors größer als die Kanalbreite des vierten Transistors ist, und durch ein System, das die erste Steuerspannung, die bei steigender Temperatur nur schrittweise größer wird und die zweite Steuerspannung, die mit der steigenden Temperatur schrittweise kleiner wird, erzeugt, wobei die erste Steuerspannung den GATE-Anschlüssen des ersten und des dritten Transistors aufgeschaltet wird, wohingegen die zweite Steuerspannung den GATE-Anschlüssen des zweiten und des vierten Transistors aufgeschaltet wird.
  18. 18. Integrierte Halbleiterschaltung, gekennzeichnet durch eine erste und eine zweite Stromversorgungsleitung, eine Pufferschaltung mit einem Eingangs- und einem Ausgangsanschluß, und eine MOS-Schaltung, die zwischen der ersten Stronversorgungsschaltung und dem Ausgangsanschluß angeordnete ist und zur Abschwächung der Temperaturabhängigkeit der Schaltgeschwindigkeit des Ausgangsanschlusses dient.
  19. 19. Integrierte Halbleiterschaltung nach Anspruch 18, g e k e n n z e i c h n e t d u r c h einen MOS-Steuer- bzw. Regel-Transistor mit einem ersten Stromleitungsanschluß, der mit der ersten Stromversorgungsleitung verbunden ist, mit einem zweiten Stromleitungsanschluß, der mit dem Ausgangsanschluß und mit dem GATE-Anschluß in Verbindung steht, und durch ein System, das im Ansprechen auf die Temperatur eine Steuerspannung erzeugt, wobei dem GATE-Anschluß die Steuerspannung aufgeschaltet wird.
  20. 20. Integrierte Halbleiterschaltung nach Anspruch 19, dadurch gekennzeichnet, daß es sich bei dem MOS-Steuer- bzw. Regel-Transistor um einen Transistor der N-leitenden Ausführung handelt, und daß die Steuerspannung mit der Temperatur stärker wird.
  21. 21. Integrierte Halbleiterschaltung nach Anspruch 19, dadurch gekennzeichnet, daß es sich bei dem MOS-Steuer- bzw. Regel-Transistor um einen Transistor der P-leitenden Ausführung handelt und daß die Steuerspannung mit der Temperatur schwächer wird.
  22. 22. Integrierte Halbleiterschaltung nach Anspruch 19, d a d u r c h g e k e n n z e i c h n e t , daß die Regel- bzw. Steuervorrichtung einen weiteren MOS-Steuer- bzw. Regeltransistor aufweist, der mit dem steuernden bzw. regelnden MOS-Transistor in Reihe geschaltet ist und von der Pufferschaltung aus gesteuert wird.
  23. 23. Integrierte Halbleiterschaltung nach Anspruch 19, dadurch gekennzeichnet, daß zu ihr ein zweiter steuernder bzw. regelnder MOS-Transistor gehört, der zwischen dem Ausgangsanschluß und der zweiten Stromversorgungsleitung angeordnet ist und von der temperaturabhängigen Steuerspannung angesteuert wird.
  24. 24. Integrierte llalbleiterschaltung nach Anspruch 1, gekennzeichnet durch eine erste und eine zweite MOS-Transistor-Schaltung, eine regelnde bzw. steuernde MOS-Transistor-Schaltung mit einem ersten Anschluß, der auf die erste MOS-Schaltung geführt ist, mit einem zweiten Anschluß, der mit der zweiten MOS-Schaltung in Verbindung steht, sowie mit einem GATE-Anschluß, in dem die temperaturabhängige Steuerspannung aufgeschaltet wird.
  25. 25. Integrierte Halbleiterschaltung nach Anspruch 24, d a d u r c h gekennzeichnet, daß die Regel- bzw. Steuervorrichtung eine Schaltung, die eine temperaturbezogene Steuerspannung erzeugt und einen steuernden bzw. regelnden MOS-Transistor aufweist, dessen Stromleitungsanschlüsse ebenfalls mit der ersten und der zweiten Schaltung verbunden sind, und dessen GATE-Anschluß die Steuerspannung aufgeschaltet wird.
  26. 26. Integrierte Halbleiterschaltung nach.Anspruch 25, dadurch gekennzeichnet, daß es sich bei dem steuernden bzw. regelnden MOS-Transistor um einen Transistor der N-leitenden Ausführung handelt, und daß sich die Steuerspannung mit der Temperatur erhöht.
  27. 27. Integrierte Halbleiterschaltung nach Anspruch 25, dadurch gekennzeichnet, daß es sich bei dem steuernden bzw. regelnden MOS-Transistor der P-leitenden Ausführung handelt, und daß die Steuerspannung mit steigender Temperatur schwächer wird.
  28. 28. Integrierte Halbleiterschaltung nach Anspruch 25, dadurch gekenn zeichnet, daß es sich bei dem steuernden bzw. regelnden MOS-Transistor um einen Transistor der Verarmungsausführung.
    handelt, und daß zur Regel- bzw. Steuervorrichtung ein weiterer steuernder bzw. regelnder MOS-Transistor gehört, der in Anreicherungsausfuhrung gebaut ist, und zum MOS-Transistor der Verarmungsausführung parallel geschaltet ist.
  29. 29. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch eine erste und eine zweite CMOS-Schaltung, die jeweils aus einem P-leitenden und aus einem N-leitenden MOS-Transistor besteht, einem ersten MOS-Steuer- bzw. Regel-Transistor, der N -leitenden Ausführung sowie ein zweiter MOS-Steuer- bzw.
    Regeltransistor der P-leitenden Ausführung, wobei die ersten An echlüsse dieser Transistoren auf die erste CMOS-Schaltung geführt sind, und die zweiten Anschlüsse dieser Transistoren mit der zweiten CMOS-Schaltung verbunden sind, eine Schaltung zum Erzeugen eines ersten und eines mit der Temperatur sich verstärkenden Steuersignales sowie zum Erzeugen eines zweiten und sich mit der Temperatur abschwächenden Steuersignals, wobei das erste Steuersignal dem ersten Steuer- bzw. Regel-Transistor aufgeschaltet wird, während dem zweiten Steuer- bzw. Regel-Transistor das zweite Steuersignal aufgeschaltet ist.
DE19813141714 1980-10-22 1981-10-21 Integrierte halbleiterschaltung mit temperaturkompensation Granted DE3141714A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55147922A JPS5772429A (en) 1980-10-22 1980-10-22 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
DE3141714A1 true DE3141714A1 (de) 1982-07-15
DE3141714C2 DE3141714C2 (de) 1987-11-19

Family

ID=15441119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813141714 Granted DE3141714A1 (de) 1980-10-22 1981-10-21 Integrierte halbleiterschaltung mit temperaturkompensation

Country Status (4)

Country Link
US (1) US4473762A (de)
JP (1) JPS5772429A (de)
DE (1) DE3141714A1 (de)
GB (1) GB2086681B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3926657A1 (de) * 1989-05-27 1990-11-29 Samsung Electronics Co Ltd Cmos-eingangspufferschaltung

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2126030A (en) * 1982-06-25 1984-03-14 Atari Inc Digital delay circuit with compensation for parameters effecting operational speed thereof
JPS59149427A (ja) * 1983-02-16 1984-08-27 Mitsubishi Electric Corp 半導体装置
US4555642A (en) * 1983-09-22 1985-11-26 Standard Microsystems Corporation Low power CMOS input buffer circuit
US4547682A (en) * 1983-10-27 1985-10-15 International Business Machines Corporation Precision regulation, frequency modulated substrate voltage generator
US4638191A (en) * 1984-07-05 1987-01-20 Hewlett-Packard Company Amplitude insensitive delay line
EP0395118A1 (de) * 1984-07-31 1990-10-31 Yamaha Corporation Verzögerungsschaltung für analoge Signale
EP0390226A1 (de) * 1984-07-31 1990-10-03 Yamaha Corporation Absorptionsschaltung des Zitterns
US5086238A (en) * 1985-07-22 1992-02-04 Hitachi, Ltd. Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US4661726A (en) * 1985-10-31 1987-04-28 Honeywell Inc. Utilizing a depletion mode FET operating in the triode region and a depletion mode FET operating in the saturation region
US4717836A (en) * 1986-02-04 1988-01-05 Burr-Brown Corporation CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路
JP2618884B2 (ja) * 1987-03-31 1997-06-11 株式会社東芝 半導体出力回路
NL8701316A (nl) * 1987-06-05 1989-01-02 Philips Nv Oscillatorschakeling, omvattende een oscillator met een cmos-poort.
US4785205A (en) * 1987-06-29 1988-11-15 Ncr Corporation High speed ECL to CMOS converter
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
US4871979A (en) * 1987-08-03 1989-10-03 Western Digital Corporation Variable frequency system having linear combination of charge pump and voltage controlled oscillator
US4980586A (en) * 1987-10-07 1990-12-25 Tektronix, Inc. Digital integrated circuit propagation delay regulator
DE3855431T2 (de) 1987-10-14 1996-11-21 Lsi Logic Corp Zwei moden treiberschaltung
US4859870A (en) * 1987-10-14 1989-08-22 Lsi Logic Incorporated Two-mode driver circuit
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
US4812688A (en) * 1987-12-30 1989-03-14 International Business Machines Corporation Transistor delay circuits
EP0334983A1 (de) * 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US5254880A (en) * 1988-05-25 1993-10-19 Hitachi, Ltd. Large scale integrated circuit having low internal operating voltage
KR910004735B1 (ko) * 1988-07-18 1991-07-10 삼성전자 주식회사 데이타 출력용 버퍼회로
US4939389A (en) * 1988-09-02 1990-07-03 International Business Machines Corporation VLSI performance compensation for off-chip drivers and clock generation
US4975598A (en) * 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
DE3843181A1 (de) * 1988-12-22 1990-06-28 Philips Patentverwaltung Geraet der nachrichtentechnik
US5059837A (en) * 1989-02-13 1991-10-22 Ibm Data dependent variable time delay circuit
US5182468A (en) * 1989-02-13 1993-01-26 Ibm Corporation Current limiting clamp circuit
US4975599A (en) * 1989-07-26 1990-12-04 International Business Machines Corporation Method and resulting devices for compensating for process variables in a CMOS device driver circuit
US5081380A (en) * 1989-10-16 1992-01-14 Advanced Micro Devices, Inc. Temperature self-compensated time delay circuits
US5132936A (en) * 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
US5382843A (en) * 1990-02-02 1995-01-17 Gucyski; Jeff One or two transistor logic with temperature compensation and minimized supply voltage
US5051630A (en) * 1990-03-12 1991-09-24 Tektronix, Inc. Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations
JPH04146650A (ja) * 1990-10-08 1992-05-20 Mitsubishi Electric Corp 半導体集積回路装置
US5187395A (en) * 1991-01-04 1993-02-16 Motorola, Inc. BIMOS voltage bias with low temperature coefficient
JP2670651B2 (ja) * 1991-10-14 1997-10-29 三菱電機株式会社 出力装置
US5243227A (en) * 1991-11-01 1993-09-07 Hewlett-Packard Company Fine/coarse wired-or tapped delay line
US5283631A (en) * 1991-11-01 1994-02-01 Hewlett-Packard Co. Programmable capacitance delay element having inverters controlled by adjustable voltage to offset temperature and voltage supply variations
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
JP3605122B2 (ja) * 1991-12-13 2004-12-22 テキサス インスツルメンツ インコーポレイテツド 補償回路と遅延を補償する方法
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5614847A (en) * 1992-04-14 1997-03-25 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5214320A (en) * 1992-06-12 1993-05-25 Smos Systems, Inc. System and method for reducing ground bounce in integrated circuit output buffers
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
US5274276A (en) * 1992-06-26 1993-12-28 Micron Technology, Inc. Output driver circuit comprising a programmable circuit for determining the potential at the output node and the method of implementing the circuit
US5341046A (en) * 1992-12-07 1994-08-23 Ncr Corporation Threshold controlled input circuit for an integrated circuit
US5341047A (en) * 1992-12-16 1994-08-23 Elantec, Inc. Level shifter circuit
JPH06204853A (ja) * 1993-01-07 1994-07-22 Nec Corp 論理回路
US5399960A (en) * 1993-11-12 1995-03-21 Cypress Semiconductor Corporation Reference voltage generation method and apparatus
JP2576779B2 (ja) * 1993-12-16 1997-01-29 日本電気株式会社 信号出力回路
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop
JP3703516B2 (ja) * 1994-04-25 2005-10-05 セイコーインスツル株式会社 発振回路
JP2636766B2 (ja) * 1994-12-21 1997-07-30 日本電気株式会社 論理回路
US5587684A (en) * 1995-05-12 1996-12-24 Exar Corporation Power down circuit for use in intergrated circuits
US6469493B1 (en) 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
JP2870464B2 (ja) * 1996-01-22 1999-03-17 日本電気株式会社 可変遅延回路
DE69730775T2 (de) * 1996-05-22 2005-09-29 Nippon Telegraph And Telephone Corp. Logische Schaltung und zugehöriges Herstellungsverfahren
US6009487A (en) * 1996-05-31 1999-12-28 Rambus Inc. Method and apparatus for setting a current of an output driver for the high speed bus
US6198337B1 (en) * 1996-12-11 2001-03-06 A & Cmos Communications Device Inc. Semiconductor device for outputting a reference voltage, a crystal oscillator device comprising the same, and a method of producing the crystal oscillator device
US5959481A (en) * 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
WO2000004638A1 (en) * 1998-07-14 2000-01-27 Koninklijke Philips Electronics N.V. Cmos delay circuit using substrate biassing
JP2000059185A (ja) * 1998-08-14 2000-02-25 Nec Corp 同期遅延回路
SE516012C2 (sv) 1999-01-25 2001-11-05 Ericsson Telefon Ab L M Styreförspänningsanordning
US6534857B1 (en) * 2001-11-02 2003-03-18 Northrop Grumman Corporation Thermally balanced power transistor
JP3919176B2 (ja) * 2002-05-28 2007-05-23 シャープ株式会社 補正回路、遅延回路およびリングオシレータ回路
US6801061B2 (en) * 2002-08-29 2004-10-05 Micron Technology, Inc. Reduced current input buffer circuit
JP2004096237A (ja) * 2002-08-29 2004-03-25 Nec Electronics Corp 発振回路及び半導体集積回路
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
JP2006311334A (ja) 2005-04-28 2006-11-09 Ricoh Co Ltd 原稿読取装置および画像形成装置
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
JP4753747B2 (ja) * 2006-02-28 2011-08-24 キヤノンファインテック株式会社 画像読取装置の原稿押え手段
US8154320B1 (en) * 2009-03-24 2012-04-10 Lockheed Martin Corporation Voltage level shifter
US11152920B2 (en) * 2019-09-23 2021-10-19 International Business Machines Corporation Voltage starved passgate with IR drop
US11204635B2 (en) 2019-09-23 2021-12-21 International Business Machines Corporation Droop detection using power supply sensitive delay
US11281249B2 (en) 2019-09-23 2022-03-22 International Business Machines Corporation Voltage sensitive current circuit
US11630002B2 (en) * 2021-02-08 2023-04-18 Macronix International Co., Ltd. Method for sensing temperature in memory die, memory die and memory with temperature sensing function

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2550107A1 (de) * 1974-11-07 1976-05-20 Hitachi Ltd Schaltungsanordnung mit feldeffekttransistoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700934A (en) * 1971-09-23 1972-10-24 Ionics Temperature-compensated current reference
US3970875A (en) * 1974-11-21 1976-07-20 International Business Machines Corporation LSI chip compensator for process parameter variations
US3987318A (en) * 1974-12-06 1976-10-19 Multi-State Devices Ltd. Adjustable temperature actuated switching apparatus
JPS51123041A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Compenstaion circuit for mos threshold voltage
JPS51138848A (en) * 1975-05-28 1976-11-30 Hitachi Ltd Steady current circuit
JPS5291472A (en) * 1976-01-28 1977-08-01 Seiko Instr & Electronics Ltd Voltage detection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2550107A1 (de) * 1974-11-07 1976-05-20 Hitachi Ltd Schaltungsanordnung mit feldeffekttransistoren

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: "Proceedings of the IEEE", Vol. 60, No. 9, September 1972, S. 1047 bis 1054 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3926657A1 (de) * 1989-05-27 1990-11-29 Samsung Electronics Co Ltd Cmos-eingangspufferschaltung

Also Published As

Publication number Publication date
US4473762A (en) 1984-09-25
JPS5772429A (en) 1982-05-06
JPH0347013B2 (de) 1991-07-18
GB2086681A (en) 1982-05-12
DE3141714C2 (de) 1987-11-19
GB2086681B (en) 1985-03-13

Similar Documents

Publication Publication Date Title
DE3141714A1 (de) Integrierte halbleiterschaltung mit temperaturkompensation
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE4034371C1 (de)
DE69731501T2 (de) Lastbetätigungsschaltung
DE4034458C2 (de)
DE19959180C2 (de) Differentialverstärker
DE3912713C2 (de)
DE4124732A1 (de) Vorspannungsgenerator fuer ein niedrigstrom-substrat
DE4420041C2 (de) Konstantspannungs-Erzeugungsvorrichtung
DE102006003123B4 (de) Bezugsspannungsschaltkreise
DE2547871A1 (de) Kompensator fuer integrierte halbleiterschaltungen
DE3327260A1 (de) Schmitt-trigger
DE2855303C2 (de)
DE2359646A1 (de) Integrierte treiberschaltung mit feldeffekttransistoren
DE3703201A1 (de) Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur
DE2104043A1 (de) Operationsverstärker
DE19537203A1 (de) Leseverstärker
DE3322794A1 (de) Schwellenwertverstaerker
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE3514699A1 (de) Integrierbare schaltungsanordnung zum steuern der abschaltspannungsaenderungsgeschwindigkeit von nichtgenerativen spannungsgesteuerten halbleiterschaltern
DE4219776C2 (de) Schaltung zur Ausbildung einer genauen Bezugsspannung
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE2745302C2 (de) Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise
DE2749051A1 (de) Mos-eingangspuffer mit hysteresis
DE102016209018A1 (de) Mehrstufenverstärker

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee