SE516012C2 - Styreförspänningsanordning - Google Patents

Styreförspänningsanordning

Info

Publication number
SE516012C2
SE516012C2 SE9900210A SE9900210A SE516012C2 SE 516012 C2 SE516012 C2 SE 516012C2 SE 9900210 A SE9900210 A SE 9900210A SE 9900210 A SE9900210 A SE 9900210A SE 516012 C2 SE516012 C2 SE 516012C2
Authority
SE
Sweden
Prior art keywords
transistor
power transistor
bias
collector
current
Prior art date
Application number
SE9900210A
Other languages
English (en)
Other versions
SE9900210D0 (sv
SE9900210L (sv
Inventor
Jan Johansson
Nils Af Ekenstam
Per Ericsson
Henrik Sjoeden
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9900210A priority Critical patent/SE516012C2/sv
Publication of SE9900210D0 publication Critical patent/SE9900210D0/sv
Priority to TW088102938A priority patent/TW427026B/zh
Priority to CA002359679A priority patent/CA2359679A1/en
Priority to EP99967050A priority patent/EP1153475B1/en
Priority to CNB998158240A priority patent/CN1196252C/zh
Priority to KR1020017008749A priority patent/KR100580748B1/ko
Priority to AU23349/00A priority patent/AU2334900A/en
Priority to JP2000595421A priority patent/JP2002535907A/ja
Priority to DE69934828T priority patent/DE69934828T2/de
Priority to PCT/SE1999/002504 priority patent/WO2000044089A1/en
Priority to US09/489,947 priority patent/US6288596B1/en
Publication of SE9900210L publication Critical patent/SE9900210L/sv
Publication of SE516012C2 publication Critical patent/SE516012C2/sv

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/18Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Description

30 516' 012 . . . . _ _ Ett vanligt sätt att minska viloströmmens IDQ variation med ändringar i temperatur är att inkoppla en diskret diod DI i serie med motståndet R1 på i fig. IB visat sätt. Spännings- fallet över dioden minskar allteftersom temperaturen ökar och eliminerar således delvis temperaturberoendet hos högfrekvenstransistorns viloström.
Det föreligger emellertid två uppenbara nackdelar med att använda en diod för tempera- turkompensering. För det första följer inte en diods temperaturkarakteristika exakt temperaturkarakteristikan för en LDMOS-högfrekvenstransistor För det andra är det svårt att åstadkomma god termisk koppling mellan en diskret diod och transistom, vilket resulterar i olika temperaturer hos de båda komponenterna.
REDoGöRELsE FÖR UPPFINNINGEN Ändamålet med uppfinningen är att eliminera temperaturberoendet hos effekttransistorns viloström.
Detta ernås genom att styra effekttransistorns styreförspänning med hjälp av utspän- ningen hos en förspänningstransistor som är anordnad på samma kiselchips som effekttransistorn och genom att hopkoppla förspänningstransistorns styre och kollektor och mata dessa med en konstant ström från en extern krets.
Eftersom förspänningstransistorns styre och kollektor är förbundna med varandra kommer förspänningstransistorns styrespänning att automatiskt justeras till att upprätthålla den tvångsmässiga kollektorströmmen. Till följd av förspänningstransistorns inneboende temperaturberoende kommer styreförspänningen att minska allteftersom temperaturen ökar. Följaktligen kommer effekttransistorns styreförspänning att minska med ökande temperatur vilket resulterar i en konstant viloström.
Uppfinningen hanterar även fallet där styreförspänningen är högre, vilket resulterar i en negativ temperaturkoefficient hos viloströmmen. 10 15 20 25 30 '516 012 . . . - . .
FIGURBESKRIVNIN G Uppfinningen beskrives närmare nedan under hänvisning till bifogade ritning på vilken fig. 2 och 3 visar en första respektive en andra utföringsform av en styreförspännings- anordning enligt uppfinningen.
BESKRIVNING AV UPPFINNINGEN I fig. 2 och 3 har kretselement som är identiska med ovan beskrivna kretselement i fig. 1A och IB försetts med samma hänvisningsbeteckningar.
I fig. 2 visas en första styreförspänningsanordning enligt uppfinningen för en LDMOS- högfrekvenseffekttransistor 1, som är identisk med den i fig. 1A och lB visade transistorn.
Liksom i fig. 1A och IB matas en högfrekvenssignal till effekttransistorns 1 styre G via klämman 2 i fig. 2.
Styreförspänningsanordningen enligt uppfinningen innefattar en LDMOS-förspännings- fälteffekttransistor 3, vars styre G3 och kollektor D3 är hopkopplade, vars hopkopplade styre G3 och kollektor D3 är anslutna till effekttransistorns 1 styre G via en induktor L och vars emitter S3 är ansluten till effekttransistorns 1 emitter S.
I enlighet med uppfinningen skall förspänningstransistorns 3 hopkopplade styre G3 och kollektor D3 matas med en konstant likförström.
I fig. 2 inmatas denna konstanta förström IB av en extern krets (icke visad) via hög- frekvenssignalingångsklämman 2 tillsammans med inkommande högfrekvenssignaler.
Induktorn L används för att isolera förspänningstransistorn 3 från de inkommande högfrekvenssignalerna.
Förspänningstransistorns 3 utspänning styr effekttransistorns 1 styreförspänning VG. 10 15 20 25 30 516 012 ~ - . - 1 u . > , » .i 4 Förspänningstransistorns 3 utspänning kommer att minska allteftersom temperaturen stiger eftersom ingångsförströmmen IB är konstant. Effekttransistorns l styreförspänning VG kommer följaktligen också att minska med stigande temperatur för att hålla viloströmmen IDQ konstant.
Temperaturberoendet hos effekttransistorns 1 viloström IDQ kommer således att elimineras.
Strömförhållandet IDQ/IB är en funktion av storleksskillnaden mellan effekttransistorn 1 och förspänningstransistorn 3.
I enlighet med en utföringsform av uppfinningen ligger förspänningstransistorn 3 på samma kiselchips (icke visat) som effekttransistorn 1 för att optimera temperatur- följningen och är förspänningstransistorn 3 mycket mindre än effekttransistorn 1, exempelvis mer än 100 gånger mindre.
Det bör framhållas att strömförhållandet inte kommer att vara exakt lika med transistor- storleksförhållandet eftersom förspänningstransistorn 3 arbetar vid en mycket lägre kollektor-emitterspänning än effekttransistorn.
Induktorn L för att isolera förspänningstransistorn 3 från högfrekvenssignalerna i fig. 2 kan integreras på samma chips som transistorerna 2 och 3 men kan även vara en diskret komponent utanför chipset.
Fig. 3 visar en andra utföringsform av en styreförspänningsanordning i enlighet med uppfinningen.
Utföringsformen enligt fig. 3 är nästan identisk med utföringsformen enligt fig. 1 genom att en LDMOS-förspänningstransistor 3 har styret G3 och kollektorn D3 hopkopplade, är ansluten med hopkopplingspunkten mellan styret G3 och kollektorn D3 till en LDMOS- effekttransistors 1 styre G via ett högfrekvenssignalisoleringsorgan, som vid denna 10 516 012 . . . . . . i . i. 5 utföringsform är ett högimpedanselement Z i form av antingen ett motstånd eller en induktor. Ett motstånd kan väljas för att underlätta integreringen med transistom.
Vid utföringsformen enligt fig. 3 matas emellertid inte förspänningstransistorns 3 hopkopplade styre G3 och kollektor D3 med den konstanta förströmmen IB via transistorns 1 högfrekvenssignalingångsklämma 2. Hopkopplingspunkten mellan styret G3 och kollektorn D3 matas i stället med en konstant förström IB direkt från en extem strömkälla (icke visad).
Av det ovan anförda torde framgå att temperaturberoendet hos en effekttransistorns viloström kan elimineras genom att styra effekttransistorns styreförspänning med hjälp av utspänningen hos en förspänningstransistor på samma kiselchips som effekttransistorn och genom att hopkoppla förspänningstransistorns styre och kollektor och mata denna hopkoppling med en konstant ström från en extem krets.

Claims (5)

10 15 20 25 516012 PATENTKRAV
1. Anordning för förspänning av en LDMOS-högfrekvenseffekttransistors ( 1) styre och innefattande en på samma chips som effekttransistorn (1) anordnad LDMOS- förspänningstransistor (3), vars styre (G3) och kollektor (D3) är hopkopplade, varvid hopkopplingspunkten mellan styret (G3) och kollektorn (D3) hos förspänningstransistorn (3) är ansluten till effekttransistorns (1) styre (G) via ett högfrekvensisoleringsorgan (L, R), och vars ernitter (S3) är ansluten till effekttransistorns (1) emitter (S), kännetecknad av att hopkopplingspunkten mellan styret (G3) och kollektorn (D3) hos förspännings- transistorn (3) är anordnad att tillföras en externt genererad, konstant förström (IB) i och för att göra effekttransistorns (1) viloström (IDQ) oberoende av chipstemperaturen.
2. Anordning enligt kravet 1, kännetecknad av att förspänningstransistorn (3) är mindre än effekttransistorn (l).
3. Anordning enligt kravet 2, kännetecknad av att förspänningstransistorn (3) är mer än 100 gånger mindre än effekttransistorn (1).
4. Anordning enligt något av kraven 1 - 3, där högfrekvensisoleringsorganet är en induktor (L), kännetecknad av att hopkopplingspunkten mellan styret (G3) och kollektorn (D3) hos förspänningstransistorn (3) är anordnad att tillföras den konstanta förströmmen (IB) via induktorn (L).
5. Anordning enligt något av kraven l - 3, där högfrekvensisoleringsorganet är ett motstånd (R) med hög resistans, kännetecknad av att hopkopplingspunkten mellan styret (G3) och kollektorn (D3) hos förspänningstransistorn (3) är anordnad att tillföras den konstanta förströmmen (IB) direkt.
SE9900210A 1999-01-25 1999-01-25 Styreförspänningsanordning SE516012C2 (sv)

Priority Applications (11)

Application Number Priority Date Filing Date Title
SE9900210A SE516012C2 (sv) 1999-01-25 1999-01-25 Styreförspänningsanordning
TW088102938A TW427026B (en) 1999-01-25 1999-02-26 Gate biasing arrangement
PCT/SE1999/002504 WO2000044089A1 (en) 1999-01-25 1999-12-30 Gate biasing arrangement
CNB998158240A CN1196252C (zh) 1999-01-25 1999-12-30 栅极偏置结构
EP99967050A EP1153475B1 (en) 1999-01-25 1999-12-30 Gate biasing arrangement
CA002359679A CA2359679A1 (en) 1999-01-25 1999-12-30 Gate biasing arrangement
KR1020017008749A KR100580748B1 (ko) 1999-01-25 1999-12-30 게이트 바이어싱 장치
AU23349/00A AU2334900A (en) 1999-01-25 1999-12-30 Gate biasing arrangement
JP2000595421A JP2002535907A (ja) 1999-01-25 1999-12-30 ゲートバイアス装置
DE69934828T DE69934828T2 (de) 1999-01-25 1999-12-30 Gate-vorspannungsvorrichtung
US09/489,947 US6288596B1 (en) 1999-01-25 2000-01-24 Gate biasing arrangement to temperature compensate a quiescent current of a power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9900210A SE516012C2 (sv) 1999-01-25 1999-01-25 Styreförspänningsanordning

Publications (3)

Publication Number Publication Date
SE9900210D0 SE9900210D0 (sv) 1999-01-25
SE9900210L SE9900210L (sv) 2000-07-26
SE516012C2 true SE516012C2 (sv) 2001-11-05

Family

ID=20414206

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9900210A SE516012C2 (sv) 1999-01-25 1999-01-25 Styreförspänningsanordning

Country Status (11)

Country Link
US (1) US6288596B1 (sv)
EP (1) EP1153475B1 (sv)
JP (1) JP2002535907A (sv)
KR (1) KR100580748B1 (sv)
CN (1) CN1196252C (sv)
AU (1) AU2334900A (sv)
CA (1) CA2359679A1 (sv)
DE (1) DE69934828T2 (sv)
SE (1) SE516012C2 (sv)
TW (1) TW427026B (sv)
WO (1) WO2000044089A1 (sv)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452370B1 (en) * 2001-11-13 2002-09-17 Agilent Technologies, Inc. Low noise biasing technique
US6600301B1 (en) * 2002-04-30 2003-07-29 Raytheon Company Current shutdown circuit for active bias circuit having process variation compensation
WO2004040750A1 (en) 2002-10-30 2004-05-13 Koninklijke Philips Electronics N.V. Amplifier bias circuit, method for biasing an amplifier and integrated circuit comprising an amplifier bias circuit
US6956437B2 (en) * 2003-12-23 2005-10-18 Agere Systems Inc. Metal-oxide-semiconductor device having integrated bias circuit
EP1726091A1 (en) * 2004-03-09 2006-11-29 Nokia Corporation Temperature compensating circuit
US7034618B2 (en) 2004-03-09 2006-04-25 Nokia Corporation Temperature compensating circuit
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
US7489191B2 (en) 2007-06-08 2009-02-10 General Electric Company Circuit and method for reducing bias noise in amplifier circuits
JP5124292B2 (ja) * 2008-01-10 2013-01-23 ルネサスエレクトロニクス株式会社 電力スイッチ回路
US8786355B2 (en) * 2011-11-10 2014-07-22 Qualcomm Incorporated Low-power voltage reference circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772429A (en) * 1980-10-22 1982-05-06 Toshiba Corp Semiconductor integrated circuit device
FR2649841B1 (fr) * 1989-07-17 1994-10-14 Sgs Thomson Microelectronics Circuit de commande de grille d'un transistor mos
US5045822A (en) * 1990-04-10 1991-09-03 Pacific Monolithics Active power splitter
US5027082A (en) * 1990-05-01 1991-06-25 Microwave Modules & Devices, Inc. Solid state RF power amplifier having improved efficiency and reduced distortion
DE69427378T2 (de) * 1993-01-08 2002-04-25 Sony Corp Monolithische integrierte Mikrowellenschaltung
US5808496A (en) * 1993-05-19 1998-09-15 Texas Instruments Incorporated Low current comparator with hysteresis
JPH0946141A (ja) * 1995-07-27 1997-02-14 Nec Eng Ltd バイアス回路
US6150852A (en) * 1999-01-14 2000-11-21 Qualcomm Incorporated Active differential to single-ended converter

Also Published As

Publication number Publication date
KR20010108087A (ko) 2001-12-07
CN1333944A (zh) 2002-01-30
CN1196252C (zh) 2005-04-06
TW427026B (en) 2001-03-21
AU2334900A (en) 2000-08-07
EP1153475A1 (en) 2001-11-14
SE9900210D0 (sv) 1999-01-25
JP2002535907A (ja) 2002-10-22
DE69934828D1 (de) 2007-02-22
US6288596B1 (en) 2001-09-11
CA2359679A1 (en) 2000-07-27
WO2000044089A1 (en) 2000-07-27
KR100580748B1 (ko) 2006-05-15
EP1153475B1 (en) 2007-01-10
SE9900210L (sv) 2000-07-26
DE69934828T2 (de) 2007-08-16

Similar Documents

Publication Publication Date Title
EP0942524A2 (en) Radio frequency amplifiers
EP0263078A2 (en) Logic interface circuit with high stability and low rest current
US6864751B1 (en) Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range
TWI831857B (zh) 用於調節交換式電源供應器之偏電壓的設備
JPH09260957A (ja) 半導体増幅回路
SE516012C2 (sv) Styreförspänningsanordning
US11781920B2 (en) Temperature sensor circuit for relative thermal sensing
EP0181017B1 (en) Simulated transistor/diode
US7304541B2 (en) Temperature compensated voltage regulator integrated with MMIC's
KR100206508B1 (ko) 반도체 집적회로 구동용 전원회로
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
EP1220071A1 (en) Semiconductor device
KR20070026612A (ko) 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단
US20080030274A1 (en) Gate Bias Generator
US6535067B1 (en) Power saturation control of class C bipolar amplifiers
US6236254B1 (en) Low voltage amplification circuit with bias compensation
US7420420B2 (en) FET bias circuit
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
US20240146254A1 (en) Transistor with distributed thermal feedback
US6255868B1 (en) Buffer circuit and hold circuit
US20240072801A1 (en) Push-pull buffer circuit
TWI828488B (zh) 用於iii/v族d模式緩衝fet邏輯(bfl)之共閘極輸入電路
US20220173702A1 (en) Power amplifier circuit
JP2002064337A (ja) 増幅回路
TW202335400A (zh) 電力轉換器及用於控制其之方法與切換電路

Legal Events

Date Code Title Description
NUG Patent has lapsed