DE69934828T2

DE69934828T2 - Gate-vorspannungsvorrichtung

Info

Publication number: DE69934828T2
Application number: DE69934828T
Authority: DE
Inventors: Per Ericsson; Nils Afekenstam; Jan Johansson; Henrik Morgan Hill SJÖDEN
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-01-25
Filing date: 1999-12-30
Publication date: 2007-08-16
Anticipated expiration: 2019-12-31
Also published as: KR100580748B1; CN1333944A; EP1153475B1; CA2359679A1; SE9900210L; EP1153475A1; TW427026B; SE516012C2; CN1196252C; WO2000044089A1; US6288596B1; JP2002535907A; AU2334900A; SE9900210D0; DE69934828D1; KR20010108087A

Description

ERFINDUNGSGEBIET
Die Erfindung betrifft allgemein LDMOS-(Laterally Diffused Metal Oxide Semiconductor)-Transistoren und insbesondere eine gateelektrodenvorspannende Anordnung für einen HF-LDMOS-Leistungs-Feldeffekttransistor zur Temperaturkompensation seines Ruhestroms.
ALLGEMEINER STAND DER TECHNIK
Die beigefügte Zeichnung, 1A, veranschaulicht eine herkömmliche Weise zum Vorspannen der Gateelektrode G eines HF-LDMOS-Leistungs-Feldeffekttransistors 1 auf eine Gatespannung VG, die einen Sollwert eines Ruhestroms IDQ des Transistors 1 ergibt. Das HF-Signal wird über einen Anschluß 2 an die Gateelektrode G angelegt.
Um die Gateelektrode G des Transistors 1 vorzuspannen, ist zwischen die Gateelektrode G und die Sourceelektrode S ein fester Widerstand R1 geschaltet, der normalerweise mit Masse verbunden ist, und ein variabler Widerstand R2 ist zwischen die Gateelektrode G und einen Anschluß auf einer positiven Spannung geschaltet. Mit Hilfe des Widerstands R2 wird die Gatespannung VG auf einen Wert eingestellt, der den Sollruhestrom IDQ durch den Transistor 1 liefert.
Der Wert des Ruhestroms IDQ wird üblicherweise so gewählt, daß man eine flache Verstärkungsfaktor-Ausgangsleistungs-Kennlinie erhält. Jede Abweichung von diesem gewählten IDQ-Wert verschlechtert die Linearitätsleistung des Transistors.
Für einen gegebenen Wert der Gatespannung VG ist der Ruhestrom IDQ temperaturabhängig. Folglich verursachen Temperaturänderungen eine Verschlechterung der Leistung des Transistors 1.
Der Temperaturkoeffizient des Ruhestroms des Transistors ist eine Funktion der Gatevorspannung. Die relativ niedrigen Werte der Gatevorspannung VG, die normalerweise verwendet werden, liefern einen positiven Temperaturkoeffizienten, d.h. der Ruhestrom IDQ nimmt mit der Temperatur zu.
Ein üblicher Ansatz, um die Variation des Ruhestroms IDQ mit Änderungen in der Temperatur zu reduzieren, besteht darin, eine diskrete Diode DI in Reihe mit dem Widerstand R1 einzuführen, wie in 1B gezeigt. Der Spannungsabfall an der Diode nimmt mit zunehmender Temperatur ab, und eliminiert somit teilweise die Temperaturabhängigkeit des Ruhestroms des HF-Transistors.
Bei der Verwendung einer Diode zur Temperaturkompensation gibt es jedoch zwei offensichtliche Nachteile. Erstens verfolgt die Temperaturkennlinie einer Diode nicht genau die Temperaturkennlinie eines RF-LDMOS-Transistors. Zweitens ist es schwierig, eine gute thermische Kopplung zwischen einer diskreten Diode und dem Transistor zu erhalten, was zu verschiedenen Temperaturen für die beiden Komponenten führt.
Aus EP 060094 ist eine monolithische integrierte Mikrowellenschaltung bekannt, die eine Vorspannungsstabilisierungsschaltung gemäß dem Stand der Technik enthält. Der Ruhestrom durch einen aktiven Transistor wird von einem Widerstand und einem Vorspannungstransistor gesetzt, wodurch sowohl der Transistor als auch der Widerstand durch Chiptemperaturvariationen beeinflußt werden. Folglich variiert der Ruhestrom des aktiven Transistors mit der Chiptemperatur. Zudem betrifft EP 060094 GaAs-Transistoren, die einen Gatestrom verbrauchen.
KURZE DARSTELLUNG DER ERFINDUNG
Die Aufgabe der Erfindung besteht darin, die Chiptemperaturabhängigkeit des Ruhestroms des Leistungstransistors zu eliminieren.
Erreicht wird dies durch Steuern der Gatevorspannung des Leistungstransistors mit Hilfe der Ausgangsspannung eines Vorspannungstransistors, der sich auf dem gleichen Siliciumchip wie der Leistungstransistor befindet, und dadurch, daß die Gateelektrode und die Drainelektrode des Vorspannungstransistors zusammengeschaltet werden und er mit einem konstanten Strom von einer externen Schaltungsanordnung gespeist wird.
Da die Gateelektrode und die Drainelektrode des Vorspannungstransistors miteinander verbunden sind, stellt sich die Gatespannung des Vorspannungstransistors automatisch ein, um den erzwungenen Drainstrom aufrechtzuerhalten. Aufgrund der inhärenten Temperaturabhängigkeit des Vorspannungstransistors nimmt die Gatevorspannung mit zunehmender Temperatur ab. Folglich nimmt die Gatevorspannung des Leistungstransistors mit zunehmender Temperatur ab, was zu einem konstanten Ruhestrom IDQ führt.
Die Erfindung beschäftigt sich auch mit dem Fall, wo die Gatevorspannung höher ist, was zu einem negativen Temperaturkoeffizienten des Ruhestroms führt.
KURZE BESCHREIBUNG DER ZEICHNUNG
Die Erfindung wird unten unter Bezugnahme auf die beigefügte Zeichnung ausführlicher beschrieben, bei der 2 und 3 eine erste bzw. zweite Ausführungsform einer Gatevorspannungsanordnung gemäß der Erfindung darstellen.
AUSFÜHRLICHE BESCHREIBUNG
In 2 und 3 sind Schaltungselemente, die mit Schaltungselementen in den oben beschriebenen 1A und 1B identisch sind, mit den gleichen Bezugszeichen versehen.
In 2 ist eine erste Gatevorspannungsanordnung gemäß der Erfindung für den HF-LDMOS-Leistungs-Transistor 1 dargestellt, der identisch mit dem in den 1A und 1B gezeigten Transistor ist.
Wie in 1A und 1B wird das HF-Signal an die Gateelektrode G des Leistungstransistors 1 über den Anschluß 2 in 2 angelegt.
Die Gatevorspannungsanordnung gemäß der Erfindung umfaßt einen vorspannenden LDMOS-Feldeffekttransistor 3, dessen Gateelektrode G3 und Drainelektrode D3 zusammengeschaltet sind, der mit seiner zusammengeschalteten Gateelektrode G3 und Drainelektrode D3 mit der Gateelektrode G des Leistungstransistors über eine Induktionsspule L verbunden ist, und der mit seiner Sourceelektrode S3 mit der Sourceelektrode S des Leistungstransistors 1 verbunden ist.
Gemäß der Erfindung sollen die zusammengeschaltete Gateelektrode G3 und Drainelektrode D3 des Vorspannungstransistors 3 mit einem konstanten vorspannenden Gleichstrom versorgt werden.
In 2 wird dieser konstante vorspannende Strom IB über eine nicht gezeigte externe Schaltungsanordnung über den HF-Signaleingangsanschluß 2 zusammen mit ankommenden HF-Signalen geliefert. Die Induktionsspule L wird dazu verwendet, die ankommenden HF-Signale von dem Vorspannungstransistor 3 zu isolieren.
Die Ausgangsspannung von dem Vorspannungstransistor 3 steuert die Gatevorspannung VG des Leistungstransistors 1.
Die Ausgangsspannung von dem Vorspannungstransistor 3 nimmt mit zunehmender Temperatur ab, da der vorspannende Eingangsstrom IB festgelegt ist. Folglich nimmt auch die Gatevorspannung VG des Leistungstransistors 1 mit zunehmender Temperatur ab, um den Ruhestrom IDQ konstant zu halten.
Somit wird die Temperaturabhängigkeit des Ruhestroms IDQ für den Leistungstransistor 1 eliminiert.
Das Stromwertverhältnis IDQ/IB ist eine Funktion der Differenz bei der Größe zwischen dem Leistungstransistor 1 und dem Vorspannungstransistor 3.
Gemäß der Erfindung befindet sich der Vorspannungstransistor 3 auf dem nicht gezeigten gleichen Siliciumchip wie der Leistungstransistor 1, um die Temperaturnachführung zu optimieren, und der Vorspannungstransistor 3 ist viel kleiner als der Leistungstransistor 1, z.B. um mehr als das 100fache kleiner.
Es sei hervorgehoben, daß das Stromverhältnis nicht genau gleich dem Verhältnis bei der Transistorgröße ist, da der Vorspannungstransistor 3 bei einer viel niedrigeren Drain-zu-Source-Spannung als der Leistungstransistor arbeitet.
Die Induktionsspule L zum Isolieren des Vorspannungstransistors 3 von den HF-Signalen in 2 kann auf dem gleichen Chip wie die Transistoren 2 und 3 integriert werden, sie kann aber auch ein diskretes Element außerhalb des Chips sein.
3 veranschaulicht eine zweite Ausführungsform einer Gatevorspannungsanordnung gemäß der Erfindung.
Die Ausführungsform in 3 ist fast identisch mit der Ausführungsform in 2, da ein LDMOS-Vorspannungstransistor 3, dessen Gateelektrode G3 und Drainelektrode D3 zusammengeschaltet sind, mit seiner zusammengeschalteten Gateelektrode G3 und Drainelektrode D3 mit der Gateelektrode G eines LDMOS-Leistungstransistors 1 über ein HF-Signal-isolierendes Mittel verbunden ist, das bei dieser Ausführungsform ein hochohmiges Element Z ist, das entweder als ein Widerstand oder als eine Induktionsspule realisiert ist. Zur leichten Integration mit dem Transistor könnte ein Widerstand gewählt werden.
In der Ausführungsform in 3 jedoch erhalten die zusammengeschaltete Gateelektrode G3 und Drainelektrode D3 des Vorspannungstransistors 3 nicht den konstanten vorspannenden Strom IB über den HF-Signaleingangsanschluß 2 des Leistungstransistors 1. Stattdessen erhalten die zusammengeschaltete Gateelektrode G3 und Drainelektrode D3 den konstanten vorspannenden Strom IB direkt von einer nicht gezeigten externen Stromquelle.
Aus dem oben Gesagten sollte hervorgehen, daß die Temperaturabhängigkeit des Ruhestroms eines Leistungstransistors dadurch eliminiert werden kann, daß die Gatevorspannung des Leistungstransistors mit Hilfe der Ausgangsspannung eines Vorspannungstransistors gesteuert wird, der sich auf dem gleichen Siliciumchip wie der Leistungstransistor befindet, wobei der Vorspannungstransistor kleiner ist als der Leistungstransistor, und indem die Gateelektrode und Drainelektrode des Vorspannungstransistors zusammengeschaltet werden und er mit einem konstanten Strom von einer externen Schaltungsanordnung gespeist wird.

Claims

Gatevorspannungsanordnung für einen HF-LDMOS-Leistungstransistor (1), der sich auf einem Chip befindet, umfassend, auf dem gleichen Chip, einen LDMOS-Vorspannungstransistor (3), dessen Gateelektrode (G3) und Drainelektrode (D3) zusammengeschaltet sind, wobei der Zusammenschaltungspunkt zwischen der Gateelektrode (G3) und der Drainelektrode (D3) des Vorspannungstransistors (3) mit der Gateelektrode (G) des Leistungstransistors (1) über ein HF-Isolierungsmittel (L, R) verbunden ist, wobei die Sourceelektrode (S3) des Vorspannungstransistors (3) mit der Sourceelektrode (S) des Leistungstransistors (1) verbunden ist, dadurch gekennzeichnet, daß der Vorspannungstransistor (3) kleiner ist als der Leistungstransistor (1), und der Zusammenschaltungspunkt zwischen der Gateelektrode (G3) und der Drainelektrode (D3) des Vorspannungstransistors (3) dafür ausgelegt ist, mit einem extern erzeugten konstanten vorspannenden Strom (IB) versorgt zu werden, damit der Ruhestrom (IDQ) des Leistungstransistors (1) von Chiptemperaturvariationen unabhängig wird.
Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Vorspannungstransistor (3) um mehr als das 100fache kleiner ist als der Leistungstransistor (1).
Anordnung nach einem der Ansprüche 1–2, wobei das HF-Isolierungsmittel eine Induktionsspule (L) ist, dadurch gekennzeichnet, daß der Zusammenschaltungspunkt zwischen der Gateelektrode (G3) und Drainelektrode (D3) des Vorspannungstransistors (3) dafür ausgelegt ist, mit dem konstanten vorspannenden Strom (IB) über die Induktionsspule (L) gespeist zu werden.
Anordnung nach einem der Ansprüche 1–2, wobei das HF-Isolierungsmittel ein Widerstand (R) mit einem hohen Widerstandswert ist, dadurch gekennzeichnet, daß der Zusammenschaltungspunkt zwischen der Gateelektrode (G3) und der Drainelektrode (D3) des Vorspannungstransistors (3) dafür ausgelegt ist, direkt mit dem konstanten vorspannenden Strom (IB) versorgt zu werden.