JP2002535907A - ゲートバイアス装置 - Google Patents

ゲートバイアス装置

Info

Publication number
JP2002535907A
JP2002535907A JP2000595421A JP2000595421A JP2002535907A JP 2002535907 A JP2002535907 A JP 2002535907A JP 2000595421 A JP2000595421 A JP 2000595421A JP 2000595421 A JP2000595421 A JP 2000595421A JP 2002535907 A JP2002535907 A JP 2002535907A
Authority
JP
Japan
Prior art keywords
transistor
bias
gate
ldmos transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000595421A
Other languages
English (en)
Other versions
JP2002535907A5 (ja
Inventor
エリクソン、ペル
アフェケンスタム、ニルス
ヨハンソン、ヤン
スヨデン、ヘンリック
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Publication of JP2002535907A publication Critical patent/JP2002535907A/ja
Publication of JP2002535907A5 publication Critical patent/JP2002535907A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 電力トランジスタ（１）の零入力電流の温度依存性を除去するため、前記電力トランジスタ（１）のゲートバイアス電圧が前記電力トランジスタと同じシリコンチップ上に存在するバイアストランジスタ（３）の出力電圧により制御され、前記バイアストランジスタ（３）のゲート（Ｇ３）とドレイン（Ｄ３）を相互接続して、それに外部の回路より一定電流（ＩＢ）が与えられる。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は一般にＬＤＭＯＳ（横方向拡散の酸化金属半導体）（Laterally
Diffused Metal Oxide Semiconductor）トランジスタに関し、さらに詳細には無
線（ＲＦ）電力ＬＤＭＯＳ電界効果トランジスタの零入力電流（quiescent
current）の温度補償のためのゲートバイアス装置に関する。
【０００２】 （発明の背景） 添付の図１ＡはＲＦ電力ＬＤＭＯＳ電界効果トランジスタ１のゲートＧをゲー
ト電圧ＶＧにバイアスして、前記トランジスタ１の零入力電流ＩＤＱの望ましい
値を得る、従来の方法を示す。ＲＦ信号は端子２を介してゲートＧに供給される
。
【０００３】 トランジスタ１のゲートＧをバイアスするため、固定抵抗Ｒ1がゲートＧと通
常接地に接続される電源Ｓの間に接続されており、可変抵抗Ｒ2がゲートＧと正
電圧の端子の間に接続される。抵抗Ｒ2の手段により、ゲート電圧ＶＧはトラン
ジスタ１を通り望ましい零入力電流ＩＤＱが得られるような値に調整される。
【０００４】 零入力電流ＩＤＱの値は通常平坦なゲイン対出力特性を与えるように選択され
る。この選ばれたＩＤＱの値からの如何なる偏差もトランジスタの直線性性能を
低下するであろう。
【０００５】 ゲート電圧ＶＧの与えられた値に対して零入力電流ＩＤＱは温度に依存する。
その結果、温度変化はトランジスタ１の性能の低下を起こすであろう。
【０００６】 トランジスタの零入力電流の温度係数はゲートバイアス電圧の関数である。通
常使用されるゲートバイアス電圧の比較的低い値は正の温度係数を与え、すなは
ち零入力電流ＩＤＱが温度と共に増加する。
【０００７】 温度の変化による零入力電流ＩＤＱの変化を減少させる一般的方法は、図１Ｂ
に示されるように、抵抗Ｒ1と直列に別個のダイオードＤ1を挿入することである
。ダイオードを横切る電圧降下は温度が増加すると減少し、かくしてＲＦトラン
ジスタの零入力電流の温度依存性をある程度減少する。
【０００８】 しかしながら、温度補償にダイオードを使用することは明らかに２つの欠点が
ある。第１に、ダイオードの温度特性はＲＦ・ＬＤＭＯＳトランジスタの温度特
性に正確には追従しない。第２に、別個のダイオードとトランジスタの間の良好
な熱的結合を得ることが困難で、その結果２つの要素の温度が異なることである
。
【０００９】 （発明の概要） 本発明の目的は電力トランジスタの零入力電流の温度依存性を除くことである
。
【００１０】 この目的は電力トランジスタのゲートバイアス電圧を、電力トランジスタと同
じシリコンチップ上に設けられるバイアストランジスタの出力電圧により制御し
、前記バイアストランジスタのゲートとドレインを相互接続して、それに外部回
路から一定電流を与えることにより達成される。
【００１１】 バイアストランジスタのゲートとドレインが相互接続されるので、バイアスト
ランジスタのゲート電圧は強制された（forced）ドレイン電流を自動的に維持す
るように調整する。バイアストランジスタの本来の温度依存性により、ゲートバ
イアス電圧は温度が上昇するに従って減少する。その結果、電力トランジスタの
ゲートバイアス電圧は温度の上昇と共に減少し、一定の零入力電流ＩＤＱが得ら
れる。
【００１２】 本発明はまたゲートバイアスが高く、零入力電流が負の温度係数となる場合に
も用いられる。
【００１３】 （詳細な説明） 本発明を添付の図面を参照してより詳細に説明する。図２、３において、図１
Ａ，１Ｂの回路要素と同じ回路要素は同じ参照符号が与えられる。
【００１４】 図２には、本発明による第１のゲートバイアス装置が、図１Ａ，１Ｂに示され
るトランジスタと同一のＲＦ電力ＬＤＭＯＳトランジスタ１に用いられるものと
して示される。
【００１５】 図１Ａ，１Ｂにおけるように、ＲＦ信号が図２の端子２を介して電力トランジ
スタ１のゲートＧに供給される。
【００１６】 本発明によるゲートバイアス装置は、バイアス用ＬＤＭＯＳ電界効果トランジ
スタ３を含む。トランジスタ３は、相互接続されたゲートＧ３，ドレインＤ３を
もち、またその相互接続されたゲートＧ３とドレインＤ３は電力トランジスタの
ゲートＧにインダクタＬを介して接続され、そのソースＳ３は電力トランジスタ
１のソースＳに接続される。
【００１７】 本発明によれば、バイアストランジスタ３の相互接続されたゲートＧ３とド
レインＤ３には一定のバイアスＤＣ電流が供給される。
【００１８】 図２において、この一定のバイアス電流ＩＢは外部回路（図示されず）により
ＲＦ信号入力端子２を介して入力ＲＦ信号と共に供給される。インダクタＬは入
力ＲＦ信号をバイアストランジスタ３から絶縁するのに使用される。
【００１９】 バイアストランジスタ３からの出力電圧は電力トランジスタ１のゲートバイア
ス電圧ＶＧを制御する。
【００２０】 バイアス電流ＩＢが固定されているので、バイアストランジスタ３からの出力
電圧は温度が増加すると減少する。従って、電力トランジスタ１のゲートバイア
ス電圧ＶＧもまた温度の増加と共に減少し、零入力電流ＩＤＱを一定に維持する
。
【００２１】 このようにして、電力トランジスタ１の零入力電流ＩＤＱの温度依存性が除去
される。
【００２２】 電流値の比ＩＤＱ／ＩＢは電力トランジスタ１とバイアストランジスタ３の大
きさの差の関数である。
【００２３】 本発明の実施例によれば、温度追従を最適化するためにバイアストランジスタ
３は電力トランジスタ１と同一のシリコンチップ（図示せず）上に設けられ、バ
イアストランジスタ３は電力トランジスタ１より非常に小さく、例えば１００倍
以上小さくされる。
【００２４】 バイアストランジスタ３は電力トランジスタよりも非常に低いドレイン対ソー
ス電圧において作動するので、電流比は正確にはトランジスタの大きさの比に等
しくないことが指摘されるべきである。
【００２５】 図２においてバイアストランジスタ３をＲＦ信号から絶縁するためのインダク
タＬはトランジスタ２、３と同じチップ上に集積化できるが、上記チップの外部
の別個の要素にすることもできる。
【００２６】 図３は本発明によるゲートバイアス装置の第２の実施例を示す。
【００２７】 図３の実施例は、バイアスＬＤＭＯＳトランジスタ３が相互接続されたゲート
Ｇ３とドレインＤ３をもち、その相互接続されたゲートＧ３とドレインＤ３がＲ
Ｆ信号絶縁手段を介して電力ＬＤＭＯＳトランジスタ１のゲートＧに接続されて
いる点において、図２の実施例と殆ど同一である。本実施例においては、上記Ｒ
Ｆ信号絶縁手段は抵抗器またはインダクタとして実現される。抵抗器はトランジ
スタとの集積化が容易であるので選択しても良い。
【００２８】 しかし図３の実施例においては、バイアストランジスタ３の相互接続される
ゲートＧ３とドレインＤ３は一定バイアス電流ＩＢが電力トランジスタ１のＲＦ
信号入力端子２を介しては供給されない。その代わり、相互接続されたゲートＧ
３とドレインＤ３は一定バイアス電流ＩＢが外部電流源（図示せず）から直接供
給される。
【００２９】 上記から、電力トランジスタの零入力電流の温度依存性は、電力トランジスタ
のゲートバイアス電圧を電力トランジスタと同一のシリコンチップ上に存在する
バイアストランジスタの出力電圧により制御し、バイアストランジスタのゲート
とドレインを相互接続し、それに外部回路から一定電流を供給することにより除
去されることが明らかである。
【図面の簡単な説明】
【図２】 本発明によるゲートバイアス装置の第１の実施例を示す。
【図３】 本発明によるゲートバイアス装置の第２の実施例を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１月４日（２００１．１．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｕ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ， ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，Ｌ Ｋ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ， ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，Ｔ Ｍ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ ，ＺＷ (72)発明者 ヨハンソン、ヤン スウェーデン国 ウップランドス バスビ イ、 ラントマスタルベーゲン 20 (72)発明者 スヨデン、ヘンリック アメリカ合衆国 カリフォルニア、モーガ ン ヒル、 ラッセン ウェイ 151 52 Ｆターム(参考） 5J090 AA01 AA58 CA02 CN02 FA05 FN01 HA10 HA19 HA25 HA26 HA33 KA12

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ＲＦ電力ＬＤＭＯＳトランジスタ（１）における、その零入
    力電流（ＩＤＱ）を温度補償するゲートバイアス装置において、相互接続された
    ゲート（Ｇ３）とドレイン（Ｄ３）をもったバイアスＬＤＭＯＳトランジスタ（
    ３）の前記相互接続されたゲートとドレインがＲＦ絶縁手段（Ｌ，Ｒ）を介して
    前記電力ＬＤＭＯＳトランジスタ（１）のゲート（Ｇ）に接続され、そのソース
    （Ｓ３）が前記電力ＬＤＭＯＳトランジスタ（１）のソース（Ｓ）に接続され、
    前記バイアスＬＤＭＯＳトランジスタ（３）の相互接続されたゲートとドレイン
    は一定のバイアス電流（ＩＢ）を供給されるように構成され、それにより前記零
    入力電流（ＩＤＱ）が温度変化に依存しない、ことを特徴とする前記ゲートバイ
    アス装置。
  2. 【請求項２】 前記電力ＬＤＭＯＳトランジスタがシリコンチップ上に設け
    られているものにおいて、前記バイアスＬＤＭＯＳトランジスタ（３）が前記電
    力ＬＤＭＯＳトランジスタ（１）と同じチップ上に設けられ、前記バイアスＬＤ
    ＭＯＳトランジスタが前記電力ＬＤＭＯＳトランジスタよりも小さいことを特徴
    とする請求項１に記載の装置。
  3. 【請求項３】 前記バイアスＬＤＭＯＳ（３）が前記電力ＬＤＭＯＳトラン
    ジスタ（１）より１００倍以上小さいことを特徴とする、請求項２に記載の装置
    。
  4. 【請求項４】 前記バイアスＬＤＭＯＳトランジスタ（３）の前記相互接続
    されたゲートとドレインが前記ＲＦ絶縁手段を介して前記一定のバイアス電流（
    ＩＢ）を供給されるようになっており、前記ＲＦ絶縁手段がインダクタ（Ｌ）で
    あることを特徴とする、請求項１乃至３の任意の項に記載の装置。
  5. 【請求項５】 前記バイアスＬＤＭＯＳトランジスタ（３）の前記相互接続
    されたゲートとドレインが前記一定のバイアス電流（ＩＢ）を直接供給されるよ
    うになっており、前記ＲＦ絶縁手段が高い抵抗をもった抵抗器（Ｒ）であること
    を特徴とする、請求項１乃至３の任意の項に記載の装置。
JP2000595421A 1999-01-25 1999-12-30 ゲートバイアス装置 Pending JP2002535907A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9900210A SE516012C2 (sv) 1999-01-25 1999-01-25 Styreförspänningsanordning
SE9900210-7 1999-01-25
PCT/SE1999/002504 WO2000044089A1 (en) 1999-01-25 1999-12-30 Gate biasing arrangement

Publications (2)

Publication Number Publication Date
JP2002535907A true JP2002535907A (ja) 2002-10-22
JP2002535907A5 JP2002535907A5 (ja) 2007-02-08

Family

ID=20414206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000595421A Pending JP2002535907A (ja) 1999-01-25 1999-12-30 ゲートバイアス装置

Country Status (11)

Country Link
US (1) US6288596B1 (ja)
EP (1) EP1153475B1 (ja)
JP (1) JP2002535907A (ja)
KR (1) KR100580748B1 (ja)
CN (1) CN1196252C (ja)
AU (1) AU2334900A (ja)
CA (1) CA2359679A1 (ja)
DE (1) DE69934828T2 (ja)
SE (1) SE516012C2 (ja)
TW (1) TW427026B (ja)
WO (1) WO2000044089A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184838A (ja) * 2003-12-23 2005-07-07 Agere Systems Inc バイアス回路を一体化した金属酸化膜半導体デバイス

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452370B1 (en) * 2001-11-13 2002-09-17 Agilent Technologies, Inc. Low noise biasing technique
US6600301B1 (en) * 2002-04-30 2003-07-29 Raytheon Company Current shutdown circuit for active bias circuit having process variation compensation
US7286016B2 (en) * 2002-10-30 2007-10-23 Nxp B.V. Amplifier bias circuit, method for biasing an amplifier and integrated circuit comprising an amplifier bias circuit
EP1726091A1 (en) * 2004-03-09 2006-11-29 Nokia Corporation Temperature compensating circuit
US7034618B2 (en) 2004-03-09 2006-04-25 Nokia Corporation Temperature compensating circuit
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
US7489191B2 (en) 2007-06-08 2009-02-10 General Electric Company Circuit and method for reducing bias noise in amplifier circuits
JP5124292B2 (ja) * 2008-01-10 2013-01-23 ルネサスエレクトロニクス株式会社 電力スイッチ回路
US8786355B2 (en) * 2011-11-10 2014-07-22 Qualcomm Incorporated Low-power voltage reference circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772429A (en) * 1980-10-22 1982-05-06 Toshiba Corp Semiconductor integrated circuit device
FR2649841B1 (fr) * 1989-07-17 1994-10-14 Sgs Thomson Microelectronics Circuit de commande de grille d'un transistor mos
US5045822A (en) * 1990-04-10 1991-09-03 Pacific Monolithics Active power splitter
US5027082A (en) * 1990-05-01 1991-06-25 Microwave Modules & Devices, Inc. Solid state RF power amplifier having improved efficiency and reduced distortion
KR100323775B1 (ko) * 1993-01-08 2002-06-20 이데이 노부유끼 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로
US5808496A (en) * 1993-05-19 1998-09-15 Texas Instruments Incorporated Low current comparator with hysteresis
JPH0946141A (ja) * 1995-07-27 1997-02-14 Nec Eng Ltd バイアス回路
US6150852A (en) * 1999-01-14 2000-11-21 Qualcomm Incorporated Active differential to single-ended converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184838A (ja) * 2003-12-23 2005-07-07 Agere Systems Inc バイアス回路を一体化した金属酸化膜半導体デバイス

Also Published As

Publication number Publication date
KR100580748B1 (ko) 2006-05-15
CN1333944A (zh) 2002-01-30
EP1153475B1 (en) 2007-01-10
CA2359679A1 (en) 2000-07-27
SE9900210L (sv) 2000-07-26
EP1153475A1 (en) 2001-11-14
TW427026B (en) 2001-03-21
SE516012C2 (sv) 2001-11-05
CN1196252C (zh) 2005-04-06
WO2000044089A1 (en) 2000-07-27
US6288596B1 (en) 2001-09-11
DE69934828T2 (de) 2007-08-16
AU2334900A (en) 2000-08-07
SE9900210D0 (sv) 1999-01-25
DE69934828D1 (de) 2007-02-22
KR20010108087A (ko) 2001-12-07

Similar Documents

Publication Publication Date Title
US8427227B2 (en) Temperature compensation circuit
EP0854570B1 (en) Bias stabilizing circuit
KR100830361B1 (ko) 능동 바이어스 회로
US7230494B1 (en) Method and apparatus for an LNA with high linearity and improved gain control
EP0942524A2 (en) Radio frequency amplifiers
US6111397A (en) Temperature-compensated reference voltage generator and method therefor
US6127892A (en) Amplification circuit
JP2002535907A (ja) ゲートバイアス装置
US10291191B2 (en) Low leakage protection circuit for RF power amplifier
US4893091A (en) Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier
JP2003223232A (ja) 電流源回路
US20100102794A1 (en) Bandgap reference circuits
US20020121935A1 (en) High power amplifier system having low power consumption and high dynamic range
GB2219705A (en) Fet amplifier
JP4083573B2 (ja) 高周波増幅装置
US6236254B1 (en) Low voltage amplification circuit with bias compensation
US6535059B2 (en) Amplifier circuit
US7420420B2 (en) FET bias circuit
EP1848109B1 (en) Temperature compensation of small signal gain for an amplifier stage
JPH1049244A (ja) 基準電流・電圧回路及び差動増幅装置
KR20090048804A (ko) 온도와 임계전압 변화에 대해 보상 가능한 바이어스 회로및 이를 이용한 증폭기
JPH01174006A (ja) 高周波増幅回路
JP2001237650A (ja) 利得可変型増幅器
JPH03283708A (ja) Ａｇｃ回路
Kobayashi et al. A novel compact monolithic active regulated self-biased InP HEMT amplifier

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105