KR100580748B1 - 게이트 바이어싱 장치 - Google Patents

게이트 바이어싱 장치 Download PDF

Info

Publication number
KR100580748B1
KR100580748B1 KR1020017008749A KR20017008749A KR100580748B1 KR 100580748 B1 KR100580748 B1 KR 100580748B1 KR 1020017008749 A KR1020017008749 A KR 1020017008749A KR 20017008749 A KR20017008749 A KR 20017008749A KR 100580748 B1 KR100580748 B1 KR 100580748B1
Authority
KR
South Korea
Prior art keywords
gate
transistor
biasing
drain
power transistor
Prior art date
Application number
KR1020017008749A
Other languages
English (en)
Other versions
KR20010108087A (ko
Inventor
에릭슨퍼
아페켄스탐닐스
요한숀얀
스외덴헨리크
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20010108087A publication Critical patent/KR20010108087A/ko
Application granted granted Critical
Publication of KR100580748B1 publication Critical patent/KR100580748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

전력 트랜지스터(1)의 영 입력 전류(IDQ)의 온도 의존성을 제거하기 위해, 전력 트랜지스터(1)의 게이트 바이어스 전압은 전력 트랜지스터(1)와 동일한 실리콘 칩상에 존재하는 바이어싱 트랜지스터(3)의 출력 전압으로 제어되고, 바이어싱 트랜지스터(3)의 게이트(G3) 및 드레인(D3)을 상호 접속하고, 외부 회로로부터 거기에 정 전류(IB)를 공급함으로써 달성된다.
전력 트랜지스터, 바이어싱 트랜지스터, 인덕터, 영 입력 전류, 정 전류, 이산 다이오드.

Description

게이트 바이어싱 장치{GATE BIASING ARRANGEMENT}
본 발명은 일반적으로 LDMOS(측면 확산 금속 산화물 반도체) 트랜지스터에 관한 것으로, 특히 영 입력 전류(quiescent current)의 온도 보상을 위한 RF 전력 LDMOS 전계 효과 트랜지스터용 게이트 바이어싱 장치에 관한 것이다.
첨부한 도면, 도 1A는 트랜지스터(1)의 영 입력 전류(IDQ)의 원하는 값을 제공하는 게이트 전압(VG)으로 RF 전력 LDMOS 전계 효과 트랜지스터의 게이트(G)를 바이어싱하는 종래의 방법을 도시한다. RF 신호는 단자(2)를 통해 게이트(G)에 공급된다.
트랜지스터(1)의 게이트(G)를 바이어스하기 위해, 일반적으로 접지에 접속되는 고정 저항기(R1)가 게이트(G) 및 소스(S) 사이에 접속되고, 가변 저항기(R2)는 게이트(G) 및 양 전압의 단자 사이에 접속된다. 저항기(R2)에 의해, 게이트 전압(VG)은 트랜지스터(1)를 통해 원하는 영 입력 전류(IDQ)를 제공하는 값으로 조절된다.
영 입력 전류(IDQ)의 값은 평탄 이득 대 출력 전력 특성을 제공하기 위해 일반적으로 선택된다. 이러한 선택된 IDQ 값으로부터의 어떤 편차는 트랜지스터의 선형 성능을 저하시킬 것이다.
게이트 전압(VG)의 소정의 값에 대해, 영 입력 전류(IDQ)는 온도 의존형이다. 따라서, 온도 변화는 트랜지스터(1)의 성능의 저하를 초래할 것이다.
트랜지스터의 영 입력 전류의 온도 계수는 게이트 바이어스 전압의 함수이다. 일반적으로 사용되는 게이트 바이어스 전압(VG)의 비교적 낮은 값은 양의 온도 계수를 제공한다. 즉, 영 입력 전류(IDQ)는 온도에 따라 증가한다.
온도의 변화에 따른 영 입력 전류(IDQ)의 변화를 감소시키는 공통의 접근 방법은 도 1B에 도시된 바와 같이 저항기(R1)와 직렬로 이산 다이오드(DI)를 삽입하는 것이다. 다이오드 양단의 전압 강하는 온도가 증가할 때 감소하고, 그에 따라, RF 트랜지스터의 영 입력 전류 온도 의존성을 부분적으로 제거한다.
그러나, 온도 보상을 위해 다이오드를 사용하는 것은 두 개의 명백한 결점이 있다. 첫째, 다이오드의 온도 특성은 RF LDMOS 트랜지스터의 온도 특성을 정확하게 추적하지 못한다. 둘째, 이산 다이오드 및 트랜지스터 사이의 양호한 온도 결합을 달성하는 것이 어렵기 때문에, 두 개의 구성 요소에 대해 상이한 온도가 발생한다.
본 발명의 목적은 전력 트랜지스터의 영 입력 전류의 온도 의존성을 제거하는 것이다.
이것은 전력 트랜지스터와 동일한 실리콘 칩상에 존재하는 바이어싱 트랜지스터의 출력 전압으로 전력 트랜지스터의 게이트 바이어스 전압을 제어하고, 바이어싱 트랜지스터의 게이트 및 드레인을 상호 접속시켜서 거기에 외부 회로로부터 정 전류를 공급함으로써 달성된다.
바이어싱 트랜지스터의 게이트 및 드레인은 상호 접속되기 때문에, 바이어싱 트랜지스터의 게이트 전압은 강제 드레인 전류를 유지하도록 자동적으로 조절한다. 바이어싱 트랜지스터의 고유의 온도 의존성으로 인해, 게이트 바이어스 전압은 온도가 증가할 때 감소한다. 결국, 전력 트랜지스터의 게이트 바이어스 전압은 온도 증가에 따라 감소하여 일정한 영 입력 전류(IDQ)를 발생시킨다.
본 발명은 게이트 바이어스가 더 높아서 영 입력 전류의 음의 온도 계수를 발생시키는 경우를 또한 다룬다.
본 발명은 첨부한 도면을 참조하여 이하에서 더욱 상세히 설명된다.
도 1A는 트랜지스터(1)의 영 입력 전류(IDQ)의 원하는 값을 제공하는 게이트 전압(VG)으로 RF 전력 LDMOS 전계 효과 트랜지스터의 게이트(G)를 바이어싱하는 종래의 방법을 도시하는 도면.
도 1B는 저항기(R1)와 직렬로 이산 다이오드(DI)를 삽입하는 온도의 변화에 따른 영 입력 전류(IDQ)의 변화를 감소시키는 방법을 도시하는 도면.
도 2 및 3은 본 발명에 따르는 게이트 바이어싱 장치의 제 1 및 제 2 실시예를 각각 도시하는 도면.
도 2 및 3에서, 전술한 도 1A 및 1B의 회로 소자와 동일한 회로 소자에 동일한 참조 번호가 제공된다.
도 2에, 도 1A 및 1B에 도시된 트랜지스터와 동일한 RF 전력 LDMOS 트랜지스 터(1)용의 본 발명에 따르는 제 1 게이트 바이어싱 장치가 도시되어 있다.
도 1 A 및 1B에서와 같이, RF 신호는 도 2의 단자(2)를 통해 전력 트랜지스터(1)의 게이트(G)에 공급된다.
본 발명에 따르는 게이트 바이어싱 장치는 상호 접속된 자신의 게이트(G3) 및 드레인(D3)을 갖고, 인덕터(L)를 통해 전력 트랜지스터의 게이트(G)에 자신의 상호 접속된 게이트(G3) 및 드레인(D3)이 접속되고, 전력 트랜지스터(1)의 소스(S)에 자신의 소스(S3)가 접속되는 바이어싱 LDMOS 전계 효과 트랜지스터(3)를 포함한다.
본 발명에 따라, 바이어싱 트랜지스터(3)의 상호 접속된 게이트(G3) 및 드레인(D3)에는 정 바이어싱 DC 전류가 공급된다.
도 2에서, 이러한 정 바이어싱 전류(IB)는 착신 RF 신호와 함께 RF 신호 입력 단자(2)를 통해 외부 회로(도시 생략)에 의해 공급된다. 인덕터(L)는 바이어싱 트랜지스터(3)로부터 착신 RF 신호를 분리하기 위해 사용된다.
바이어싱 트랜지스터(3)로부터의 출력 전압은 전력 트랜지스터(1)의 게이트 바이어싱 전압(VG)을 제어한다.
바이어싱 트랜지스터(3)로부터의 출력 전압은 입력 바이어싱 전류(IB)가 고정되었기 때문에, 온도가 증가할 때 감소한다. 따라서, 전력 트랜지스터(1)의 게이트 바이어스 전압(VG)은 영 입력 전류(IDQ)를 일정하게 유지시키기 위해 온도 증가에 따라 또한 감소한다.
따라서, 전력 트랜지스터(1)에 있어서 영 입력 전류(IDQ)의 온도 의존성은 제거된다.
전류 값 비율(IDQ/IB)은 전력 트랜지스터(1) 및 바이어싱 트랜지스터(3) 사이의 크기에서의 차이의 함수이다.
본 발명의 실시예에 따라, 바이어싱 트랜지스터(3)는 온도 추적을 최적화하기 위해 전력 트랜지스터(1)와 같이, 동일한 실리콘 칩(도시 생략)상에 존재하고, 바이어싱 트랜지스터(3)는 전력 트랜지스터(1)보다 많이 작다. 예를 들어, 100배 이상 작다.
전류비는 바이어싱 트랜지스터(3)가 전력 트랜지스터보다 많이 낮은 드레인-소스 전압으로 동작하기 때문에, 트랜지스터 크기의 비율과 정밀하게는 동일하지 않다는 것이 지적된다.
도 2에서 RF 신호로부터 바이어싱 트랜지스터(3)를 분리하는 인덕터(L)는 트랜지스터 2 및 3과 동일한 칩상에 통합될 수 있지만, 또한 칩 외부의 이산 소자일 수 있다.
도 3은 본 발명에 따르는 게이트 바이어싱 장치의 제 2 실시예를 도시한다.
도 3의 실시예는 상호 접속된 자신의 게이트(G3) 및 드레인(D3)을 갖는 바이어싱 LDMOS 트랜지스터(3)가 이러한 실시예에서 저항기 또는 인덕터로서 이해되는 높은 임피던스 소자(Z)인 RF 신호 분리 수단을 통해 전력 LDMOS 트랜지스터(1)의 게이트(G)에 자신의 상호 접속된 게이트(G3) 및 드레인(D3)이 접속된다는 점에서 도 2의 실시예와 거의 동일하다. 저항기는 트랜지스터와 통합하기 용이하게 선택될 수 있다.
그러나, 도 3의 실시예에서, 바이어싱 트랜지스터(3)의 상호 접속된 게이트(G3) 및 드레인(D3)에는 전력 트랜지스터(1)의 RF 신호 입력 단자(2)를 통해 정 바이어싱 전류(IB)가 공급되지 않는다. 그 대신, 상호 접속된 게이트(G3) 및 드레인(D3)에는 외부 전류원(도시 생략)으로부터 직접 정 바이어싱 전류(IB)가 공급된다.
상기로부터, 전력 트랜지스터의 영 입력 전류의 온도 의존성이 전력 트랜지스터와 동일한 실리콘 칩상에 존재하는 바이어싱 트랜지스터의 출력 전압에 의해 전력 트랜지스터의 게이트 바이어스 전압을 제어하고, 바이어싱 트랜지스터의 게이트 및 드레인을 상호 접속하여, 거기에 외부 회로로부터 정 전류를 공급함으로써 제거될 수 있다는 것이 명백하다.

Claims (5)

  1. 상호 접속된 게이트(G3) 및 드레인(D3)을 갖고, 상기 게이트(G3) 및 드레인(D3) 사이의 상호 접속점은 RF 분리 수단(L,R)을 통해 전력 트랜지스터(1)의 게이트(G)에 접속되고, 소스(S3)가 상기 전력 트랜지스터(1)의 소스(S)에 접속되는, 바이어싱 LDMOS 트랜지스터(3)를 동일한 칩상에서 포함하는 칩상에 존재하는 RF 전력 LDMOS 트랜지스터(1)용 게이트 바이어싱 장치에 있어서,
    상기 바이어싱 트랜지스터(3)의 게이트(G3) 및 드레인(D3) 사이의 상호 접속점은 상기 전력 트랜지스터(1)의 영 입력 전류(IDQ)를 칩 온도 변화에 무관하게 만들기 위해 외부적으로 발생되는 정 바이어싱 전류(IB)가 공급되도록 적응되는 것을 특징으로 하는 게이트 바이어싱 장치.
  2. 제 1 항에 있어서,
    상기 바이어싱 트랜지스터(3)는 상기 전력 트랜지스터(1)보다 더 작은 것을 특징으로 하는 게이트 바이어싱 장치.
  3. 제 2 항에 있어서,
    상기 바이어싱 트랜지스터(3)는 상기 전력 트랜지스터(1)보다 100배 이상 작은 것을 특징으로 하는 게이트 바이어싱 장치.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 RF 분리 수단은 인덕터(L)이고, 상기 상기 바이어싱 트랜지스터(3)의 게이트(G3) 및 드레인(D3) 사이의 상호 접속점은 상기 인덕터(L)를 통해 상기 정 바이어싱 전류(IB)가 공급되도록 적응되는 것을 특징으로 하는 게이트 바이어싱 장치.
  5. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 RF 분리 수단은 높은 저항을 갖는 저항기(R)이고, 상기 바이어싱 트랜지스터(3)의 게이트(G3) 및 드레인(D3) 사이의 상호 접속점은 상기 정 바이어싱 전류(IB)가 직접 공급되도록 적응되는 것을 특징으로 하는 게이트 바이어싱 장치.
KR1020017008749A 1999-01-25 1999-12-30 게이트 바이어싱 장치 KR100580748B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9900210A SE516012C2 (sv) 1999-01-25 1999-01-25 Styreförspänningsanordning
SE9900210-7 1999-01-25

Publications (2)

Publication Number Publication Date
KR20010108087A KR20010108087A (ko) 2001-12-07
KR100580748B1 true KR100580748B1 (ko) 2006-05-15

Family

ID=20414206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008749A KR100580748B1 (ko) 1999-01-25 1999-12-30 게이트 바이어싱 장치

Country Status (11)

Country Link
US (1) US6288596B1 (ko)
EP (1) EP1153475B1 (ko)
JP (1) JP2002535907A (ko)
KR (1) KR100580748B1 (ko)
CN (1) CN1196252C (ko)
AU (1) AU2334900A (ko)
CA (1) CA2359679A1 (ko)
DE (1) DE69934828T2 (ko)
SE (1) SE516012C2 (ko)
TW (1) TW427026B (ko)
WO (1) WO2000044089A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452370B1 (en) * 2001-11-13 2002-09-17 Agilent Technologies, Inc. Low noise biasing technique
US6600301B1 (en) * 2002-04-30 2003-07-29 Raytheon Company Current shutdown circuit for active bias circuit having process variation compensation
US7286016B2 (en) * 2002-10-30 2007-10-23 Nxp B.V. Amplifier bias circuit, method for biasing an amplifier and integrated circuit comprising an amplifier bias circuit
US6956437B2 (en) * 2003-12-23 2005-10-18 Agere Systems Inc. Metal-oxide-semiconductor device having integrated bias circuit
EP1726091A1 (en) * 2004-03-09 2006-11-29 Nokia Corporation Temperature compensating circuit
US7034618B2 (en) 2004-03-09 2006-04-25 Nokia Corporation Temperature compensating circuit
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
US7489191B2 (en) 2007-06-08 2009-02-10 General Electric Company Circuit and method for reducing bias noise in amplifier circuits
JP5124292B2 (ja) * 2008-01-10 2013-01-23 ルネサスエレクトロニクス株式会社 電力スイッチ回路
US8786355B2 (en) * 2011-11-10 2014-07-22 Qualcomm Incorporated Low-power voltage reference circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772429A (en) * 1980-10-22 1982-05-06 Toshiba Corp Semiconductor integrated circuit device
FR2649841B1 (fr) * 1989-07-17 1994-10-14 Sgs Thomson Microelectronics Circuit de commande de grille d'un transistor mos
US5045822A (en) * 1990-04-10 1991-09-03 Pacific Monolithics Active power splitter
US5027082A (en) * 1990-05-01 1991-06-25 Microwave Modules & Devices, Inc. Solid state RF power amplifier having improved efficiency and reduced distortion
KR100323775B1 (ko) * 1993-01-08 2002-06-20 이데이 노부유끼 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로
US5808496A (en) * 1993-05-19 1998-09-15 Texas Instruments Incorporated Low current comparator with hysteresis
JPH0946141A (ja) * 1995-07-27 1997-02-14 Nec Eng Ltd バイアス回路
US6150852A (en) * 1999-01-14 2000-11-21 Qualcomm Incorporated Active differential to single-ended converter

Also Published As

Publication number Publication date
CN1333944A (zh) 2002-01-30
EP1153475B1 (en) 2007-01-10
CA2359679A1 (en) 2000-07-27
SE9900210L (sv) 2000-07-26
EP1153475A1 (en) 2001-11-14
TW427026B (en) 2001-03-21
SE516012C2 (sv) 2001-11-05
CN1196252C (zh) 2005-04-06
WO2000044089A1 (en) 2000-07-27
US6288596B1 (en) 2001-09-11
DE69934828T2 (de) 2007-08-16
JP2002535907A (ja) 2002-10-22
AU2334900A (en) 2000-08-07
SE9900210D0 (sv) 1999-01-25
DE69934828D1 (de) 2007-02-22
KR20010108087A (ko) 2001-12-07

Similar Documents

Publication Publication Date Title
US5506544A (en) Bias circuit for depletion mode field effect transistors
EP0942524A2 (en) Radio frequency amplifiers
JPH05315852A (ja) 電流制限回路および電流制限回路用定電圧源
US6864751B1 (en) Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range
JPH09260957A (ja) 半導体増幅回路
JP2003017954A (ja) 高周波電力増幅回路
US6114901A (en) Bias stabilization circuit
US6304130B1 (en) Bias circuit for depletion mode field-effect transistors
US6127892A (en) Amplification circuit
KR100580748B1 (ko) 게이트 바이어싱 장치
WO2020018681A1 (en) Power-on reset circuit
EP0700090A1 (en) Semiconductor integrated circuit comprising a current mirror circuit
KR101163883B1 (ko) 실질적으로 일정한 전류를 제공하는 디바이스 및 장치
US7292088B2 (en) Gate driver output stage with bias circuit for high and wide operating voltage range
US6087896A (en) Compensation technique using MOS capacitance
US5012134A (en) DC bootstrapped unity gain buffer
US10848142B2 (en) Constant resistance input pass switch with overvoltage protection
US6535067B1 (en) Power saturation control of class C bipolar amplifiers
US6051993A (en) Level shift circuit compensating for circuit element characteristic variations
US7420420B2 (en) FET bias circuit
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
US6507242B1 (en) Gain switching scheme for amplifiers with digital automatic gain control
US20230268897A1 (en) Nonlinear frequency compensation system
US6255868B1 (en) Buffer circuit and hold circuit
US6535059B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 14