JPH03283708A - Agc回路 - Google Patents

Agc回路

Info

Publication number
JPH03283708A
JPH03283708A JP2080715A JP8071590A JPH03283708A JP H03283708 A JPH03283708 A JP H03283708A JP 2080715 A JP2080715 A JP 2080715A JP 8071590 A JP8071590 A JP 8071590A JP H03283708 A JPH03283708 A JP H03283708A
Authority
JP
Japan
Prior art keywords
gain
circuit
agc
terminal
temperature compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2080715A
Other languages
English (en)
Inventor
Minoru Mogi
稔 茂木
Katsumasa Yokouchi
克政 横内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2080715A priority Critical patent/JPH03283708A/ja
Publication of JPH03283708A publication Critical patent/JPH03283708A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] 本発明は衛星放送受信機等に用いられるAGC回路の温
度補償方法に関する。
[従来技術] 衛星放送受信機等の高周波受信回路に要求される性能の
一つに利得制御特性がある。たとえば衛星放送受信機に
おいては入力信号レベルに応じて40dB以上の利得制
御量が必要である。一方、利得制御特性は歪妨害特性お
よび雑音特性とも密接な関係があり、そのために利得制
御回路をRF部とIF部に分離して配置し、PINダイ
オードやデュアルゲートFET等を用いた利得制御回路
を組み合わせて使用することで、歪妨害特性および雑音
特性を考慮した利得制御量のバランス設計を行っている
一方、最近はG a A s F E Tを用いて入力
段の広帯域増幅器から利得制御増幅器1周波数変換器、
発振器にいたるまで多くの回路を取り込んだICが開発
されてきている。
[発明が解決しようとしている課題] 上記GaAsFETを用いたICは温度が変化するとF
ETのしきい電圧やgm値が変化するために回路の利得
が変わるという問題点がある。したがってICおよびそ
の他の利得制御回路を組み合わせて用いることで、歪妨
害特性および雑音特性のバランス設計を行っている場合
、ICの利得変動が大きいと全体の利得制御量のバラン
スに支障を来たし、特性劣化を招く恐れがある。
本発明は上記問題点を解決し、ICの利得変動をおさえ
ることで受信機の特性の安定化を図ることを目的とする
[課題を解決するための手段] 上記目的はAGC制御電圧を温度補償回路を介してIC
の利得制御端子に印加することにより解決される。
[作用] GaAsFETを用いたICは温度が高くなるとFET
のしきい電圧やgm値が変化するために利得が低下する
。そこでICのAGCバイアス印加端子に温度補償回路
を接続して、温度上昇時にICに印加されるAGC電圧
を高くして利得を上げるように補償を行なうと、ICの
温度による利得変化とAGC電圧の温度補償による利得
変化が相殺され、外部より供給されるAGC制御電圧に
対してICの利得は安定化される。
[実施例] 以下、本発明の一実施例を第1図を用いて説明する。第
1図は本発明を用いたAGC回路の一実施例で、1は内
部に利得制御回路を内蔵した高周波信号処理IC12は
高周波信号入力端子、3は高周波信号出力端子、4はA
GC電圧供給端子、5はICへのAGC電圧印加端子、
6は温度補償回路である。高周波信号入力端子2より入
力された高周波信号はICIにて増幅、周波数変換等の
信号処理が行おれた後、高周波信号出力端子3より出力
される。また、ICIはAGC電圧印加端子5より印加
される電圧により利得が制御される。
ここでICIをG a A s F E Tにより構成
した場合、温度が変化するとFETのしきい電圧やgm
値が変化するためにICの利得が変動する。したがって
入力信号に対して一定の出力信号レベルを得るためのA
GC電圧は温度番こよりICの利得が変化した分だけ変
動する。そこでAGC電圧供給端子4より供給される電
圧を温度補償回路6を介してICのAGC電圧印加端子
5に印加し、温度補償回路6はICの利得変化分が相殺
されるよう4ニーICに印加AGc電圧を補正すること
により、AGC電圧供給端子4から供給するAGC電圧
はけ温度に無関係とすることができる。
第2図に衛星放送受信機のチューナ部の回路ブロック図
を示す、9は第1IF信号入方端子、loOは広帯域増
幅器、11はPIN  AGC回路、12はRF  A
GC回路、13はミクサ回路、14はIF  AGC@
路、15は局部発振器、16は第2IF信号比力端子、
17はAGC電圧供給端子である。衛星放送受信機では
第1IF信号入力端子9には入力信号レベルがおよそ−
65〜−25dBmの多チャンネルの信号が入力され、
広帯域増幅1110.PIN  AGC回路11、RF
AGC回路12でレベル制御された後、ミクサ回路13
にて局部発振器13の発振信号と混合され、受信チャン
ネルのみがIF  AGC回814に入力され、一定信
号レベルに制御されて第2工F信号出力端子16より出
力される。ここでPIN  AGC回路11、RF  
AGC回路12およびIF  AGC回路14にはAG
C電圧供給端子17より供給されるAGC制御電圧が印
加され、第1IF信号入力端子9に入力される信号レベ
ルの如何にかかわらず、第2IF信号呂力端子16より
出力される第2IF信号出力レベルを一定に保つように
利得制御を行なっている。ここで第1IF信号入力端子
9には多波の信号が入力されるために、入力信号レベル
が大゛きいときには歪妨害特性が問題となり、入力段の
PIN  AGC回路11の減衰量が大きくなるよう回
路設計を行うことで特性の改善を図ることができる。一
方、入力レベルが小さいときには入力部の損失が雑音特
性に影響をおよぼすために、入力部の減衰量を小さくし
、IF部で減衰量をとることが望ましい、そこでAGC
回路の設計を行う際には歪妨害特性および雑音特性を考
慮した各AGC回路の利得制御量のバランス設計が必要
である。
ここで第2図に示す衛星放送受信機に第1図で説明した
GaAs  FETにより構成されたICを適用した場
合、前述したように本発明の温度補償回路6を用いない
と、温度に対してICの利得が変化することから、第2
IF信号出力レベルを一定に保つためのAGC電圧が変
化し、各AGC回路の利得制御量のバランスに狂いが生
じるために、歪妨害特性もしくは雑音特性の特性劣化を
招く恐れがある。一方、本発明の温度補償回路6を用い
た場合は温度による工C1の利得変化は温度補償回路6
で補正されるためにAGC電圧供給端子17より印加さ
れる制御電圧は温度に対して安定化され、全体の利得制
御量のバランスは一定に保たれるので、特性の安定化が
図れる。
第3図に本発明を用いた利得制御回路の1実施例を示す
、同図は利得制御回路にデュアルゲートFETを用いた
例で第1図と同じ機能を有するものは同一記号を付して
説明を略す、18は温度補償素子、19,20.24は
バイアス抵抗、21は電源電圧供給端子、22は接地端
子、23はデュアルゲートFET、25.26は接地容
量で、ある、ICの高周波信号入力端子2より入力され
た高周波信号はデュアルゲートFET23のゲート1に
入力され、増幅してドレイン端子より出力され、その他
の回路で処理された後、高周波信号出力端子3より出力
される。デュアルゲートFET23の利得はAGC電圧
供給端子4よりAGC電圧印加端子5を介して印加され
る電圧で制御される。前述のように温度が上昇するとし
きい電圧やgm値が変化するためにデュアルゲートFE
T23の利得は低下する。一方、第3図の実施例に示す
ように、AGC電圧供給端子4とAGC電圧印加端子5
の間に温度補償回路を挿入すると、たとえば温度補償素
子18に温度上昇に対して抵抗値が減少するようなサー
ミスタを用いた場合、温度が上昇すると温度補償素子1
8の抵抗値が減少し。
AGC電圧印加端子5に印加される電圧は大きくなるた
めに、デュアルゲートFET23の利得は増加する。し
たがって、FET自身の温度による利得変化と温度補償
素子18によるFET23の利得変化が相殺されるよう
に温度補償素子18の定数を設定することにより、IC
Iの利得の安定化を図ることができる。
第4図にデュアルゲートFETを用いた他の実施例を示
す、同図において第3図と同じ機能を有するものは同一
記号を付して説明を略す0本実施例はデュアルゲートF
ET23のゲート1に温度補償素子18を接続してゲー
トlのバイアス条件を変えることで温度補償を行なう例
で、ゲート2に温度補償素子番設ける方法゛に比べて制
御感度が小さい欠点があるが、AGC電圧供給端子4よ
り供給される電圧をそのままICに加えることができる
利点がある。
第5図に本発明を用いた利得制御回路の他の1実施例を
示す、、同図は利得制御回路番口差動増輻器を用いた例
で第3図と同じ機能を−有するものは同一記号を付して
説明を略i、27.28はFET。
29は接地容量である。2個のFET27はFET28
を定電流源とした差動増幅器を構成しており、増幅器の
利得はAGC電圧印加端子5よりFET28のゲートに
印加する電圧を変えてFET28の電流値を変化させる
ことにより制御する。
本実施例においても、AGC電圧供給端子4とへ〇C電
圧印加端子5の間に第3図の実施例と同様に温度補償回
路を挿入すると、温度が上昇するとAGC電圧印加端子
5に印加される電圧は大きくなり、FET28の電流が
増加し、差動増幅器の利得は増加することから差動増幅
器の利得変化が相殺され、工C1の利得の安定化を図る
ことができる。
尚、以上の実施例では温度補償素子に温度上昇に対して
抵抗値が減少するサーミスタを用いた場合について説明
したが、逆の特性のものをAGC電圧印加端子5と接地
端子間に接続しても同様の効果が得られる。また、温度
補償素子として本実施例ではサーミスタを用いたが、温
度により抵抗値、電圧値、電流値等が変わる他の素子を
用いても同様の効果が得られる。
第6図に本発明の回路を基板に実装した1実施例の断面
図を示す、同図において第3図と同じ機能を有するもの
は同一記号を付して説明を略す。
31はICIのリード、32.33は配線導体、34は
スルホール導体、35は実装基板である。
温度補償素子18をICIに近接して配し、ICのリー
ド31と温度補償素子18を直接接続することにより、
ICIより発生する熱を迅速に温度補償素子18に伝え
ることができ、電源投入時の初期変動にも対応すること
が可能となる。
[発明の効果] 本発明によれば、温度補償回路を用いてICの温度によ
る利得変動を安定化することにより、利得制御時の各回
路の利得バランスを最適状態に保つことができ、特性の
安定化が図れる。
【図面の簡単な説明】
第1図は本発明を用いた回路のブロック図、第2図は衛
星放送受信機のブロック図、第3図、第4図、第5図は
AGC温度補償回路の実施例、第6図は本発明を用いた
1実装回路例の断面図である。 1・・・IC,2・・・IC入力端子、3・・・IC出
力端子、4・・・AGC電圧入力端子、5・・・ICA
GC入力端子、6・・・温度補償素子、9・・・RFF
力端子。 10・・・RF増増器器11・・・PINAGC回路、
12・・・RFAGCF路、13・・・ミクサ、14・
・・IFAGCF路、15・・・局部発振器、16・・
・IFF力端子、18・・・サーミスタ、19.20.
24・・・バイアス抵抗、21・・・IC電源電圧端子
、22・・・接地端子、23・・・デュアルゲートFE
T、25.26.29・・・接地コンデンサ、27.2
8・・・FET、30・・・バイアス用端子、31・・
・ICのリード、32.33・・・回路パターン、34
・・・スルーホール、35・・・基板。 第 口 兇 図 第 4 晃 夕 図 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)利得制御機能を有するICに温度により特性が変
    化する回路を接続し、該回路は該ICの温度による利得
    変化を補償するように動作することを特徴とするAGC
    回路。
  2. (2)特許請求の範囲第1項記載のAGC回路において
    、該ICは外部より利得を制御するための端子を有し、
    利得制御電圧は該温度補償回路を介してICの利得制御
    端子に印加されることを特徴とするAGC回路。
  3. (3)複数の利得制御回路を含む信号処理回路により構
    成された高周波受信機において、各利得制御回路は共通
    の制御定数により制御され、該利得制御回路のうち少な
    くとも1つは特許請求の範囲第2項記載のAGC回路に
    より構成されていることを特徴とする受信機。
JP2080715A 1990-03-30 1990-03-30 Agc回路 Pending JPH03283708A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2080715A JPH03283708A (ja) 1990-03-30 1990-03-30 Agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080715A JPH03283708A (ja) 1990-03-30 1990-03-30 Agc回路

Publications (1)

Publication Number Publication Date
JPH03283708A true JPH03283708A (ja) 1991-12-13

Family

ID=13726042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2080715A Pending JPH03283708A (ja) 1990-03-30 1990-03-30 Agc回路

Country Status (1)

Country Link
JP (1) JPH03283708A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670903A (ja) * 1992-08-26 1994-03-15 Hitachi Medical Corp Mri装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670903A (ja) * 1992-08-26 1994-03-15 Hitachi Medical Corp Mri装置

Similar Documents

Publication Publication Date Title
US5210504A (en) Semiconductor device for tv tuner and tv tuner using the same
US6052032A (en) Radio frequency amplifiers
US5896063A (en) Variable gain amplifier with improved linearity and bandwidth
US5994963A (en) Amplifier circuit and multistage amplifier circuit
US4754233A (en) Low noise ultra high frequency amplifier having automatic gain control
US6304142B1 (en) Variable transconductance amplifier
JP2002076805A (ja) Agc増幅回路及びそれを用いた受信装置
US6922556B2 (en) System and method for establishing a bias current using a feedback loop
US6744308B1 (en) System and method for establishing the input impedance of an amplifier in a stacked configuration
US6288596B1 (en) Gate biasing arrangement to temperature compensate a quiescent current of a power transistor
US8884816B2 (en) Temperature compensating device and satellite signal receiving system
US6876843B2 (en) Radio frequency amplifier with improved intermodulation performance
JPH03283458A (ja) Icの温度補償回路
JPH03283708A (ja) Agc回路
US6693492B2 (en) Variable gain low-noise amplifier and method
CA1195390A (en) High frequency amplifier circuit
JP2000307365A (ja) Rfバッファ回路および動作方法
EP1349268B1 (en) MOS variable gain amplifier
US6535068B1 (en) System and method for temperature compensated IF amplifier
US5338989A (en) Microwave integrated circuit
EP1198061A2 (en) Low noise block down-converter having temperature characteristic compensating circuit
JPH036040Y2 (ja)
GB2239752A (en) Radio frequency mixer circuit
JPS63185211A (ja) モノリシツクマイクロ波増幅器
JPH10261926A (ja) 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路