JP2000307365A - Ｒｆバッファ回路および動作方法 - Google Patents
Ｒｆバッファ回路および動作方法Info
- Publication number
- JP2000307365A JP2000307365A JP2000083720A JP2000083720A JP2000307365A JP 2000307365 A JP2000307365 A JP 2000307365A JP 2000083720 A JP2000083720 A JP 2000083720A JP 2000083720 A JP2000083720 A JP 2000083720A JP 2000307365 A JP2000307365 A JP 2000307365A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- output
- signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 33
- 238000011017 operating method Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】入力信号の電力レベルが変化しても電力レベル
を一定に維持するＲＦバッファを提供する。 【解決手段】 ＲＦバッファが単一終端出力信号および
差動出力信号をもたらす。差動出力信号の平均電圧が増
幅器（４０）によって参照電圧（ＶＲ）と比較される。
増幅器（４０）は、第１トランジスタ（２４）を流れる
バイアス電流と、第２トランジスタ（４６）を流れるミ
ラー化されたバイアス電流とを制御するためのフィード
バック信号を供給する。これらバイアス電流は、入力端
子（２０）における信号レベルに実質的に依存せず、差
動出力信号（ＯＵＴー、ＯＵＴ＋）を生成する。第１ト
ランジスタ（２４）を流れる信号電流は、出力トランジ
スタ（６６）を制御する。第２トランジスタ（４６）を
流れる信号電流は、ＲＦバッファ（１０）のプッシュプ
ル出力段内の他の出力トランジスタ（５６）を制御す
る。
を一定に維持するＲＦバッファを提供する。 【解決手段】 ＲＦバッファが単一終端出力信号および
差動出力信号をもたらす。差動出力信号の平均電圧が増
幅器（４０）によって参照電圧（ＶＲ）と比較される。
増幅器（４０）は、第１トランジスタ（２４）を流れる
バイアス電流と、第２トランジスタ（４６）を流れるミ
ラー化されたバイアス電流とを制御するためのフィード
バック信号を供給する。これらバイアス電流は、入力端
子（２０）における信号レベルに実質的に依存せず、差
動出力信号（ＯＵＴー、ＯＵＴ＋）を生成する。第１ト
ランジスタ（２４）を流れる信号電流は、出力トランジ
スタ（６６）を制御する。第２トランジスタ（４６）を
流れる信号電流は、ＲＦバッファ（１０）のプッシュプ
ル出力段内の他の出力トランジスタ（５６）を制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にアナログ増
幅器に関し、特に無線周波数（ＲＦ）アナログバッファ
に関するものである。
幅器に関し、特に無線周波数（ＲＦ）アナログバッファ
に関するものである。
【０００２】
【発明の背景】コードレス電話、ページャ、セルラ電話
などの無数の無線通信応用分野において受信機回路が用
いられている。受信機回路は典型的には、アンテナから
の無線周波変調信号を受信する。受信機は入力低雑音増
幅器とそれに続くフィルタおよびミクサを含む。ＲＦ信
号が高周波で送信され、ミクサにより受信される。ミク
サは局部発振信号を使用し、さらなる処理のためにＲＦ
信号をＩＦ信号に下方変換する。入力信号レベルおよび
入力周波数の広い範囲にわたって受信機の感度、線形性
および雑音特性を維持することが望まれる。
などの無数の無線通信応用分野において受信機回路が用
いられている。受信機回路は典型的には、アンテナから
の無線周波変調信号を受信する。受信機は入力低雑音増
幅器とそれに続くフィルタおよびミクサを含む。ＲＦ信
号が高周波で送信され、ミクサにより受信される。ミク
サは局部発振信号を使用し、さらなる処理のためにＲＦ
信号をＩＦ信号に下方変換する。入力信号レベルおよび
入力周波数の広い範囲にわたって受信機の感度、線形性
および雑音特性を維持することが望まれる。
【０００３】ＲＦ信号の下方変換のためにミクサが使用
する局部発振信号を増幅するために、ＲＦバッファを用
いることができる。ＲＦバッファの他の応用として、送
信部分による送信用信号をバッファすることがある。Ｒ
Ｆバッファは、位相ロックループ回路内のスケーラへと
通過する前に、電圧制御発振器により生成された信号の
増幅をもたらすインターフェイスブロックである。
する局部発振信号を増幅するために、ＲＦバッファを用
いることができる。ＲＦバッファの他の応用として、送
信部分による送信用信号をバッファすることがある。Ｒ
Ｆバッファは、位相ロックループ回路内のスケーラへと
通過する前に、電圧制御発振器により生成された信号の
増幅をもたらすインターフェイスブロックである。
【０００４】ＲＦバッファは、外部トランジスタ、イン
ダクタおよびキャパシタを用いて実装されてきた。しか
し、外部成分はボードスペースを喰い、かつコスト高と
なる。従来技術ＲＦバッファの製造において外部成分の
使用を許容することにより、性能的問題や各部材間の変
動の問題を起こした。
ダクタおよびキャパシタを用いて実装されてきた。しか
し、外部成分はボードスペースを喰い、かつコスト高と
なる。従来技術ＲＦバッファの製造において外部成分の
使用を許容することにより、性能的問題や各部材間の変
動の問題を起こした。
【０００５】ゆえに、広範な周波数動作帯域を有し、入
力信号の電力レベルが変化しても電力レベルを一定に維
持するＲＦバッファの必要性がある。完全に集積化され
コストを削減したＲＦバッファはさらに利点がある。
力信号の電力レベルが変化しても電力レベルを一定に維
持するＲＦバッファの必要性がある。完全に集積化され
コストを削減したＲＦバッファはさらに利点がある。
【０００６】
【実施例】図１は、本発明の実施例に従った単一終端・
差動出力型のＲＦ出力バッファ１０の概略回路図であ
る。ＲＦバッファ１０は、広い動作帯域を有し、低雑
音、高利得、高線形性であり、しかもデュアルバンドＲ
Ｆ応用において低電流消費を維持する。ＲＦバッファ１
０は、ＲＦ信号の下方変換のためミクサが用いる局部発
振信号を増幅する受信機に用いることができる。また、
位相ロックループ回路内のプリスケーラへと局部発振信
号を通過させる前に局部発振信号をバッファするための
受信機にも用いることができる。電圧制御発振器（ＶＣ
Ｏ）により生成された信号が、動作電圧および温度の変
動により電圧を著しく変化させる出力段を有する。ＲＦ
バッファ１０は、出力信号を生成する際、入力信号レベ
ルに実質的に依存しないバイアス電流をもたらす。
差動出力型のＲＦ出力バッファ１０の概略回路図であ
る。ＲＦバッファ１０は、広い動作帯域を有し、低雑
音、高利得、高線形性であり、しかもデュアルバンドＲ
Ｆ応用において低電流消費を維持する。ＲＦバッファ１
０は、ＲＦ信号の下方変換のためミクサが用いる局部発
振信号を増幅する受信機に用いることができる。また、
位相ロックループ回路内のプリスケーラへと局部発振信
号を通過させる前に局部発振信号をバッファするための
受信機にも用いることができる。電圧制御発振器（ＶＣ
Ｏ）により生成された信号が、動作電圧および温度の変
動により電圧を著しく変化させる出力段を有する。ＲＦ
バッファ１０は、出力信号を生成する際、入力信号レベ
ルに実質的に依存しないバイアス電流をもたらす。
【０００７】トランジスタ１２のベース端子とコレクタ
端子は共通に接続され、エミッタ端子はグラウンドなど
のバイアス電圧を受けるため第１電源導体（Ｖｓｓ）に
接続される。抵抗器１４の第１端子はトランジスタ１２
のベース・コレクタ共通端子に接続され、第２端子はノ
ード１６に接続される。抵抗器１４は約６オームの抵抗
値を有する。ノード１６は、入力信号ＩＮを受信する端
子２０にキャパシタ１８を通して結合される。トランジ
スタ２４のエミッタ端子は、約６オームの抵抗器２２を
通して、ノード１６に接続される。トランジスタ２４の
コレクタ端子は、出力信号ＯＵＴ＋を供給するために端
子２６に接続される。トランジスタ２４のコレクタ端子
はさらに、約１００オームの抵抗器３０を通して、第２
電源導体に結合される。第２電源導体は約３ボルトのバ
イアス電圧ＶＣＣを受ける。
端子は共通に接続され、エミッタ端子はグラウンドなど
のバイアス電圧を受けるため第１電源導体（Ｖｓｓ）に
接続される。抵抗器１４の第１端子はトランジスタ１２
のベース・コレクタ共通端子に接続され、第２端子はノ
ード１６に接続される。抵抗器１４は約６オームの抵抗
値を有する。ノード１６は、入力信号ＩＮを受信する端
子２０にキャパシタ１８を通して結合される。トランジ
スタ２４のエミッタ端子は、約６オームの抵抗器２２を
通して、ノード１６に接続される。トランジスタ２４の
コレクタ端子は、出力信号ＯＵＴ＋を供給するために端
子２６に接続される。トランジスタ２４のコレクタ端子
はさらに、約１００オームの抵抗器３０を通して、第２
電源導体に結合される。第２電源導体は約３ボルトのバ
イアス電圧ＶＣＣを受ける。
【０００８】トランジスタ４６のコレクタ端子は、約１
００オームの抵抗器３４を通して、第２電源導体に結合
される。トランジスタ４６のコレクタ端子は、出力信号
ＯＵＴーを供給するために端子２８に接続される。トラ
ンジスタ４６のベース端子は、約１．５〜１．８ボルト
の範囲のバイアス電圧を受けるため端子６４に接続され
る。トランジスタ４６のエミッタ端子は、約３９オーム
の抵抗器４８を通して、トランジスタ５０のコレクタ端
子に結合される。トランジスタ５０のベース端子はノー
ド１６に接続され、エミッタ端子は約６０オームの抵抗
器５２を通して、第１電源導体に接続される。
００オームの抵抗器３４を通して、第２電源導体に結合
される。トランジスタ４６のコレクタ端子は、出力信号
ＯＵＴーを供給するために端子２８に接続される。トラ
ンジスタ４６のベース端子は、約１．５〜１．８ボルト
の範囲のバイアス電圧を受けるため端子６４に接続され
る。トランジスタ４６のエミッタ端子は、約３９オーム
の抵抗器４８を通して、トランジスタ５０のコレクタ端
子に結合される。トランジスタ５０のベース端子はノー
ド１６に接続され、エミッタ端子は約６０オームの抵抗
器５２を通して、第１電源導体に接続される。
【０００９】トランジスタ５６，６６は、プッシュプル
出力段を形成する。トランジスタ６６のコレクタ端子
は、第２電源導体に接続される。トランジスタ６６のベ
ース端子は、トランジスタ２４のコレクタ端子に接続さ
れる。トランジスタ６６のエミッタ端子は、ノード５８
においてトランジスタ５６のコレクタ端子に接続され
る。キャパシタ６０がノード５８と端子６２を接続す
る。トランジスタ５６のベース端子は、トランジスタ５
０のコレクタ端子に接続される。トランジスタ５６のエ
ミッタ端子は、約２０オームの抵抗器５４を通して、第
１電源導体に接続される。
出力段を形成する。トランジスタ６６のコレクタ端子
は、第２電源導体に接続される。トランジスタ６６のベ
ース端子は、トランジスタ２４のコレクタ端子に接続さ
れる。トランジスタ６６のエミッタ端子は、ノード５８
においてトランジスタ５６のコレクタ端子に接続され
る。キャパシタ６０がノード５８と端子６２を接続す
る。トランジスタ５６のベース端子は、トランジスタ５
０のコレクタ端子に接続される。トランジスタ５６のエ
ミッタ端子は、約２０オームの抵抗器５４を通して、第
１電源導体に接続される。
【００１０】増幅器４０が非反転入力および反転入力を
有する。抵抗器３６，３８が端子２６と２８との間に直
列に接続される。増幅器４０の非反転入力は、抵抗器３
６を抵抗器３８に接続している端子に接続される。増幅
器４０の反転入力は、ＶＣＣ以下の約０．１ボルトの参
照電圧ＶＲを受けるように接続される。増幅器４０の出
力は、トランジスタ２４のベース端子に接続される。例
示として、増幅器４０は、その出力から第１電源導体に
接続された抵抗器４２，キャパシタ４４を有するトラン
スコンダクタンス増幅器である。
有する。抵抗器３６，３８が端子２６と２８との間に直
列に接続される。増幅器４０の非反転入力は、抵抗器３
６を抵抗器３８に接続している端子に接続される。増幅
器４０の反転入力は、ＶＣＣ以下の約０．１ボルトの参
照電圧ＶＲを受けるように接続される。増幅器４０の出
力は、トランジスタ２４のベース端子に接続される。例
示として、増幅器４０は、その出力から第１電源導体に
接続された抵抗器４２，キャパシタ４４を有するトラン
スコンダクタンス増幅器である。
【００１１】抵抗器３９，３４はＲＦバッファ１０の出
力負荷素子であることに留意すべきである。バイポーラ
トランジスタ負荷、ＭＯＳＦＥＴ負荷，インダクタ、ダ
イオードその他素子などの他の負荷素子も、差動出力信
号を生成するよう機能する。
力負荷素子であることに留意すべきである。バイポーラ
トランジスタ負荷、ＭＯＳＦＥＴ負荷，インダクタ、ダ
イオードその他素子などの他の負荷素子も、差動出力信
号を生成するよう機能する。
【００１２】変形的には、増幅器５１が電圧を生成し、
それが端子６４に供給される。増幅器５１の非反転入力
は他の参照電圧を受け、反転入力はトランジスタ５６の
エミッタ端子に接続される。キャパシタ５５および抵抗
器５３が、互いに並列に接続され、増幅器５１により生
成された出力信号をグラウンドに接続する。
それが端子６４に供給される。増幅器５１の非反転入力
は他の参照電圧を受け、反転入力はトランジスタ５６の
エミッタ端子に接続される。キャパシタ５５および抵抗
器５３が、互いに並列に接続され、増幅器５１により生
成された出力信号をグラウンドに接続する。
【００１３】動作について説明する。ＲＦバッファ１０
は入力信号を受信し、端子６２において単一終端（sing
le ended）出力信号を供給し、端子２６，２８において
差動出力信号を供給する。ＲＦバッファ１０は、フィー
ドバック回路、すなわち抵抗器３６，３８および増幅器
４０を用いて、出力信号を生成し、端子２０における入
力信号レベルに実質的に依存しないバイアス電流Ｉ24、
Ｉ46を供給する。電流Ｉ24はトランジスタ２４により導
通されるコレクタ電流であり、電流Ｉ46はトランジスタ
４６により導通されるコレクタ電流である。電流Ｉ24、
Ｉ46は、バイアス電流および信号電流の両方を表現す
る。Ｉ24、Ｉ46の信号電流部分は変化するけれども、バ
イアス電流部分は実質的に互いに整合している。このフ
ィードバック回路によって、バイアス電流Ｉ24、Ｉ46が
参照電圧ＶＲにより設定された電流値を有することが保
証される。電流Ｉ24、Ｉ46の電流値は、参照電圧ＶＲを
抵抗器３０（または抵抗器３４、何故なら３０と３４は
同一の抵抗値を有する）の抵抗値で除算した値によって
決定される。
は入力信号を受信し、端子６２において単一終端（sing
le ended）出力信号を供給し、端子２６，２８において
差動出力信号を供給する。ＲＦバッファ１０は、フィー
ドバック回路、すなわち抵抗器３６，３８および増幅器
４０を用いて、出力信号を生成し、端子２０における入
力信号レベルに実質的に依存しないバイアス電流Ｉ24、
Ｉ46を供給する。電流Ｉ24はトランジスタ２４により導
通されるコレクタ電流であり、電流Ｉ46はトランジスタ
４６により導通されるコレクタ電流である。電流Ｉ24、
Ｉ46は、バイアス電流および信号電流の両方を表現す
る。Ｉ24、Ｉ46の信号電流部分は変化するけれども、バ
イアス電流部分は実質的に互いに整合している。このフ
ィードバック回路によって、バイアス電流Ｉ24、Ｉ46が
参照電圧ＶＲにより設定された電流値を有することが保
証される。電流Ｉ24、Ｉ46の電流値は、参照電圧ＶＲを
抵抗器３０（または抵抗器３４、何故なら３０と３４は
同一の抵抗値を有する）の抵抗値で除算した値によって
決定される。
【００１４】端子２０における入力信号電圧が上昇する
と、トランジスタ２４のベース・エミッタ電圧が低下
し、信号電流Ｉ24が減少する。端子２０における入力電
圧が上昇するとさらに、トランジスタ１２のベース・エ
ミッタ電圧が上昇し、トランジスタ１２により導通され
る信号電流が増大する。トランジスタ１２と抵抗器１４
の組合せがと欄５０と抵抗器５２の組合せとともに調整
されて、電流ミラーを形成する。こうして、トランジス
タ１２内の電流が増大すると、トランジスタ５０により
導通される電流が、トランジスタ１２，５０のエミッタ
面積の比に基づく比例関係をもって、増大する。トラン
ジスタ５０により導通される電流Ｉ50は、トランジスタ
４６，抵抗器４８を通してカスコード（cascode）され
る。トランジスタ５０により導通される電流が増大する
ときに、トランジスタ４６により導通される電流Ｉ46が
増大する。こうして、端子２０における電圧が上昇する
と、振動電流Ｉ24が減少し、信号電流Ｉ46が増大する。
と、トランジスタ２４のベース・エミッタ電圧が低下
し、信号電流Ｉ24が減少する。端子２０における入力電
圧が上昇するとさらに、トランジスタ１２のベース・エ
ミッタ電圧が上昇し、トランジスタ１２により導通され
る信号電流が増大する。トランジスタ１２と抵抗器１４
の組合せがと欄５０と抵抗器５２の組合せとともに調整
されて、電流ミラーを形成する。こうして、トランジス
タ１２内の電流が増大すると、トランジスタ５０により
導通される電流が、トランジスタ１２，５０のエミッタ
面積の比に基づく比例関係をもって、増大する。トラン
ジスタ５０により導通される電流Ｉ50は、トランジスタ
４６，抵抗器４８を通してカスコード（cascode）され
る。トランジスタ５０により導通される電流が増大する
ときに、トランジスタ４６により導通される電流Ｉ46が
増大する。こうして、端子２０における電圧が上昇する
と、振動電流Ｉ24が減少し、信号電流Ｉ46が増大する。
【００１５】信号電流Ｉ24が減少すると、抵抗器３０の
電圧降下が小さくなり、したがって端子２６における電
圧が上昇する。さらに、信号電流Ｉ46が増大すると、抵
抗器３４の電圧降下が大きくなり、端子２８における電
圧が降下する。端子２６，２８における電圧は、等振幅
・逆位相で変化する。こうして、端子２０における電圧
上昇により、各短詩２６，２８においてバランスの取れ
た差動出力信号ＯＵＴ＋，ＯＵＴーが生成される。
電圧降下が小さくなり、したがって端子２６における電
圧が上昇する。さらに、信号電流Ｉ46が増大すると、抵
抗器３４の電圧降下が大きくなり、端子２８における電
圧が降下する。端子２６，２８における電圧は、等振幅
・逆位相で変化する。こうして、端子２０における電圧
上昇により、各短詩２６，２８においてバランスの取れ
た差動出力信号ＯＵＴ＋，ＯＵＴーが生成される。
【００１６】端子６２における単一終端出力信号は、プ
ッシュプルトランジスタ５６，６６により生成される。
端子２６における電圧が上昇すると、トランジスタ６６
のベース・エミッタ電圧が上昇する。トランジスタ６６
はエミッタフォロワであり、端子６２における電圧が上
昇する。トランジスタ５０は、端子２０における電圧が
上昇するときに低コレクタ電圧を有する反転増幅器の一
部である。トランジスタ５０の低コレクタ電圧は、トラ
ンジスタ５６のベース・エミッタ電圧を低下させ、トラ
ンジスタ５６の導通電流を減少させる。端子２０におけ
る電圧が上昇すると、トランジスタ６６の導通電流が増
大し、トランジスタ５６の導通電流が減少する。こうし
て、プッシュプルトランジスタ５６，６６のベース端子
における両電圧は、端子２０における電圧変化に応答し
て、互いに逆方向に変化する。プッシュプルトランジス
タ５６，６６により導通される電流は同相であり、端子
６２における出力信号の電圧変動振幅を増大させる。
ッシュプルトランジスタ５６，６６により生成される。
端子２６における電圧が上昇すると、トランジスタ６６
のベース・エミッタ電圧が上昇する。トランジスタ６６
はエミッタフォロワであり、端子６２における電圧が上
昇する。トランジスタ５０は、端子２０における電圧が
上昇するときに低コレクタ電圧を有する反転増幅器の一
部である。トランジスタ５０の低コレクタ電圧は、トラ
ンジスタ５６のベース・エミッタ電圧を低下させ、トラ
ンジスタ５６の導通電流を減少させる。端子２０におけ
る電圧が上昇すると、トランジスタ６６の導通電流が増
大し、トランジスタ５６の導通電流が減少する。こうし
て、プッシュプルトランジスタ５６，６６のベース端子
における両電圧は、端子２０における電圧変化に応答し
て、互いに逆方向に変化する。プッシュプルトランジス
タ５６，６６により導通される電流は同相であり、端子
６２における出力信号の電圧変動振幅を増大させる。
【００１７】本発明の一特徴によれば、端子２０におけ
る信号に実質的に依存せずに、各トランジスタ２４，４
６により導通されるバイアス電流Ｉ24、Ｉ46を制御す
る。増幅器４０は、抵抗器３６，３８を用いて端子２
６，２８に供給される電圧の平均値をもたらすフィード
バック回路である。端子２０におけるピーク・ピーク電
流が増大するときに、単一終端ＲＦバッファ１０はＡＢ
級増幅器として動作する。ＡＢ級動作において、平均バ
イアス電流Ｉ24、Ｉ46が増大され、端子２６，２８にお
ける信号ＯＵＴ＋，ＯＵＴーの平均電圧が減少する。
る信号に実質的に依存せずに、各トランジスタ２４，４
６により導通されるバイアス電流Ｉ24、Ｉ46を制御す
る。増幅器４０は、抵抗器３６，３８を用いて端子２
６，２８に供給される電圧の平均値をもたらすフィード
バック回路である。端子２０におけるピーク・ピーク電
流が増大するときに、単一終端ＲＦバッファ１０はＡＢ
級増幅器として動作する。ＡＢ級動作において、平均バ
イアス電流Ｉ24、Ｉ46が増大され、端子２６，２８にお
ける信号ＯＵＴ＋，ＯＵＴーの平均電圧が減少する。
【００１８】信号ＯＵＴー、ＯＵＴ＋の平均電圧が増幅
器４０の非反転端子へと供給され、反転端子に供給され
る参照電圧ＶＲと比較される。非反転端子における平均
電圧が参照電圧ＶＲよりも低い場合、増幅器４０はトラ
ンジスタ２４のベース端子に低出力電圧を生成する。ト
ランジスタ２４により導通されるバイアス電流Ｉ24およ
びトランジスタ４６により導通されるミラー化されたバ
イアス電流Ｉ46はともに、増幅器４０からの低出力電圧
によって減少される。バイアス電流Ｉ24、Ｉ46が減少す
ると、信号ＯＵＴー、ＯＵＴ＋の電圧レベルが上昇し、
それらの平均電圧値が参照電圧ＶＲにほぼ等しくなるま
で上昇する。こうして、増幅器４０は、各トランジスタ
２４，４６により導通されるバイアス電流Ｉ24、Ｉ
46を、端子２０の入力信号に依存せずに、制御するよう
機能する。
器４０の非反転端子へと供給され、反転端子に供給され
る参照電圧ＶＲと比較される。非反転端子における平均
電圧が参照電圧ＶＲよりも低い場合、増幅器４０はトラ
ンジスタ２４のベース端子に低出力電圧を生成する。ト
ランジスタ２４により導通されるバイアス電流Ｉ24およ
びトランジスタ４６により導通されるミラー化されたバ
イアス電流Ｉ46はともに、増幅器４０からの低出力電圧
によって減少される。バイアス電流Ｉ24、Ｉ46が減少す
ると、信号ＯＵＴー、ＯＵＴ＋の電圧レベルが上昇し、
それらの平均電圧値が参照電圧ＶＲにほぼ等しくなるま
で上昇する。こうして、増幅器４０は、各トランジスタ
２４，４６により導通されるバイアス電流Ｉ24、Ｉ
46を、端子２０の入力信号に依存せずに、制御するよう
機能する。
【００１９】一方、非反転端子における平均電圧が参照
電圧ＶＲよりも高い場合、増幅器４０はトランジスタ２
４のベース端子において高出力電圧を生成する。増幅器
４０からのこの高出力電圧によって、トランジスタ２４
により導通されるバイアス電流Ｉ24およびトランジスタ
４６により導通されるミラー化されたバイアス電流Ｉ 46
がともに増大される。この増大によって、両信号ＯＵＴ
ー、ＯＵＴ＋の電圧レベルが下降し、平均電圧値が参照
電圧ＶＲにほぼ等しくなるまで下降する。このようにし
て、増幅器４０は、各トランジスタ２４，４６により導
通されるバイアス電流Ｉ24、Ｉ46を、端子２０の入力信
号に依存せずに、制御するよう機能する。
電圧ＶＲよりも高い場合、増幅器４０はトランジスタ２
４のベース端子において高出力電圧を生成する。増幅器
４０からのこの高出力電圧によって、トランジスタ２４
により導通されるバイアス電流Ｉ24およびトランジスタ
４６により導通されるミラー化されたバイアス電流Ｉ 46
がともに増大される。この増大によって、両信号ＯＵＴ
ー、ＯＵＴ＋の電圧レベルが下降し、平均電圧値が参照
電圧ＶＲにほぼ等しくなるまで下降する。このようにし
て、増幅器４０は、各トランジスタ２４，４６により導
通されるバイアス電流Ｉ24、Ｉ46を、端子２０の入力信
号に依存せずに、制御するよう機能する。
【００２０】図２は、本発明の他の実施例にしたがっ
た、ＲＦバッファ７０の概略回路図であり、ＭＯＳＦＥ
Ｔを用いて、単一終端出力や差動出力を生成している。
図１と同じ参照番号は同じ要素を示している。英文字Ａ
は、トランジスタがＭＯＳＦＥＴであることを意味して
いる。この実施例においては、図１に示したバイポーラ
トランジスタが、金属酸化半導体電界効果トランジスタ
（ＭＯＳＦＥＴ）によって置き換えられている。置き換
えプロセスにおいて、バイポーラトランジスタのベース
端子、コレクタ端子およびエミッタ端子への図１に示す
相互接続はそれぞれ、ＮチャネルＭＯＳＦＥＴのゲート
端子、ドレイン端子およびソース端子に対応する。
た、ＲＦバッファ７０の概略回路図であり、ＭＯＳＦＥ
Ｔを用いて、単一終端出力や差動出力を生成している。
図１と同じ参照番号は同じ要素を示している。英文字Ａ
は、トランジスタがＭＯＳＦＥＴであることを意味して
いる。この実施例においては、図１に示したバイポーラ
トランジスタが、金属酸化半導体電界効果トランジスタ
（ＭＯＳＦＥＴ）によって置き換えられている。置き換
えプロセスにおいて、バイポーラトランジスタのベース
端子、コレクタ端子およびエミッタ端子への図１に示す
相互接続はそれぞれ、ＮチャネルＭＯＳＦＥＴのゲート
端子、ドレイン端子およびソース端子に対応する。
【００２１】ＲＦバッファ７０の動作は、ＲＦバッファ
１０の動作に類似している。ＲＦバッファ７０は端子２
０において入力信号を受信し、端子６２において単一終
端出力信号を供給し、端子２６，２８において差動出力
端子を供給する。ＲＦバッファ７０は、フィードバック
回路、すなわち抵抗器３６，３８および増幅器４０を有
し、端子２０における入力信号レベルに実質的に依存し
ないバイアス電流を供給する。電流Ｉ24はトランジスタ
２４Ａにより導通されるドレイン電流であり、電流Ｉ46
はトランジスタ４６Ａにより導通されるドレイン電流で
ある。
１０の動作に類似している。ＲＦバッファ７０は端子２
０において入力信号を受信し、端子６２において単一終
端出力信号を供給し、端子２６，２８において差動出力
端子を供給する。ＲＦバッファ７０は、フィードバック
回路、すなわち抵抗器３６，３８および増幅器４０を有
し、端子２０における入力信号レベルに実質的に依存し
ないバイアス電流を供給する。電流Ｉ24はトランジスタ
２４Ａにより導通されるドレイン電流であり、電流Ｉ46
はトランジスタ４６Ａにより導通されるドレイン電流で
ある。
【００２２】上述のように、周波数動作帯域が広く、入
力信号の電力レベルが変化しても出力レベルを一定に保
つようなＲＦバッファがもたらされる。このＲＦバッフ
ァは完全に集積化でき、外部成分を要せず、製造コスト
を減少する。
力信号の電力レベルが変化しても出力レベルを一定に保
つようなＲＦバッファがもたらされる。このＲＦバッフ
ァは完全に集積化でき、外部成分を要せず、製造コスト
を減少する。
【図１】本発明の一実施例に係る単一終端・差動出力型
ＲＦバッファの概略回路図。
ＲＦバッファの概略回路図。
【図２】本発明の一実施例に係るＭＯＳＦＥＴを用いた
単一終端・差動出力型ＲＦバッファの概略回路図。
単一終端・差動出力型ＲＦバッファの概略回路図。
Ｖｃｃ 第１電源導体 ２６ 第１出力端子 ２８ 第２出力端子 ３０ 第１の負荷 ３４ 第２の負荷 ４０ 増幅器 ＶＲ 参照電圧 １２，２４、４６，５０，５６，６６ トランジス
タ Ｖｓｓ 第２電源導体 Ｉ24、Ｉ46 バイアス電流 ５０ 第２のトランジスタ ２０ 入力端子 １０，７０ ＲＦバッファ ＩＮ 入力信号 ＯＵＴー、ＯＵＴ＋ 差動出力信号
タ Ｖｓｓ 第２電源導体 Ｉ24、Ｉ46 バイアス電流 ５０ 第２のトランジスタ ２０ 入力端子 １０，７０ ＲＦバッファ ＩＮ 入力信号 ＯＵＴー、ＯＵＴ＋ 差動出力信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド・ケー・ラブレース アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・パーク・コート1531 (72)発明者 ダブリュー・エリック・メイン アメリカ合衆国アリゾナ州メサ、ウエス ト・２ンド・プレース1007
Claims (5)
- 【請求項１】 ＲＦ回路であって：第１電源導体（Ｖｃ
ｃ）と第１、第２出力端子（２６，２８）との間にそれ
ぞれ接続された第１および第２の負荷（３０，３４）；
第１増幅器（４０）であり、第１入力が第１、第２負荷
に生成される電圧の平均値を受けるように第１、第２出
力端子に接続され、第２入力が参照電圧（ＶＲ）を受け
るように接続される、ところの第１増幅器；ならびに第
１トランジスタ（２４）であり、制御端子が第１増幅器
の出力に接続され、第１導通端子が第１出力端子に接続
され、第２導通端子が第２電源導体（Ｖｓｓ）に接続さ
れ、参照電圧に基づき第１負荷内のバイアス電流
（Ｉ24）を制御する、ところの第１トランジスタ；から
成る回路。 - 【請求項２】 請求項１に記載の回路であって、さら
に：第２のトランジスタ（５０）であり、制御端子が第
１トランジスタの第２導通端子に接続され、第１導通端
子が第２電源導体に接続され、第２導通端子が第２出力
端子に接続される、ところの第２トランジスタ；から成
る回路。 - 【請求項３】 入力端子（２０）と第１、第２出力端子
（２６，２８）とを有するＲＦバッファであって：第１
トランジスタ（１２）であり、制御端子および第１導通
端子が前記入力端子に接続され、第２導通端子が第１電
源導体（Ｖｓｓ）に接続される、ところの第１トランジ
スタ；第２のトランジスタ（５０）であり、制御端子が
入力端子（２０）に接続され、第１導通端子が第１電源
導体（Ｖｓｓ）に接続され、第２導通端子が第２出力端
子（２８）に接続される、ところの第２トランジスタ；
増幅器（４０）であり、第１入力が第１、第２出力端子
（２６，２８）接続され、第２入力が参照電圧（ＶＲ）
を受けるように接続される、ところの増幅器；ならびに
第３のトランジスタ（２４）であり、制御端子が増幅器
の出力に接続され、第１導通端子が第１出力端子（２
６）に接続され、第２導通端子が入力端子に接続され
る、ところの第３トランジスタ；から成るＲＦバッフ
ァ。 - 【請求項４】 請求項３に記載のＲＦバッファであっ
て、さらに：第１の出力トランジスタ（６６）であり、
制御端子が第１の出力端子（２６）に接続され、第１導
通端子が第２電源導体（Ｖｃｃ）に接続され、第２導通
端子が第３出力端子（６２）に接続される、ところの第
３出力トランジスタ；から成る回路。 - 【請求項５】 ＲＦバッファを動作させる方法であっ
て：入力信号（ＩＮ）に応答して、第１および第２負荷
にかかる差動出力信号（ＯＵＴー、ＯＵＴ＋）を生成す
る段階；第１および第２負荷にかかって生成された電圧
の平均値を生成する段階；前記の電圧の平均値が参照電
圧（ＶＲ）に整合するように、第１、第２負荷に流れる
バイアス電流（Ｉ24、Ｉ46）を調節する段階；から成る
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/280,600 US6100763A (en) | 1999-03-29 | 1999-03-29 | Circuit for RF buffer and method of operation |
| US280600 | 1999-03-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307365A true JP2000307365A (ja) | 2000-11-02 |
Family
ID=23073781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000083720A Pending JP2000307365A (ja) | 1999-03-29 | 2000-03-24 | Ｒｆバッファ回路および動作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6100763A (ja) |
| JP (1) | JP2000307365A (ja) |
| TW (1) | TW498607B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522477A (ja) * | 2004-11-26 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変換回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6725030B2 (en) * | 2000-12-28 | 2004-04-20 | Koninklijke Philips Electronics N.V. | CMOS radio frequency amplifier with inverter driver |
| TWI254506B (en) * | 2003-09-16 | 2006-05-01 | Samsung Electronics Co Ltd | Ring oscillator, memory system comprising the same, and method for generating oscillating signals |
| KR100541549B1 (ko) * | 2003-09-16 | 2006-01-11 | 삼성전자주식회사 | 링 오실레이터 |
| DE102009057544A1 (de) * | 2009-12-09 | 2011-06-16 | Eads Deutschland Gmbh | Begrenzerschaltung |
| US10171045B2 (en) * | 2016-08-18 | 2019-01-01 | Skyworks Solutions, Inc. | Apparatus and methods for low noise amplifiers with mid-node impedance networks |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358026U (ja) * | 1989-10-12 | 1991-06-05 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772606A (en) * | 1972-01-28 | 1973-11-13 | United Aircraft Corp | Multi-level power amplifier |
| US4458213A (en) * | 1982-12-13 | 1984-07-03 | Sony Corporation | Constant quiescent current, class AB amplifier output stage |
| JP2976770B2 (ja) * | 1993-09-01 | 1999-11-10 | ヤマハ株式会社 | 増幅回路 |
| US5497123A (en) * | 1994-12-23 | 1996-03-05 | Motorola, Inc. | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
| US5973563A (en) * | 1997-12-10 | 1999-10-26 | National Semiconductor Corporation | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection |
-
1999
- 1999-03-29 US US09/280,600 patent/US6100763A/en not_active Expired - Lifetime
-
2000
- 2000-02-11 TW TW089102282A patent/TW498607B/zh not_active IP Right Cessation
- 2000-03-24 JP JP2000083720A patent/JP2000307365A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358026U (ja) * | 1989-10-12 | 1991-06-05 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522477A (ja) * | 2004-11-26 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6100763A (en) | 2000-08-08 |
| TW498607B (en) | 2002-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078974B2 (en) | High frequency power amplifier circuit | |
| US6947720B2 (en) | Low noise mixer circuit with improved gain | |
| JP4664835B2 (ja) | 可変増幅器を備えた調整器構造 | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| US20100045379A1 (en) | Method of indication of system information updating | |
| US20070173220A1 (en) | Second-order intermodulation distortion compensating circuit | |
| US7417486B2 (en) | Voltage-current conversion circuit, amplifier, mixer circuit, and mobile appliance using the circuit | |
| KR20050027993A (ko) | 스위칭 이득 증폭기 | |
| JPH10209760A (ja) | ミキサー回路装置 | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US6304142B1 (en) | Variable transconductance amplifier | |
| JP2002076805A (ja) | Ａｇｃ増幅回路及びそれを用いた受信装置 | |
| JP2003234629A (ja) | 自動利得調整回路及びそれを用いた増幅器 | |
| KR20000050638A (ko) | 프리스케일러의 입력 버퍼 | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| JP2000307365A (ja) | Ｒｆバッファ回路および動作方法 | |
| US5646576A (en) | Output stage of operational amplifier suitable for mounting on a substrate and method of amplifying therewith | |
| JP2007150433A (ja) | 可変利得増幅器およびそれを用いた送受信装置 | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| JP2000134046A (ja) | 電流増幅器 | |
| EP1430598B1 (en) | Dynamic biasing of a transmitter | |
| US6052030A (en) | Low voltage variable gain amplifier with feedback | |
| JPH1093390A (ja) | 相互コンダクタンス増幅器および電圧制御発振器 | |
| US6388529B2 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |