JP2003223232A - 電流源回路 - Google Patents

電流源回路

Info

Publication number
JP2003223232A
JP2003223232A JP2002366385A JP2002366385A JP2003223232A JP 2003223232 A JP2003223232 A JP 2003223232A JP 2002366385 A JP2002366385 A JP 2002366385A JP 2002366385 A JP2002366385 A JP 2002366385A JP 2003223232 A JP2003223232 A JP 2003223232A
Authority
JP
Japan
Prior art keywords
effect transistor
mos field
field effect
output
source circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002366385A
Other languages
English (en)
Other versions
JP4157928B2 (ja
Inventor
Jochen Rudolph
ヨヘン、ルドルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2003223232A publication Critical patent/JP2003223232A/ja
Application granted granted Critical
Publication of JP4157928B2 publication Critical patent/JP4157928B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【課題】 大きい出力電圧範囲において高い出力インピ
ーダンスを有することを可能にする。 【解決手段】 基準電流がカスケードに接続された第三
のＭＯＳ電界効果トランジスタ３を介して、第一のＭＯ
Ｓ電界効果トランジスタ１に供給され、第二のＭＯＳ電
界効果トランジスタ２にカスケードに接続された第四の
ＭＯＳ電界効果トランジスタ４のドレイン電極が出力を
形成し、第三および第四のＭＯＳ電界効果トランジスタ
のソース電極が、自動利得制御増幅器の入力に接続さ
れ、自動利得制御増幅器の出力は、第四のＭＯＳ電界効
果トランジスタのゲート電極に接続されている。第四の
ＭＯＳ電界効果トランジスタは、拡張ドレインＭＯＳ電
界効果トランジスタである。第四のＭＯＳ電界効果トラ
ンジスタのドレイン電極およびゲート電極は、回路の動
作電圧により動作するゲート電極を備える他のＭＯＳ電
界効果トランジスタを介して互いに接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、第一及び第二のＭ
ＯＳ電界効果トランジスタが、電流ミラー回路を形成す
る電流源回路に関し、電流ミラー回路中で基準電流が、
カスケードに接続された第三のＭＯＳ電界効果トランジ
スタを介して第一のＭＯＳ電界効果トランジスタに供給
され、第二のＭＯＳ電界効果トランジスタにカスケード
に接続された第四のＭＯＳ電界効果トランジスタのドレ
イン電極が出力を形成する電流源回路に関する。
【０００２】
【従来の技術】各種の回路のために、電流源は、できる
だけ高い出力インピーダンスを持つ必要がある。出力イ
ンピーダンスが、高ければ高いほど、現在の電圧におけ
る出力インピーダンスが低くなる。
【０００３】簡単な電流ミラー回路は、２個のトランジ
スタ、特に互いにソースとゲート電極が接続されたＭＯ
Ｓ電界効果トランジスタからなる。更に一方のトランジ
スタのゲート電極とドレイン電極が互いに接続され、基
準電流により作動される。所望の出力電流は、他方のＭ
ＯＳ電界効果トランジスタのドレイン電極から引き出さ
れる。しかしながら、この出力電流は、そのパラメータ
が電圧依存であるので、他方のＭＯＳ電界効果トランジ
スタ（以下、出力トランジスタともいう）における電圧
に依存している。
【０００４】かかる依存性は、例えば特許文献１に開示
されているカスケード回路によって減少することができ
る。更に電流を安定化するために、電極を一定の電位に
制御することにより出力トランジスタのソース電極を自
動的に制御することが例えば、特許文献２に開示されて
いる。これは簡単なカスケード回路と比較してループゲ
インにより出力インピーダンスを増加させる。
【０００５】しかしながらサブミクロン処理工程で実施
されるならば、上記高い出力インピーダンスは、制限さ
れた出力電圧範囲においてのみ有効である。より高い出
力電圧の場合、基板電流は、カスケードトランジスタの
ドレインからホットキャリヤ効果により基板に直接流れ
る。かかる基板電流は、自動制御により影響されず、出
力インピーダンスの急激な減少をもたらす。出力インピ
ーダンスの減少は、出力トランジスタのチャネル長を増
加することによりほんの僅かに補償できる。
【０００６】
【特許文献１】米国特許第５，８４４，４３４号明細書
【特許文献２】特開昭６０−６１８５９号公報
【０００７】
【発明が解決しようとする課題】本発明の目的は、大き
い出力電圧範囲において高い出力インピーダンスを有す
る電流源回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、該目的
は次のようにして達成できる。即ち、第三および第四の
ＭＯＳ電界効果トランジスタのソース電極を自動利得制
御増幅器の入力に接続し、その増幅器の出力を第四のＭ
ＯＳ電界効果トランジスタのゲート電極に接続し、該第
四のＭＯＳ電界効果トランジスタは拡張ドレインＭＯＳ
電界効果トランジスタであり、且つ第四のＭＯＳ電界効
果トランジスタのゲート電極は、そのゲート電極が回路
の動作電圧により作動される他のＭＯＳ電界効果トラン
ジスタを介して、互いに接続される。
【０００９】冒頭に述べたｎチャネルＭＯＳ電界効果ト
ランジスタにおける問題は、実質的により重大であるの
で、本発明の一実施の形態では、拡張ドレインＭＯＳ電
界効果トランジスタは、拡張ドレインｎウエルＭＯＳ電
界効果トランジスタであり、更にＭＯＳ電界効果トラン
ジスタは、ｐチャネルＭＯＳ電界効果トランジスタであ
るので有利である。
【００１０】本発明による電流源回路は、非常に大きな
出力電圧範囲にわたり大きな出力インピーダンスを有す
ることに利点があり、その出力電圧は、この技術に許容
できる動作電圧を超えるこても良い。これらの特性を達
成するため、特別の高電圧トランジスタについて必要な
追加のマスク工程は必要としない。更に本発明による電
流源回路は、また、残りの回路の動作電圧より高い出力
電圧で作動する。加えて本発明による電流源回路は、動
作電圧、出力電圧や温度範囲について正確で高い電流バ
ランス比率を有している。
【００１１】本発明による電流源回路は、基準電流が外
部に供給されるならば、電流バランスとして働く。内部
基準電流源とともに、本発明による電流源回路は、また
高精度電流源である。
【００１２】大きな出力電圧範囲にわたり大きな出力イ
ンピーダンスを有することに加え、本発明による電流源
回路は、他の周知の回路に比べて、電圧が、出力トラン
ジスタに存在し、一方他の回路それ自体、即ち自動利得
制御増幅器や他の回路素子に動作電圧が供給されないな
らば、破壊されないという利点がある。結局、本発明に
よる電流源回路は、高度に集積された標準ＣＭＯＳ技術
に使用できることは利点がある。更に電流源回路の耐用
年数は、高い出力電圧においてホットキャリア効果を避
けることにより増加される。
【００１３】本発明による電流源回路の有利な一実施形
態は、ダイオードとして接続された少なくとも一つのＭ
ＯＳ電界効果トランジスタが、他のＭＯＳ電界効果トラ
ンジスタと直列に接続されていることである。
【００１４】他の有利な実施形態では、次のように構成
されている。即ち、自動利得制御増幅器の出力が、第四
のＭＯＳ電界効果トランジスタのゲート電極に抵抗を介
して接続され、そこで好ましくは自動利得制御増幅器
が、演算トランスコンダクタンス増幅器により形成され
るように構成される。動作電圧より高い出力トランジス
タの電圧の場合、本実施形態では、他のＭＯＳ電界効果
トランジスタからゲート電極へ流れる電流を阻止し、自
動利得制御増幅器の出力側に位置するダイオードにより
短絡されないようにしている。
【００１５】浅くドープしたドレインｎウエルトランジ
スタまたは浅くドープしたドリフト領域トランジスタと
して見なされる拡張ドレインＭＯＳ電界効果トランジス
タは、例えば“サブミクロンＢＩＣＭＯＳ両立した高電
圧ＭＯＳトランジスタ（Submicron BICMOS compatibl
e high-voltageＭＯＳtransistor）”は、ワイ．キュ
ー．リー、シー．エー．ティ、サラマ、エム．スゥーフ
ェルトおよびエム．キング著（Y.Q.Li，C.A.T.Salama,
M. Seufert and M.King）１９９４年発行ISPSDプ
ロシーディング（Proc.）３５５−３５９ページに記載
されている。
【００１６】本発明のこれらならびに他の目的は、以下
記載する実施形態に基づき明瞭になろう。非常に詳細に
記載したものを除いて後者においては、トランジスタ
は、ｎチャネルＭＯＳ電界効果トランジスタとして構成
されている。
【００１７】
【発明の実施の形態】以下図示する実施の形態について
説明する。第一のＭＯＳ電界効果トランジスタ１と、第
二のＭＯＳ電界効果トランジスタ２は、現実に電流バラ
ンスしており、それに基準電流Ｉｉｎが入力端子５を介
して供給される。電流ミラー回路自体は周知なので、本
発明ではより詳細には説明しない。しかしながら簡単に
説明すると、出力端子６から取り出される電流Ｉｏｕｔ
は、トランジスタサイズにより決定される基準電流に対
してある比率にある。入力端子５と出力端子６における
各種の高電圧の働きを低減するために、点１４に供給さ
れたバイアスを有する第三のトランジスタ３と第四のト
ランジスタ４は、第一のトランジスタ１と第二のトラン
ジスタ２にそれぞれカスケードに接続されており、ＭＯ
Ｓ電界効果トランジスタ４は、出力トランジスタとして
以下詳述する。更にカスケードトランジスタ３，４の２
個のソース電圧は、ＯＴＡ（演算トランスコンダクタン
ス増幅器即ちOperational Transconductance Amplifi
er）７で互いに比較され、その結果、トランジスタ４の
ゲート電極に抵抗８を介して供給される制御信号出力が
得られる。閉ループの振動傾向を押さえるために、ＭＯ
Ｓ電界効果トランジスタ９がＯＴＡ７の出力と接地電位
の間にキャパシタとして接続されている。
【００１８】最近のＣＭＯＳ技術の傾向としては、トラ
ンジスタの寸法が更に減少し、トランジスタのゲート酸
化物の厚さも減少してきている。これに関連して深いサ
ブミクロン技術で製造されるチップの供給電圧について
も低減されてきている。ある応用、例えば高い供給電圧
または制御電力ドライバを有するチップを備えるインタ
フェースにおいては、出力段がこの技術に許容できるそ
れ自体の供給電圧より高いと仮定できることが必要であ
る。かかる“高電圧”用途については、出力段に使用さ
れるトランジスタの耐用年数は、この環境においては重
要な問題である。
【００１９】ｎウエルドリフト領域の適切な寸法に関し
ては、拡張ドレイントランジスタを使用することによ
り、長い耐用年数が最大の出力電圧まで得られることが
できる。ゲート酸化物の絶縁破壊が、トランジスタ１
０，１１，１２の結合によりすべての条件で阻止でき
る。
【００２０】各種電圧源を有する回路システムにおいて
は、起動後供給電圧は最大電圧値にすでに達している
が、しかしながら他の電圧源は今なお存在していない。
この動作モードでは、いわゆるフェイルセーフモードが
必要である。図示する実施の形態では、ｐチャネルＭＯ
Ｓ電界効果トランジスタ１０とダイオードとして接続さ
れた２個のｎまたはｐチャネルＭＯＳ電界効果トランジ
スタ１１と１２を具備する直列接続は、出力端子６に既
に電圧が存在しているが、点１３に供給される動作電圧
が存在（未だ）しない場合に、出力トランジスタ４を保
護している。トランジスタ１０は、この場合ゲート電圧
としては０Ｖであり、ＭＯＳ電界効果トランジスタ１１
と１２を介して、出力トランジスタ４のゲートドレイン
電圧を、ゲート酸化物の絶縁破壊電圧以下の値にスイッ
チする。この状態において、抵抗８はＯＴＡ出力を切り
離すのに役立つ。点１３において動作電圧が印加される
と、ＭＯＳ電界効果トランジスタ１０がターンオフし、
その結果カスケード自動制御の動作はもはや影響を与え
ない。
【図面の簡単な説明】
【図１】本発明の一実施形態による電流源回路の構成を
示す回路図。
【符号の説明】
１ 第一のＭＯＳ電界効果トランジスタ ２ 第二のＭＯＳ電界効果トランジスタ ３ 第三のＭＯＳ電界効果トランジスタ ４ 第四のＭＯＳ電界効果トランジスタ ５ 入力端子 ６ 出力端子 ７ 演算トランスコンダクタンス増幅器 ８ 抵抗 ９ ＭＯＳ電界効果トランジスタ １０ ｐチャネルＭＯＳ電界効果トランジスタ １１ ＭＯＳ電界効果トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨヘン、ルドルフ ドイツ連邦共和国ノイ、ブルムシュトル フ、テオドール、ホイス、シュトラーセ、 99 Ｆターム(参考） 5H420 BB13 CC02 DD02 EA15 EA16 EA18 EB37 NA16 NA17 NA28 NA32 NB03 NB25 NB36 NC02 NC23 5J091 AA03 AA59 CA73 FA00 HA17 HA25 KA01 KA09 MA11 TA01

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第一および第二のＭＯＳ電界効果トランジ
    スタが電流ミラー回路を形成し、基準電流がカスケード
    に接続された第三のＭＯＳ電界効果トランジスタを介し
    て、第一のＭＯＳ電界効果トランジスタに供給され、第
    二のＭＯＳ電界効果トランジスタにカスケードに接続さ
    れた第四のＭＯＳ電界効果トランジスタのドレイン電極
    が出力を形成する電流源回路において、 第三および第四のＭＯＳ電界効果トランジスタのソース
    電極が、自動利得制御増幅器の入力に接続され、該自動
    利得制御増幅器の出力は、第四のＭＯＳ電界効果トラン
    ジスタのゲート電極に接続され、該第四のＭＯＳ電界効
    果トランジスタは、拡張ドレインＭＯＳ電界効果トラン
    ジスタであり、該第四のＭＯＳ電界効果トランジスタの
    ドレイン電極およびゲート電極は、回路の動作電圧によ
    り動作するゲート電極を備える他のＭＯＳ電界効果トラ
    ンジスタを介して互いに接続されていることを特徴とす
    る電流源回路。
  2. 【請求項２】前記拡張ドレインＭＯＳ電界効果トランジ
    スタは、拡張ドレインｎウエルＭＯＳ電界効果トランジ
    スタであり、且つ他のＭＯＳ電界効果トランジスタは、
    ｐチャネルＭＯＳ電界効果トランジスタであることを特
    徴とする請求項１記載の電流源回路。
  3. 【請求項３】ダイオードとして接続されている少なくと
    も一つのＭＯＳ電界効果トランジスタは、前記他のＭＯ
    Ｓ電界効果トランジスタと直列接続されていることを特
    徴とする請求項２記載の電流源回路。
  4. 【請求項４】前記自動利得制御増幅器の出力は、抵抗を
    介して第四のＭＯＳ電界効果トランジスタのゲート電極
    に接続されていることを特徴とする請求項１乃至３のい
    ずれかに記載の電流源回路。
  5. 【請求項５】前記自動利得制御増幅器は、演算トランス
    コンダクタンス増幅器であることとを特徴とする請求項
    １乃至４のいずれかに記載の電流源回路。
JP2002366385A 2001-12-21 2002-12-18 電流源回路 Expired - Fee Related JP4157928B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10163633.4 2001-12-21
DE10163633A DE10163633A1 (de) 2001-12-21 2001-12-21 Stromquellenschaltung

Publications (2)

Publication Number Publication Date
JP2003223232A true JP2003223232A (ja) 2003-08-08
JP4157928B2 JP4157928B2 (ja) 2008-10-01

Family

ID=7710634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002366385A Expired - Fee Related JP4157928B2 (ja) 2001-12-21 2002-12-18 電流源回路

Country Status (5)

Country Link
US (1) US6690229B2 (ja)
EP (1) EP1321843B1 (ja)
JP (1) JP4157928B2 (ja)
AT (1) ATE313109T1 (ja)
DE (2) DE10163633A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146170A (ja) * 2004-11-23 2006-06-08 Samsung Sdi Co Ltd データ駆動部，発光表示装置，及び電流範囲制御回路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796781A1 (fr) 1999-07-20 2001-01-26 St Microelectronics Sa Dimensionnement d'un systeme a transpondeur electromagnetique pour un fonctionnement en hyperproximite
US7049935B1 (en) 1999-07-20 2006-05-23 Stmicroelectronics S.A. Sizing of an electromagnetic transponder system for a dedicated distant coupling operation
FR2804557B1 (fr) * 2000-01-31 2003-06-27 St Microelectronics Sa Adaptation de la puissance d'emission d'un lecteur de transpondeur electromagnetique
FR2808941B1 (fr) * 2000-05-12 2002-08-16 St Microelectronics Sa Validation de la presence d'un transpondeur electromagnetique dans le champ d'un lecteur a demodulation d'amplitude
FR2808945B1 (fr) * 2000-05-12 2002-08-16 St Microelectronics Sa Evaluation du nombre de transpondeurs electromagnetiques dans le champ d'un lecteur
FR2808946A1 (fr) * 2000-05-12 2001-11-16 St Microelectronics Sa Validation de la presence d'un transpondeur electromagnetique dans le champ d'un lecteur
FR2809235A1 (fr) * 2000-05-17 2001-11-23 St Microelectronics Sa Antenne de generation d'un champ electromagnetique pour transpondeur
FR2809251B1 (fr) * 2000-05-17 2003-08-15 St Microelectronics Sa Dispositif de production d'un champ electromagnetique pour transpondeur
FR2812986B1 (fr) * 2000-08-09 2002-10-31 St Microelectronics Sa Detection d'une signature electrique d'un transpondeur electromagnetique
US20030169169A1 (en) * 2000-08-17 2003-09-11 Luc Wuidart Antenna generating an electromagnetic field for transponder
US7071785B2 (en) * 2003-10-22 2006-07-04 Broadcom Corporation Use of a thick oxide device as a cascode for a thin oxide transcoductance device in MOSFET technology and its application to a power amplifier design
US7071769B1 (en) 2004-02-27 2006-07-04 Marvell International Ltd. Frequency boosting circuit for high swing cascode
US7049894B1 (en) 2004-02-27 2006-05-23 Marvell International Ltd. Ahuja compensation circuit with enhanced bandwidth
US7425862B2 (en) * 2004-08-10 2008-09-16 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Driver circuit that employs feedback to enable operation of output transistor in triode region and saturation region
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
JP4408935B2 (ja) * 2008-02-07 2010-02-03 日本テキサス・インスツルメンツ株式会社 ドライバ回路
CN102455727B (zh) * 2010-10-28 2013-10-23 南京航空航天大学 100pA-1μA量程的微弱电流源
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2012481B (en) * 1978-01-09 1982-04-07 Rca Corp Egfet mirrors
GB8913439D0 (en) * 1989-06-12 1989-08-02 Inmos Ltd Current mirror circuit
JP3499250B2 (ja) 1992-08-10 2004-02-23 株式会社ルネサステクノロジ 半導体集積回路装置及びａ／ｄ変換回路
US5680037A (en) * 1994-10-27 1997-10-21 Sgs-Thomson Microelectronics, Inc. High accuracy current mirror
US5694072A (en) * 1995-08-28 1997-12-02 Pericom Semiconductor Corp. Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
US5612614A (en) * 1995-10-05 1997-03-18 Motorola Inc. Current mirror and self-starting reference current generator
KR100202635B1 (ko) * 1995-10-13 1999-06-15 구본준 리서프 이디모스 트랜지스터와 이를 이용한 고전압 아날로그의 멀티플렉서회로
US5844434A (en) 1997-04-24 1998-12-01 Philips Electronics North America Corporation Start-up circuit for maximum headroom CMOS devices
US5847556A (en) * 1997-12-18 1998-12-08 Lucent Technologies Inc. Precision current source
US6087820A (en) * 1999-03-09 2000-07-11 Siemens Aktiengesellschaft Current source
US6381491B1 (en) * 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
US6466081B1 (en) * 2000-11-08 2002-10-15 Applied Micro Circuits Corporation Temperature stable CMOS device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146170A (ja) * 2004-11-23 2006-06-08 Samsung Sdi Co Ltd データ駆動部，発光表示装置，及び電流範囲制御回路
JP4504894B2 (ja) * 2004-11-23 2010-07-14 三星モバイルディスプレイ株式會社 データ駆動部，発光表示装置，及び電流範囲制御回路

Also Published As

Publication number Publication date
ATE313109T1 (de) 2005-12-15
DE10163633A1 (de) 2003-07-10
US20030117210A1 (en) 2003-06-26
US6690229B2 (en) 2004-02-10
EP1321843A1 (de) 2003-06-25
DE50205270D1 (de) 2006-01-19
JP4157928B2 (ja) 2008-10-01
EP1321843B1 (de) 2005-12-14

Similar Documents

Publication Publication Date Title
JP2003223232A (ja) 電流源回路
JP3350062B2 (ja) 集積回路とカレントミラー回路及びカレントミラー回路の製造方法
US7554364B2 (en) High-voltage operational amplifier input stage and method
US7737790B1 (en) Cascode amplifier and method for controlling current of cascode amplifier
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
JPH0613820A (ja) エンハンスメント／デプリーション・モード・カスコード電流ミラー
JP2009037303A (ja) 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器
US7196585B2 (en) Fast-response current limiting
JP2715642B2 (ja) 半導体集積回路
JPS63208324A (ja) 半導体集積回路装置
US6741130B2 (en) High-speed output transconductance amplifier capable of operating at different voltage levels
US4336503A (en) Driver circuit having reduced cross-over distortion
JPH08289465A (ja) パワーｍｏｓｆｅｔの負荷電流調節回路装置
JP2002244749A (ja) 基準電圧回路
EP1014567B1 (en) Improvements in or relating to an operational amplifier
US20070194838A1 (en) Current mirror with improved output impedance at low power supplies
CN114629456A (zh) 输出级电路和ab类放大器
US7190205B2 (en) Variable resistance circuit
JP2500791B2 (ja) 演算増幅回路
KR19980034554A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
JP2666601B2 (ja) ピークホールド回路
US7042279B2 (en) Reference voltage generating circuit
JP3527971B2 (ja) バイアス回路
JPH09116101A (ja) 制御回路内蔵絶縁ゲート型半導体装置
US7102443B2 (en) Temperature-stabilized amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080611

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

R150 Certificate of patent or registration of utility model

Ref document number: 4157928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees