JP4504894B2 - データ駆動部，発光表示装置，及び電流範囲制御回路 - Google Patents

データ駆動部，発光表示装置，及び電流範囲制御回路 Download PDF

Info

Publication number
JP4504894B2
JP4504894B2 JP2005278379A JP2005278379A JP4504894B2 JP 4504894 B2 JP4504894 B2 JP 4504894B2 JP 2005278379 A JP2005278379 A JP 2005278379A JP 2005278379 A JP2005278379 A JP 2005278379A JP 4504894 B2 JP4504894 B2 JP 4504894B2
Authority
JP
Japan
Prior art keywords
transistors
current
data
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005278379A
Other languages
English (en)
Other versions
JP2006146170A (ja
Inventor
陽完 金
五敬 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006146170A publication Critical patent/JP2006146170A/ja
Application granted granted Critical
Publication of JP4504894B2 publication Critical patent/JP4504894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は，データ駆動部，発光表示装置，及び電流範囲制御回路に関する。
最近，陰極線管の短所である重さと容積を減らすことができる各種の平板表示装置が開発されている。このような軽量化及び小型化された平板表示装置としては，例えば，液晶表示装置，電界放出表示装置，プラズマディスプレイパネル，または発光表示装置などを挙げることができる。
上記のような平板表示装置のうち，発光表示装置は，電子と正孔の再結合によって蛍光物質を発光させる自発光素子を含む。かかる発光表示装置は，材料及び構造によって無機物の発光層を含む無機発光表示装置と，有機物の発光層を含む有機発光表示装置とに大別することができる。
ここで，有機発光表示装置を，特に有機電界発光表示装置と称する場合もある。このような発光表示装置は，液晶表示装置のような別途の光源を必要とする受動型発光素子と比較すると，応答速度が速いといった長所を有し，例えば陰極線管のような応答速度を提供することができる。
発光表示装置の駆動方式としては，一般的には，受動マトリックス方式と能動マトリックス方式が知られている。このうち，受動マトリックス方式は，陽極と陰極とを相互に直交するように形成して，ラインを選択して駆動を行う方式である。一方，能動マトリックス（アクティブマトリックス）方式は，能動（アクティブ）素子を利用して発光素子に流れる電流量を制御する方式である。
能動素子としては，一般的には，薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が使われることが多い。能動マトリックス方式は，受動マトリックス方式と比較するとその制御などが多少複雑ではあるが，消費電力を抑制することができ，素子の発光時間を長くすることができるといった長所がある。
かかる発光表示装置において，能動素子へのデータの書き込み方式としては，一般的には，電圧書き込み方式（ｖｏｌｔａｇｅ ｐｒｏｇｒａｍｍｉｎｇ ｍｅｔｈｏｄ）と電流書き込み方式（ｃｕｒｒｅｎｔ ｐｒｏｇｒａｍｍｉｎｇ ｍｅｔｈｏｄ）とが知られている。
電圧書き込み方式は，データ駆動部がデータ信号に対応する電圧を出力し，画素に内蔵されたキャパシタが上記出力された電圧に対応する電圧を格納し，発光素子が上記格納された電圧に対応して発光する方式である。このような電圧書き込み方式は，液晶表示装置などで使われるデータ駆動部をそのまま発光表示装置にも応用して使用することができるという長所があるが，能動素子で使われるＴＦＴのしきい値電圧と移動度などの偏差によって均一な画面を表現しにくいという短所がある。
一方，電流書き込み方式は，データ駆動部がデータ信号に対応する電流を出力し，画素に内蔵されたキャパシタが上記出力された電流に対応する電圧を格納し，発光素子が上記格納された電圧に対応して発光する方式である。このような電流書き込み方式は，ＴＦＴのしきい値電圧と移動度の偏差を容易に補償して均一な画面を表現することができるという長所がある一方で，データ信号に対応する電流を出力することのできるデータ駆動部の開発が必要となる。
上記のようなデータ駆動部としては，ミラー回路を含み，かかるミラー回路に含まれるトランジスタの偏差を補正して安定した出力電流を得るようにしたものがある（例えば，特許文献１参照。）。
米国特許第６，７８８，２３１号明細書
しかし，上記のような電流書き込み方式におけるデータ駆動部においては，出力しなければならないデータ電流の範囲が，採用する画素回路の特性に応じて異なることになる。例えば，データ電流と同じ大きさの電流を発光素子に伝達する画素回路を採用した発光表示装置の場合には，データ駆動部から出力されるデータ電流の範囲としてはそれほど大きい範囲を要求されない。一方，Ｍ：１ミラーを利用することによりデータ電流の大きさが発光素子に流れる電流の大きさのＭ倍である場合には，データ電流の１／Ｍの大きさの電流が発光素子に伝達されるので，データ駆動部から出力されるデータ電流の範囲としては相対的に大きい範囲が要求される。
更に，発光素子の種類によって発光効率が異なる場合は，異なるデータ電流の範囲が要求される場合もある。このように，画素回路の種類または発光素子の種類によって，データ駆動部から出力されるデータ電流に要求される電流範囲が異なると，画素回路を変更する度に，または発光素子を変更する度に別途のデータ駆動部を設計しなければならないという問題があった。
そこで，本発明はこのような問題に鑑みてなされたもので，その目的とするところは，データ電流の範囲を調節することができるデータ駆動部，発光表示装置，及び電流範囲制御回路を提供することにある。
上記課題を解決するために，本発明のある観点によれば，水平クロック信号及び水平同期信号に対応してラッチ制御信号を出力するシフトレジスターと，上記ラッチ制御信号に基づいて順次入力されるビデオデータを並列に出力するデータラッチと，上記データラッチの出力をアナログ電流に変換して出力するＤ／Ａ変換器と，上記Ｄ／Ａ変換器から出力される電流の範囲を電流範囲制御信号に応じて調節してデータ電流として出力する電流範囲制御回路と，を含むことを特徴とするデータ駆動部が提供される。
このような本発明にかかるデータ駆動部によれば，上記データ駆動部から出力されるデータ電流の範囲を電流範囲制御信号に応じて調節することができる。従って，例えば上記データ駆動部を発光表示装置に用いる場合，発光表示装置に用いられる画素回路や発光素子の特性が異なったとしても，上記電流範囲制御信号の値を変更すれば，同一のデータ駆動部を適用することができる。ここで，上記データラッチにはデジタルビデオ信号が入力されてラッチされ，上記ラッチされたデジタルビデオ信号は所定のタイミングで画素単位に並列に出力されて上記Ｄ／Ａ変換機に入力されることができる。
このとき，上記データ駆動部から出力される上記データ電流の値は，上記Ｄ／Ａ変換器から出力される電流値と比例し，その比例定数は上記電流範囲制御信号によって決定されるようにするのがよい。
また，上記電流範囲制御回路は，第１トランジスタ及び上記第１トランジスタとミラー型に接続される複数の第２トランジスタを含むミラー回路と；上記複数の第２トランジスタのドレインから出力される電流を上記電流範囲制御信号に応じて選択的に伝達し，伝達された上記電流を合算して上記データ電流として出力するスイッチング回路と；を含むように構成されるのがよい。かかる構成とすることにより，上記ミラー回路の第２トランジスタからは上記第１トランジスタに流れる電流に比例する複数の電流が出力されて，かかる出力電流のうち少なくともいずれかが上記スイッチング回路にて合算されて上記データ電流として上記データ駆動部から出力されることができる。
また，上記電流範囲制御回路は，負帰還ループを形成することによって上記第１トランジスタのドレイン電圧と上記複数の第２トランジスタのドレイン電圧を一致させる負帰還回路を更に含むように構成されることもできる。かかる負帰還回路を設けて上記ミラー回路の複数の第２トランジスタのドレイン電圧が上記ミラー回路の第１トランジスタのドレイン電圧と一致するようにすれば，上記複数の第２トランジスタに流れる電流を上記第１トランジスタに流れる電流と比例させるかまたは一致させる動作が正確になされるようになる。このとき，上記負帰還回路は，上記複数の第２トランジスタに各ソースがそれぞれ接続され，上記スイッチング回路に各ドレインがそれぞれ接続されて，上記複数の第２トランジスタから出力される電流を上記スイッチング回路に伝達する複数の第３トランジスタと；正（陽）の入力端が上記第１トランジスタのドレインに接続され，負（陰）の入力端が上記複数の第２トランジスタのいずれか一つのドレインに接続され，出力端が上記複数の第３トランジスタのゲートに接続された演算増幅器と；を含むように構成されるのがよい。
また，上記負帰還回路は，上記演算増幅器の出力端と負の入力端との間に接続されるキャパシタを更に含むように構成されることもできる。かかるキャパシタは，上記演算増幅器の出力から高周波ノイズを除去することができる。
また，上記ミラー回路は，上記第１トランジスタのドレインには上記Ｄ／Ａ変換器から出力される電流が印加され，上記第１トランジスタのドレインとゲートは電気的に接続され，上記複数の第２トランジスタの各ゲートは上記第１トランジスタのゲートに電気的に接続され，上記複数の第２トランジスタの各ソースは上記第１トランジスタのソースに電気的に接続されるように構成されるのがよい。
また，上記スイッチング回路は複数の第４トランジスタを含み，上記複数の第４トランジスタの各ソースには上記複数の第２トランジスタのドレインから出力される電流がそれぞれ印加され，上記複数の第４トランジスタの各ゲートには上記電流範囲制御信号がそれぞれ印加され，上記複数の第４トランジスタの各ドレインは相互に接続されて上記データ電流を出力するように構成されるのがよい。
あるいは，上記スイッチング回路は複数の第４トランジスタを含み，上記複数の第４トランジスタの各ソースには上記複数の第２トランジスタのドレインから出力される電流がそれぞれ印加され，上記複数の第４トランジスタのいずれか一つはオンの状態となるようにゲートに所定の電圧が印加され，上記複数の第４トランジスタの上記いずれか一つ以外のトランジスタの各ゲートには上記電流範囲制御信号がそれぞれ印加され，上記複数の第４トランジスタの各ドレインは相互に接続されて上記データ電流を出力するように構成することもできる。
上記課題を解決するために，本発明の別の観点によれば，複数の走査線に走査信号を順次印加する走査駆動部と，複数のデータ線に電流範囲制御信号に応じてその範囲が調節されたデータ電流を印加するデータ駆動部と，上記複数の走査線に印加された走査信号及び上記複数のデータ線に印加されたデータ電流によって画像を表示する画像表示部と，を含むことを特徴とする発光表示装置が提供される。
このような本発明にかかる発光表示装置によれば，複数のデータ線に印加される上記データ電流の範囲は，上記電流範囲制御信号の値を変更することにより上記データ駆動部で調節することができる。従って，上記発光表示装置の画像表示部に用いられる画素回路や発光素子の特性が異なったとしても，上記電流範囲制御信号の値を変更して上記データ電流の範囲を調整すれば，種々の画素回路または発光素子を有する発光表示装置において同一のデータ駆動部を適用することができる。
このとき，上記発光表示装置は，走査駆動部制御信号を上記走査駆動部に伝達し，データ駆動部制御信号を上記データ駆動部に伝達し，ビデオデータを上記データ駆動部に伝達するタイミング制御部を更に含むことができる。
また，上記データ駆動部は，上記請求項１〜９のいずれか１項に記載のデータ駆動部であることができる。
上記課題を解決するために，本発明の別の観点によれば，第１トランジスタ及び上記第１トランジスタとミラー型に接続される複数の第２トランジスタを含むミラー回路と；上記複数の第２トランジスタのドレインから出力される電流を上記電流範囲制御信号に応じて選択的に伝達し，伝達された上記電流を合算してデータ電流として出力するスイッチング回路と；を含むことを特徴とする電流範囲制御回路が提供される。
このような本発明にかかる電流範囲制御回路によれば，上記ミラー回路の第２トランジスタからは上記第１トランジスタに流れる電流に比例する複数の電流が出力されて，かかる出力電流のうち少なくともいずれかが選択的に上記スイッチング回路にて合算されてデータ電流として出力されるので，出力されるデータ電流の範囲を調整することが可能となる。例えば，合算対象となる電流値を上記電流範囲制御信号によって選択するように構成して，出力されるデータ電流の値を調整することができる。
ここで，上記電流範囲制御回路は，負帰還ループを形成することによって上記第１トランジスタのドレイン電圧と上記複数の第２トランジスタのドレイン電圧を一致させる負帰還回路を更に含むことができる。かかる負帰還回路を設けて上記ミラー回路の複数の第２トランジスタのドレイン電圧が上記ミラー回路の第１トランジスタのドレイン電圧と一致するようにすれば，上記複数の第２トランジスタに流れる電流を上記第１トランジスタに流れる電流と比例させるかまたは一致させる動作が正確になされるようになる。このとき，上記負帰還回路は，上記複数の第２トランジスタに各ソースがそれぞれ接続され，上記スイッチング回路に各ドレインがそれぞれ接続されて，上記複数の第２トランジスタから出力される電流を上記スイッチング回路に伝達する複数の第３トランジスタと；正（陽）の入力端が上記第１トランジスタのドレインに接続され，負（陰）の入力端が上記複数の第２トランジスタのいずれか一つのドレインに接続され，出力端が上記複数の第３トランジスタのゲートに接続された演算増幅器と；を含むように構成されるのがよい。
また，上記負帰還回路は，上記演算増幅器の出力端と負の入力端との間に接続されるキャパシタを更に含むように構成されることもできる。かかるキャパシタは，上記演算増幅器の出力から高周波ノイズを除去することができる。
このとき，上記複数の第３トランジスタのチャンネル幅はすべて同一であり，上記複数の第３トランジスタのチャンネル長さはすべて同一であるのがよい。
また，上記ミラー回路は，上記第１トランジスタのドレインには上記Ｄ／Ａ変換器から出力される電流が印加され，上記第１トランジスタのドレインとゲートは電気的に接続され，上記複数の第２トランジスタの各ゲートは上記第１トランジスタのゲートに電気的に接続され，上記複数の第２トランジスタの各ソースは上記第１トランジスタのソースに電気的に接続されるように構成されるのがよい。
このとき，上記複数の第２トランジスタのチャンネル幅はすべて同一であり，上記複数の第２トランジスタのチャンネル長さはすべて同一であるのがよい。
また，上記スイッチング回路は複数の第４トランジスタを含み，上記複数の第４トランジスタの各ソースには上記複数の第２トランジスタのドレインから出力される電流がそれぞれ印加され，上記複数の第４トランジスタの各ゲートには上記電流範囲制御信号がそれぞれ印加され，上記複数の第４トランジスタの各ドレインは相互に接続されて上記データ電流を出力するように構成されるのがよい。
あるいは，上記スイッチング回路は複数の第４トランジスタを含み，上記複数の第４トランジスタの各ソースには上記複数の第２トランジスタのドレインから出力される電流がそれぞれ印加され，上記複数の第４トランジスタのいずれか一つはオンの状態となるようにゲートに所定の電圧が印加され，上記複数の第４トランジスタの上記いずれか一つ以外のトランジスタの各ゲートには上記電流範囲制御信号がそれぞれ印加され，上記複数の第４トランジスタの各ドレインは相互に接続されて上記データ電流を出力するように構成することもできる。
本発明によれば，データ駆動部の電流範囲制御回路から出力されるデータ電流の範囲を電流範囲制御信号によって調節することができるので，多様な画素回路または発光素子に対して電流範囲制御信号のみを変更して同一構成のデータ駆動部を適用することができるデータ駆動部，発光表示装置，及び電流範囲制御回路を提供できるものである。
また，本発明によるデータ駆動部，発光表示装置，及び電流範囲制御回路は，簡単に電流範囲を制御することができる。更に，ミラー構造を形成する複数のトランジスタの各ドレイン電圧を一致させることによって正確な電流値を得ることができるという長所も有する。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
先ず，本発明の実施の形態にかかる発光表示装置について説明する。図１は，本発明の実施の形態にかかる発光表示装置の概略構成を示す図である。
図１を参照すれば，発光表示装置は，走査駆動部１００，データ駆動部２００，画像表示部３００，及びタイミング制御部５００を含んで構成される。
走査駆動部１００は，走査線Ｓ１〜Ｓｎを駆動させることができる。このような走査駆動部１００は，走査駆動部制御信号ＳＣＳに応答して走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給することができる。
データ駆動部２００は，データ線Ｄ１〜Ｄｍを駆動させることができる。このようなデータ駆動部２００は，データ駆動部制御信号ＤＣＳ及びビデオデータＤａｔａに応答してデータ電流を生成し，生成されたデータ電流をデータ線Ｄ１〜Ｄｍに供給することができる。また，データ駆動部２００の出力電流の範囲は，電流範囲制御信号Ｃｔｒｌによって調節することができる。
画像表示部３００は，走査線Ｓ１〜Ｓｎ及びデータ線Ｄ１〜Ｄｍによって定義された複数の画素４００を含む。また，画像表示部３００は，外部から第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳの印加を受ける。ここで，第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳは，それぞれの画素４００に伝達される。それぞれの画素４００は，自身に供給されるデータ電流に対応する画像を表示することができる。
タイミング制御部５００は，走査駆動部制御信号ＳＣＳを走査駆動部１００に供給し，また，データ駆動部制御信号ＤＣＳ及びビデオデータＤａｔａをデータ駆動部２００に供給することができる。
次に，本発明の実施の形態にかかるデータ駆動部について説明する。図２は，図１の発光表示装置に適用されるデータ駆動部の一例を示す図である。
図２を参照すれば，データ駆動部２００は，シフトレジスター２１０，データラッチ２２０，Ｄ／Ａ変換器２３０，及び電流範囲制御回路２４０を含んで構成されることができる。
シフトレジスター２１０は，水平クロック信号ＨＣＬＫ及び水平同期信号ＨＳＹＮＣに対応してデータラッチ２２０を制御する機能を有する。水平クロック信号ＨＣＬＫ及び水平同期信号ＨＳＹＮＣは，図１に示すデータ駆動部制御信号ＤＣＳの一種であることができる。
データラッチ２２０には，ビデオデータＤａｔａが順次入力され，入力されたビデオデータＤａｔａは所定のタイミングで画素単位に並列的にＤ／Ａ変換器２３０に出力される。データラッチ２２０は，シフトレジスター２１０から出力される制御信号によって制御されることができる。各ビデオデータＤａｔａは，青，緑及び赤のビデオデータを含むことができる。あるいは，各ビデオデータＤａｔａは，青，緑，赤及び白のビデオデータを含むこともできる。
データラッチ２２０は，シフトレジスター２１０から出力される制御信号によって制御されて順次入力されるビデオデータＤａｔａを，画素単位に並列的に出力するサンプリングラッチ（図示せず）と，上記サンプリングラッチから並列的に出力されるデータを入力されて１フレーム期間中維持するホルディングラッチ（図示せず）とで構成することもできる。
Ｄ／Ａ変換器２３０は，データラッチ２２０から並列的に出力される信号をアナログの電流に変換して出力することができる。
電流範囲制御回路２４０は，電流範囲制御信号ＣｔｒｌによってＤ／Ａ変換器２３０から出力される電流の範囲を調節したデータ電流をデータ線Ｄ１〜Ｄｍに出力することができる。電流範囲制御回路２４０から出力される電流の値は，Ｄ／Ａ変換器２３０から出力される電流の値に比例するのがよいが，その比例定数は電流範囲制御信号Ｃｔｒｌによって決定されることができる。
この場合，例えば，電流範囲制御信号Ｃｔｒｌに複数のモードを設けることができる。具体例を挙げると，電流範囲制御回路２４０は，電流範囲制御信号Ｃｔｒｌが第１モードの場合には，Ｄ／Ａ変換器２３０から出力される電流の２倍にあたる電流を出力することができるようにする。そして，電流範囲制御信号Ｃｔｒｌが第２モードの場合には，電流範囲制御回路２４０はＤ／Ａ変換器２３０から出力される電流の１．５倍にあたる電流を出力し，電流範囲制御信号Ｃｔｒｌが第３モードの場合には，電流範囲制御回路２４０はＤ／Ａ変換器２３０から出力される電流の１倍にあたる電流を出力し，電流範囲制御信号Ｃｔｒｌが第４モードの場合には，電流範囲制御回路２４０はＤ／Ａ変換器２３０から出力される電流の ０．５倍にあたる電流を出力することができるようにする。上に述べたのは，電流範囲制御信号Ｃｔｒｌを用いて電流範囲制御回路２４０から出力される電流範囲を調整する方法の一例である。
電流範囲制御回路２４０が上記のように動作することで，図２に表現されたデータ駆動部２００は，ビデオデータＤａｔａに対応するデータ電流をデータ線Ｄ１〜Ｄｍに出力するが，このとき，範囲が調節されたデータ電流を出力することができる。
次に，本発明の実施の形態にかかる電流範囲制御回路について説明する。図３は，図２のデータ駆動部２００に適用される電流範囲制御回路２４０の一例を示す図である。
図３を参照すれば，電流範囲制御回路２４０は，ミラー回路２４１，負帰還回路（副軌環回路）２４２及びスイッチング回路２４３を含んで構成される。
ミラー回路２４１は，第１トランジスタＭ１及び第１トランジスタＭ１とミラー型に接続される複数の第２トランジスタＭ２（１）〜Ｍ２（４）を含むことができる。
第１トランジスタＭ１のソースには，アナログ第１電源電圧ＡＶｄｄが印加される。ドレインとゲートは電気的に連結され，ドレインにはＤ／Ａ変換器２３０から出力される電流Ｉｄａｃが印加される。
複数の第２トランジスタＭ２（１）〜Ｍ２（４）の各ソースには，アナログ第１電源電圧ＡＶｄｄが印加され，各ゲートは第１トランジスタＭ１のゲートに電気的に接続される。複数の第２トランジスタＭ２（１）〜Ｍ２（４）のそれぞれは，第１トランジスタＭ１とともに電流ミラーを形成することができる。
したがって，複数の第２トランジスタＭ２（１）〜Ｍ２（４）に流れる電流Ｉ１〜Ｉ４は，第１トランジスタＭ１に流れる電流Ｉｄａｃに比例し，比例する程度は複数の第２トランジスタＭ２（１）〜Ｍ２（４）のチャンネルの幅対長さの比と，第１トランジスタＭ１のチャンネルの幅対長さの比によって決定される。このような構成により，ミラー回路２４１は第１トランジスタＭ１に流れる電流Ｉｄａｃに比例する複数の電流Ｉ１〜Ｉ４をスイッチング回路２４３に伝達することができる。
負帰還回路２４２は，複数の第３トランジスタＭ３（１）〜Ｍ３（４），演算増幅器ＡＭＰ及びキャパシタＣを含んで構成されることができる。
演算増幅器ＡＭＰの正（陽）の入力端＋は，第１トランジスタＭ１のドレインに接続され，負（陰）の入力端−は，複数の第２トランジスタＭ２（１）〜Ｍ２（４）のいずれか一つのトランジスタのドレインに接続される。また，演算増幅器ＡＭＰの出力端は，複数の第３トランジスタＭ３（１）〜Ｍ３（４）のゲートに接続される。
複数の第３トランジスタＭ３（１）〜Ｍ３（４）の各ソースは，複数の第２トランジスタＭ２（１）〜Ｍ２（４）の各ドレインに接続され，複数の第３トランジスタＭ３（１）〜Ｍ３（４）の各ドレインはスイッチング回路２４３に接続される。
キャパシターＣは，演算増幅器ＡＭＰの出力端と負の入力端との間に接続されて，演算増幅器ＡＭＰの出力の高周波ノイズをとり除く役割りを果たす。
負帰還回路２４２は，負帰還ループを形成することにより，第１トランジスタＭ１のドレインと複数の第２トランジスタＭ２（１）〜Ｍ２（４）のドレインの電圧を一致させる機能を有する。例えば，複数の第２トランジスタＭ２（１）〜Ｍ２（４）のうち，一つのトランジスタのドレイン電圧が第１トランジスタＭ１のドレイン電圧よりも大きくなる場合を例にとって説明する。この場合，演算増幅器ＡＭＰの出力端の電圧は低くなり，これによりゲートが演算増幅器ＡＭＰの出力端にそれぞれ連結された複数の第３トランジスタＭ３（１）〜Ｍ３（４）の電流駆動能力が落ちるので，複数の第２トランジスタＭ２（１）〜Ｍ２（４）のドレイン電圧を小さくすることができる。負帰還回路２４２では，上記のような原理のもとに負帰還が成り立つことができる。
一般的に，トランジスタに流れる電流は，ゲート−ソース間の電圧のみならず，ドレイン−ソース間の電圧によっても影響を受ける場合があるので，このように複数の第２トランジスタＭ２（１）〜Ｍ２（４）のドレイン電圧を第１トランジスタＭ１のドレイン電圧と一致させるようにすれば，複数の第２トランジスタＭ２（１）〜Ｍ２（４）に流れる電流を第１トランジスタＭ１に流れる電流と正確に，一致させるかまたは比例させることが可能となる。
負帰還回路２４２は，付加的な回路である。従って，負帰還環回路２４２なしに，複数の第２トランジスタＭ２（１）〜Ｍ２（４）が直接スイッチング回路２４３に接続されるような構成の場合でも，電流範囲制御回路２４０は正常に動作することが可能である。
スイッチング回路２４３は，複数の第４トランジスタＭ４（１）〜Ｍ４（４）を含んで構成される。複数の第４トランジスタＭ４（１）〜Ｍ４（４）のソースは負帰還回路２４２またはミラー回路２４１に接続されて，ミラー回路２４１から出力される電流Ｉ１〜Ｉ４を入力される。複数の第４トランジスタＭ４（１）〜Ｍ４（４）のゲートには，電流範囲制御信号Ｃｔｒｌ１〜Ｃｔｒｌ４が印加され，複数の第４トランジスタＭ４（１）〜Ｍ４（４）は，電流範囲制御信号Ｃｔｒｌ１〜Ｃｔｒｌ４によって入力を受けた電流Ｉ１〜Ｉ４を選択的に伝達することができる。
複数の第４トランジスタＭ４（１）〜Ｍ４（４）のドレインは，相互に連結されて，伝達された電流を合算してデータ電流Ｉｄａｔａとして出力する。したがって，スイッチング回路２４３は電流範囲制御信号Ｃｔｒｌ１〜Ｃｔｒｌ４によってミラー回路２４１から出力された電流を選択的に伝達し，伝達された電流を合算してデータ電流Ｉｄａｔａとして出力する機能を遂行することができる。
ここで，複数の第４トランジスタＭ４（１）〜Ｍ４（４）のうちいずれかひとつのトランジスタのゲートには，ローレベルの電圧が印加されて常にオンの状態を維持し，残りのトランジスタのみに電流範囲制御信号Ｃｔｒｌが印加されるように構成することもできる。
またこのとき，複数の第２トランジスタＭ２（１）〜Ｍ２（４）のチャンネルの幅は等しく，複数の第２トランジスタＭ２（１）〜Ｍ２（４）のチャンネルの長さは同一であるのがよい。また，複数の第３トランジスタＭ３（１）〜Ｍ３（４）のチャンネルの幅は等しく，複数の第３トランジスタＭ３（１）〜Ｍ３（４）のチャンネルの長さは同一であるのがよい。
このように，図３に示された電流範囲制御回路２４０は，上記のように動作することで，簡単にデータ電流Ｉｄａｔａの範囲を制御することができる。さらに，複数の第２トランジスタＭ２（１）〜Ｍ２（４）とそれぞれ直列に連結される複数の第３トランジスタＭ３（１）〜Ｍ３（４）及び演算増幅器ＡＭＰを利用して，複数の第２トランジスタＭ２（１）〜Ｍ２（４）のドレイン電圧を第１トランジスタＭ１のドレイン電圧と一致させることにより，より正確な電流値を提供することができる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，データ駆動部，発光表示装置，及び電流範囲制御回路に適用可能であり，特にアクティブマトリックス駆動方式の発光表示装置，上記発光表示装置のデータ駆動部，及び上記データ駆動部の電流範囲制御回路に適用可能である。
本発明の実施の形態にかかる発光表示装置の構成を概略的に示す図である。 図１の発光表示装置に含まれるデータ駆動部の一実施形態を概略的に示す図である。 図２のデータ駆動部に含まれる電流範囲制御回路の一実施形態を概略的に示す図である。
符号の説明
１００ 走査駆動部
２００ データ駆動部
３００ 画像表示部
４００ 画素
５００ タイミング制御部
２１０ シフトレジスター
２２０ データラッチ
２３０ Ｄ／Ａ変換器
２４０ 電流範囲制御回路
２４１ ミラー回路
２４２ 負帰還回路
２４３ スイッチング回路
Ｃｔｒｌ 電流範囲制御信号
Ｄ１〜Ｄｍ データ線
Ｓ１〜Ｓｎ 走査線
Ｉｄａｔａ データ電流
ＨＣＬＫ 水平クロック信号
ＨＳＹＮＣ 水平同期信号
Ｄａｔａ ビデオデータ
ＤＣＳ データ駆動部制御信号
ＳＣＳ 走査駆動部制御信号
ＡＶｄｄ アナログ第１電源電圧
ＶＤＤ 第１電源電圧
ＶＳＳ 第２電源電圧
Ｉｄａｃ Ｄ／Ａ変換器の出力電流
ＡＭＰ 演算増幅器
Ｃ キャパシタ

Claims (14)

  1. 水平クロック信号及び水平同期信号に対応してラッチ制御信号を出力するシフトレジスターと，
    前記ラッチ制御信号に基づいて順次入力されるビデオデータを並列に出力するデータラッチと，
    前記データラッチの出力をアナログ電流に変換して出力するＤ／Ａ変換器と，
    前記Ｄ／Ａ変換器から出力される電流の範囲を複数の電流範囲制御信号に応じて調節してデータ電流として出力する電流範囲制御回路と，を含み，
    前記データ電流の値は，前記Ｄ／Ａ変換器から出力される電流値と比例し，その比例定数は前記複数の電流範囲制御信号によって任意の値に決定され，
    前記電流範囲制御回路は，
    第１トランジスタ及び前記第１トランジスタとミラー型に接続される複数の第２トランジスタを含むミラー回路と，
    前記複数の第２トランジスタのドレインに各ソースがそれぞれ接続される複数の第３トランジスタ，及び，正の入力端が前記第１トランジスタのドレインに接続され，負の入力端が前記複数の第２トランジスタのいずれか一つのドレインに接続され，出力端が前記複数の第３トランジスタのゲートに接続された演算増幅器を含んで，負帰還ループを形成することによって前記第１トランジスタのドレイン電圧と前記複数の第２トランジスタのドレイン電圧を一致させる負帰還回路と，
    前記複数の第３トランジスタと接続されて，前記複数の第３トランジスタのドレインから出力される電流とそれぞれ対応する前記複数の電流範囲制御信号に応じて前記複数の第３トランジスタのドレインから出力される電流を選択的に伝達し，伝達された前記電流を合算して前記データ電流として出力するスイッチング回路とを含むこと，
    を特徴とするデータ駆動部。
  2. 前記スイッチング回路は複数の第４トランジスタを含み，
    前記複数の第４トランジスタの各ソースには，前記複数の第３トランジスタのドレインから出力される電流がそれぞれ印加され，
    前記複数の第４トランジスタの各ゲートには，前記複数の電流範囲制御信号がそれぞれ印加され，
    前記複数の第４トランジスタの各ドレインは，相互に接続されて前記データ電流を出力することを特徴とする請求項１に記載のデータ駆動部。
  3. 前記スイッチング回路は複数の第４トランジスタを含み，
    前記複数の第４トランジスタの各ソースには，前記複数の第３トランジスタのドレインから出力される電流がそれぞれ印加され，
    前記複数の第４トランジスタのいずれか一つは，オンの状態となるようにゲートに所定の電圧が印加され，
    前記複数の第４トランジスタの前記いずれか一つ以外の第４トランジスタの各ゲートには，前記複数の電流範囲制御信号がそれぞれ印加され，
    前記複数の第４トランジスタの各ドレインは，相互に接続されて前記データ電流を出力することを特徴とする請求項１に記載のデータ駆動部。
  4. 前記第１トランジスタのドレインには前記Ｄ／Ａ変換器から出力される電流が印加され，
    前記第１トランジスタのドレインとゲートは電気的に接続され，
    前記複数の第２トランジスタの各ゲートは，前記第１トランジスタのゲートに電気的に接続され，
    前記複数の第２トランジスタの各ソースは，前記第１トランジスタのソースに電気的に接続されることを特徴とする請求項１に記載のデータ駆動部。
  5. 前記負帰還回路は，
    前記演算増幅器の出力端と負の入力端との間に接続されるキャパシタを更に含むことを特徴とする請求項１に記載のデータ駆動部。
  6. 複数の走査線に走査信号を順次印加する走査駆動部と，
    複数のデータ線に，複数の電流範囲制御信号に応じてその範囲が調節されたデータ電流を印加するデータ駆動部と，
    前記複数の走査線に印加された走査信号及び前記複数のデータ線に印加されたデータ電流によって画像を表示する画像表示部と，を含み，
    前記データ駆動部は，請求項１〜５のいずれか１項に記載のデータ駆動部であること，
    を特徴とする発光表示装置。
  7. 走査駆動部制御信号を前記走査駆動部に伝達し，データ駆動部制御信号及びビデオデータを前記データ駆動部に伝達するタイミング制御部を更に含むことを特徴とする請求項６に記載の発光表示装置。
  8. 第１トランジスタ及び前記第１トランジスタとミラー型に接続される複数の第２トランジスタを含むミラー回路と，
    前記複数の第２トランジスタのドレインに各ソースがそれぞれ接続される複数の第３トランジスタ，及び，正の入力端が前記第１トランジスタのドレインに接続され，負の入力端が前記複数の第２トランジスタのいずれか一つのドレインに接続され，出力端が前記複数の第３トランジスタのゲートに接続された演算増幅器を含んで，負帰還ループを形成することによって前記第１トランジスタのドレイン電圧と前記複数の第２トランジスタのドレイン電圧を一致させてる負帰還回路と，
    前記複数の第３トランジスタと接続されて，前記複数の第３トランジスタのドレインから出力される電流とそれぞれ対応する複数の電流範囲制御信号に応じて前記複数の第３トランジスタのドレインから出力される電流を選択的に伝達し，伝達された前記電流を合算して前記データ電流として出力するスイッチング回路とを含み，
    前記データ電流の値は，前記第１トランジスタに入力される入力電流の電流値と比例し，その比例定数は前記複数の電流範囲制御信号によって任意の値に決定されること，
    を特徴とする電流範囲制御回路。
  9. 前記負帰還回路は，
    前記演算増幅器の出力端と負の入力端との間に接続されるキャパシタを更に含むことを特徴とする請求項８に記載の電流範囲制御回路。
  10. 前記複数の第３トランジスタのチャンネル幅はすべて同一であり，前記複数の第３トランジスタのチャンネル長さはすべて同一であることを特徴とする請求項８に記載の電流範囲制御回路。
  11. 前記第１トランジスタのドレインには前記入力電流が印加され，
    前記第１トランジスタのドレインとゲートは電気的に接続され，
    前記複数の第２トランジスタの各ゲートは，前記第１トランジスタのゲートに電気的に接続され，
    前記複数の第２トランジスタの各ソースは，前記第１トランジスタのソースに電気的に接続されることを特徴とする請求項８に記載の電流範囲制御回路。
  12. 前記複数の第２トランジスタのチャンネル幅はすべて同一であり，前記複数の第２トランジスタのチャンネル長さはすべて同一であることを特徴とする請求項８に記載の電流範囲制御回路。
  13. 前記スイッチング回路は複数の第４トランジスタを含み，
    前記複数の第４トランジスタの各ソースには，前記複数の第３トランジスタのドレインから出力される電流がそれぞれ印加され，
    前記複数の第４トランジスタの各ゲートには，前記複数の電流範囲制御信号がそれぞれ印加され，
    前記複数の第４トランジスタの各ドレインは，相互に接続されて前記データ電流を出力することを特徴とする請求項８に記載の電流範囲制御回路。
  14. 前記スイッチング回路は複数の第４トランジスタを含み，
    前記複数の第４トランジスタの各ソースには，前記複数の第３トランジスタのドレインから出力される電流がそれぞれ印加され，
    前記複数の第４トランジスタのいずれか一つは，オンの状態となるようにゲートに所定の電圧が印加され，
    前記複数の第４トランジスタの前記いずれか一つ以外の第４トランジスタの各ゲートには，前記複数の電流範囲制御信号がそれぞれ印加され，
    前記複数の第４トランジスタの各ドレインは，相互に接続されて前記データ電流を出力することを特徴とする請求項８に記載の電流範囲制御回路。
JP2005278379A 2004-11-23 2005-09-26 データ駆動部，発光表示装置，及び電流範囲制御回路 Expired - Fee Related JP4504894B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040096378A KR100688803B1 (ko) 2004-11-23 2004-11-23 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치

Publications (2)

Publication Number Publication Date
JP2006146170A JP2006146170A (ja) 2006-06-08
JP4504894B2 true JP4504894B2 (ja) 2010-07-14

Family

ID=36583241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278379A Expired - Fee Related JP4504894B2 (ja) 2004-11-23 2005-09-26 データ駆動部，発光表示装置，及び電流範囲制御回路

Country Status (4)

Country Link
US (1) US7420492B2 (ja)
JP (1) JP4504894B2 (ja)
KR (1) KR100688803B1 (ja)
CN (1) CN100418126C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598431B1 (ko) * 2004-11-25 2006-07-11 한국전자통신연구원 능동 구동 전압/전류형 유기 ｅｌ 화소 회로 및 표시 장치
US7598800B2 (en) * 2007-05-22 2009-10-06 Msilica Inc Method and circuit for an efficient and scalable constant current source for an electronic display

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923622A (ja) * 1982-07-29 1984-02-07 Fujitsu Ltd デイジタルアナログ変換器
JPS61295721A (ja) * 1985-06-21 1986-12-26 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン デイジタル−アナログ変換回路
JPH0884307A (ja) * 1994-09-05 1996-03-26 Internatl Business Mach Corp <Ibm> ガンマ補正を行うディジタル・アナログ変換装置及び液晶表示装置
JPH09307369A (ja) * 1996-05-15 1997-11-28 Denso Corp カレントミラー回路及び定電流駆動回路
JPH1093436A (ja) * 1996-09-19 1998-04-10 Oki Electric Ind Co Ltd デジタル・アナログ変換回路
JP2000114891A (ja) * 1998-10-01 2000-04-21 Sony Corp 電流源回路
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器
JP2002290239A (ja) * 2001-03-26 2002-10-04 Nec Corp カレントミラー回路及びアナログデジタル変換回路
JP2003150115A (ja) * 2001-08-29 2003-05-23 Seiko Epson Corp 電流生成回路、半導体集積回路、電気光学装置および電子機器
JP2003223232A (ja) * 2001-12-21 2003-08-08 Koninkl Philips Electronics Nv 電流源回路
JP2003249715A (ja) * 2002-02-25 2003-09-05 Asahi Kasei Microsystems Kk 半導体レーザの駆動回路
JP2003255898A (ja) * 2001-03-26 2003-09-10 Rohm Co Ltd 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP2003288051A (ja) * 2002-03-27 2003-10-10 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2003316319A (ja) * 2002-04-23 2003-11-07 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2004078163A (ja) * 2002-06-20 2004-03-11 Rohm Co Ltd アクティブマトリックス型有機ｅｌパネルの駆動回路およびこれを用いる有機ｅｌ表示装置
JP2004112183A (ja) * 2002-09-17 2004-04-08 Sony Corp 電流出力型ディジタル／アナログ変換回路、電流出力型駆動回路及び画像表示装置
JP2004361489A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 電気光学装置、その駆動回路及び駆動方法、並びに電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238375B (en) * 2000-05-31 2005-08-21 Toshiba Corp Pumping circuit and flat panel display device
US7012597B2 (en) 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
KR100442257B1 (ko) * 2002-01-09 2004-07-30 엘지전자 주식회사 전류기입형 ａｍｏｅｌ 패널의 데이터 구동회로
TW594634B (en) * 2003-02-21 2004-06-21 Toppoly Optoelectronics Corp Data driver
JP4464062B2 (ja) * 2003-03-24 2010-05-19 Ｎｅｃエレクトロニクス株式会社 電流駆動回路及び表示装置
CN1323379C (zh) * 2003-04-02 2007-06-27 友达光电股份有限公司 数据驱动电路及由其驱动数据的方法
KR100578793B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR100637458B1 (ko) * 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
KR100658616B1 (ko) * 2004-05-31 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
ATE484051T1 (de) * 2004-06-01 2010-10-15 Lg Display Co Ltd Organische elektrolumineszenzanzeige und ansteuerverfahren dafür
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
KR100700846B1 (ko) * 2004-12-24 2007-03-27 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
US8405579B2 (en) * 2004-12-24 2013-03-26 Samsung Display Co., Ltd. Data driver and light emitting diode display device including the same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923622A (ja) * 1982-07-29 1984-02-07 Fujitsu Ltd デイジタルアナログ変換器
JPS61295721A (ja) * 1985-06-21 1986-12-26 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン デイジタル−アナログ変換回路
JPH0884307A (ja) * 1994-09-05 1996-03-26 Internatl Business Mach Corp <Ibm> ガンマ補正を行うディジタル・アナログ変換装置及び液晶表示装置
JPH09307369A (ja) * 1996-05-15 1997-11-28 Denso Corp カレントミラー回路及び定電流駆動回路
JPH1093436A (ja) * 1996-09-19 1998-04-10 Oki Electric Ind Co Ltd デジタル・アナログ変換回路
JP2000114891A (ja) * 1998-10-01 2000-04-21 Sony Corp 電流源回路
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器
JP2003255898A (ja) * 2001-03-26 2003-09-10 Rohm Co Ltd 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP2002290239A (ja) * 2001-03-26 2002-10-04 Nec Corp カレントミラー回路及びアナログデジタル変換回路
JP2003150115A (ja) * 2001-08-29 2003-05-23 Seiko Epson Corp 電流生成回路、半導体集積回路、電気光学装置および電子機器
JP2003223232A (ja) * 2001-12-21 2003-08-08 Koninkl Philips Electronics Nv 電流源回路
JP2003249715A (ja) * 2002-02-25 2003-09-05 Asahi Kasei Microsystems Kk 半導体レーザの駆動回路
JP2003288051A (ja) * 2002-03-27 2003-10-10 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2003316319A (ja) * 2002-04-23 2003-11-07 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2004078163A (ja) * 2002-06-20 2004-03-11 Rohm Co Ltd アクティブマトリックス型有機ｅｌパネルの駆動回路およびこれを用いる有機ｅｌ表示装置
JP2004112183A (ja) * 2002-09-17 2004-04-08 Sony Corp 電流出力型ディジタル／アナログ変換回路、電流出力型駆動回路及び画像表示装置
JP2004361489A (ja) * 2003-06-02 2004-12-24 Seiko Epson Corp 電気光学装置、その駆動回路及び駆動方法、並びに電子機器

Also Published As

Publication number Publication date
KR100688803B1 (ko) 2007-03-02
US7420492B2 (en) 2008-09-02
CN1779762A (zh) 2006-05-31
CN100418126C (zh) 2008-09-10
KR20060057281A (ko) 2006-05-26
US20060125808A1 (en) 2006-06-15
JP2006146170A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100670134B1 (ko) 전류 구동형 디스플레이 소자의 데이터 구동 장치
KR100889675B1 (ko) 화소 및 그를 이용한 유기전계발광표시장치
KR100897172B1 (ko) 화소 및 그를 이용한 유기전계발광표시장치
JP4188930B2 (ja) 発光表示装置
JP4850016B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
JP5218879B2 (ja) エレクトロルミネセンス表示装置とその駆動方法
KR101089050B1 (ko) 반도체 장치
JP2005266346A (ja) 基準電圧発生回路、データドライバ、表示装置及び電子機器
US20060156121A1 (en) Emission control driver and organic light emitting display using the same
US7193592B2 (en) Display device
JP2005156697A (ja) 画像表示装置
US8610695B2 (en) Drive circuit and drive method of light emitting display apparatus
JP2012252337A (ja) 駆動装置、ｏｌｅｄパネル及びｏｌｅｄパネルの駆動方法
US7362249B2 (en) Current range control circuit, data driver, and organic light emitting display
US20060120202A1 (en) Data driver chip and light emitting display
JP4504894B2 (ja) データ駆動部，発光表示装置，及び電流範囲制御回路
KR20150107715A (ko) 표시 장치, 표시 구동 장치, 구동 방법, 및 전자 기기
JP4149500B2 (ja) 電流供給回路
KR20070016458A (ko) 저-전압 트랜지스터를 이용한 유기발광다이오드 표시패널의 데이터 구동 장치 및 방법
KR100707621B1 (ko) 단일/차동 변환 회로, 차동/단일 변환 회로 및 바이어스회로
KR100602355B1 (ko) 데이터 구동칩 및 발광 표시장치
KR100590032B1 (ko) 전류 구동형 디스플레이 소자의 데이터 구동 장치
JP2007264564A (ja) 表示装置
JP2005031700A (ja) 表示駆動回路、表示パネル、及び表示装置
KR100670135B1 (ko) 전류 구동형 디스플레이 소자의 데이터 구동 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees