DE3926657A1 - Cmos-eingangspufferschaltung - Google Patents
Cmos-eingangspufferschaltungInfo
- Publication number
- DE3926657A1 DE3926657A1 DE3926657A DE3926657A DE3926657A1 DE 3926657 A1 DE3926657 A1 DE 3926657A1 DE 3926657 A DE3926657 A DE 3926657A DE 3926657 A DE3926657 A DE 3926657A DE 3926657 A1 DE3926657 A1 DE 3926657A1
- Authority
- DE
- Germany
- Prior art keywords
- mos transistor
- power supply
- conductivity type
- temperature
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine CMOS-Eingangspufferschal
tung, insbesondere für ein ultrahochdichtes CMOS-Halbleiter
bauelement, die eine logische Schwellenspannung mit Tempera
turkompensation hat.
In Verbindung mit der Entwicklung von hochintegrierten,
hochgenauen und hochleistungsfähigen Halbleiterbauelementen
hat der Energieverbrauch zugenommen. Daher müssen die
Betriebscharakteristiken als Folge von Temperaturänderungen
stärker beachtet werden.
CMOS-Eingangspufferschaltungen umfassen im allgemeinen
CMOS-Inverter, an deren Eingang ein Eingangssignal mit TTL
Spannungspegel liegt und die an ihrem Ausgang ein Aus
gangssignal mit CMOS Spannungspegel ausgeben. Die logische
Schwellenspannung eines CMOS-Inverter ändert sich jedoch mit
der Temperatur. Bei niedriger Temperatur verschlechtert sich
daher die Hochpegel-Eingangscharakteristik, da der logische
Schwellenspannungspegel ansteigt. Bei hoher Temperatur
verschlechtert sich andererseits die Niedrigpegel-Eingangs
charakteristik, da der logische Schwellenspannungspegel
abnimmt. Schwankungen in der Eingangscharakteristik aufgrund
von Änderungen in der Umgebungstemperatur führen zu gewissen
Schwierigkeiten, wie beispielsweise einem instabilen
Betrieb oder einer Abnahme in der Arbeitsgeschwindigkeit.
Die logische Schwellenspannung eines CMOS-Inverters ist
eine Funktion des Verhältnisses zwischen den Verstärkungsfak
toren eines P-Kanal und eines N-Kanal MOS Transistors und der
Schwellenspannung des Bauelementes.
Da die Mobilität der Ladungsträger mit steigender
Temperatur abnimmt, nimmt der Verstärkungsfaktor β auf
β ≈ 1/ ab. Da jedoch die Mobilität sowohl der Löcher als
auch der Elektronen in ähnlichem Maße durch die Temperatur
beeinflußt wird, bleibt das Verhältnis zwischen den Verstär
kungsfaktoren (β-Verhältnis = β n/β p) von der Temperatur
unabhängig.
Bei steigender Temperatur nehmen andererseits die
Schwellenspannungen Vtn und Vtp des Bauelementes um den
Temperaturkoeffizienten 2 mV/°K jeweils ab. Wenn beispiels
weise die Temperatur um 50°C zunimmt, nimmt daher die
logische Schwellenspannung um 0,4 V ab. Die Niedrigpegel-
Eingangscharakteristik einer CMOS-Eingangspufferschaltung
verschlechtert sich daher im Hochtemperatur-Betriebsbereich,
während sich die Hochpegel-Eingangscharakteristik im
Niedrigtemperatur-Betriebsbereich verschlechtert.
Durch die Erfindung soll daher eine CMOS-Eingangspuffer
schaltung geschaffen werden, die eine temperaturkompensierte
logische Schwellenspannungscharakteristik hat, indem das
Verhältnis der Verstärkungsfaktoren der MOS Transistoren bei
Temperaturänderungen geändert wird.
Durch die Erfindung soll insbesondere eine CMOS-
Eingangspufferschaltung geschaffen werden, die Änderungen in
der Eingangscharakteristik von hochintegrierten Halbleiter
bauelementen bei Temperaturschwankungen so gering wie möglich
hält.
Dazu umfaßt die erfindungsgemäße CMOS-Eingangspuf
ferschaltung einen ersten MOS Transistor eines ersten
Leitfähigkeitstyps und einen zweiten MOS Transistor eines
zweiten Leitfähigkeitstyps, die in Reihe zwischen eine erste
Energieversorgungsleitung und eine zweite Energieversor
gungsleitung geschaltet sind und an deren Steuerelektroden
parallel eine Eingangsspannung mit TTL Spannungspegel liegt,
während an dem gemeinsamen Verbindungspunkt ihrer Drains eine
Ausgangsspannung mit CMOS Spannungspegel liegt, die der
Eingangsspannung entspricht, wenigstens eine Kombination aus
einem MOS Transistor vom ersten Leitfähigkeitstyp und einer
Schalteinrichtung, die in Reihe zwischen die erste Energie
versorgungsleitung und den gemeinsamen Verbindungspunkt
geschaltet sind, wobei an der Steuerelektrode des MOS
Transistors die Eingangsspannung liegt und die Schaltein
richtung oberhalb einer gegebenen bestimmten Temperatur an
und unter dieser Temperatur ausgeschaltet wird, eine
Temperatur-Detektoreinrichtung mit wenigstens einem Ausgang,
der mit dem Steuersignaleingang der wenigstens einen
Schalteinrichtung verbunden ist, um diese nach Maßgabe der
Temperaturänderungen zu steuern, so daß der Wert des gesamten
Transistorverstärkungsfaktors für jeden der Transistoren vom
ersten Leitfähigkeitstyps bei niedriger Temperatur ab- und
bei hoher Temperatur zunimmt und dadurch die Schwankung in
der logischen Schwellenspannung nach Maßgabe der Temperatur
stabilisiert ist.
Jeder Transistor vom ersten Leitfähigkeitstyp ist ein
P-Kanal MOS Transistor, während jeder Transistor vom zweiten
Leitfähigkeitstyp ein N-Kanal MOS Transistor ist und die
Schalteinrichtung aus einem P-Kanal MOS Transistor besteht.
Wenn daher die Schalteinrichtung durchgeschaltet wird, nimmt
der Verstärkungsfaktor β p des P-Kanal Transistors zu, so daß
das Verhältnis zwischen den Verstärkungsfaktoren (β-Ver
hältnis) der N- und P-Kanal Transistoren β r = β n/β p abnimmt.
Das Verhältnis zwischen den Verstärkungsfaktoren wird daher
nach Maßgabe des Abfalls der logischen Schwellenspannung
aufgrund eines Temperaturanstiegs verändert. Das führt zu
einer Zunahme in der logischen Schwellenspannung, wodurch
eine Kompensation bei Temperaturschwankungen erzielt wird.
Die Temperatur-Detektoreinrichtung der erfindungsgemäßen
CMOS-Pufferschaltung umfaßt mehrere Temperatur-Sensoreinrich
tungen, die aus einer Stromversorgungseinrichtung und einer
Widerstandseinrichtung aus polykristallinem Silizium
bestehen, die in Reihe zwischen die erste Energieversor
gungsleitung und die zweite Energieversorgungsleitung
geschaltet sind. Jede Temperatur-Sensoreinrichtung gibt auf
die Umgebungstemperatur der Widerstandseinrichtung aus
polykristallinem Silizium ein anderes elektrisches Ausgangs
signal aus.
Der Widerstandswert des polykristallinen Siliziums, das
entweder nicht dotiert oder mit einem Störstoff leicht
dotiert ist, ist nicht nur sehr groß, sondern ändert sich
auch stark und exponentiell mit der Temperatur.
Der Drainstrom im Bereich unterhalb des Schwellenwertes
eines MOS Transistors nimmt exponentiell ab, wenn die
Gatespannung unter die Schwellenspannung fällt. Eine
derartige Einrichtung, die die Temperatur des Halbleiters
über den Strom des MOS Transistors unterhalb des Schwellen
wertes und die Widerstandstemperaturcharakteristik von
polykristallinem Silizium erfassen kann, hat daher einen sehr
niedrigen Energieverbrauch, so daß sie sich außerordentlich
gut für hochintegrierte Halbleiterbauelemente eignet.
Das elektrische Ausgangssignal von jeder Temperatur-
Sensoreinrichtung der Temperatur-Detektoreinrichtung wird
über eine digitale Wandlereinrichtung, beispielsweise einen
Inverter in ein digitales Signal umgewandelt.
Eine Stromfestlegungseinrichtung ist zusätzlich zur
Temperatur-Detektoreinrichtung vorgesehen, um den Drainstrom
im Bereich unterhalb des Schwellenwertes des MOS Transistors
festzulegen. Diese Stromfestlegungseinrichtung umfaßt einen
ersten MOS Transistor eines ersten Leitfähigkeitstyps, dessen
erste Stromelektrode mit der ersten Energieversorgungsleitung
verbunden ist, dessen Steuerelektrode mit der zweiten
Energieversorgungsleitung verbunden ist und dessen Stromelek
trode mit einem ersten Knotenpunkt verbunden ist, einen
zweiten MOS Transistor eines zweiten Leitfähigkeitstyps,
dessen erste Stromelektrode und dessen Steuerelektrode mit
dem ersten Knotenpunkt verbunden sind, dessen zweite
Steuerelektrode mit der zweiten Energieversorgungsleitung
verbunden ist und der eine ausreichend große geometrische
Abmessung im Vergleich mit der geometrischen Abmessung des
ersten MOS Transistors hat, damit er im Bereich unterhalb des
Schwellenwertes arbeiten kann, einen dritten MOS Transistor
vom zweiten Leitfähigkeitstyp, dessen Steuerelektrode mit der
Steuerelektrode des zweiten MOS Transistors verbunden ist,
dessen erste Stromelektrode mit der zweiten Energieversor
gungsleitung verbunden ist, dessen zweite Stromelektrode an
einem zweiten Knotenpunkt liegt und der eine ausreichend
kleine geometrische Abmessung im Vergleich mit der geometri
schen Abmessung des zweiten MOS Transistors hat, und einen
vierten MOS Transistor vom ersten Leitfähigkeitstyp, dessen
erste Steuerelektrode mit der ersten Energieversorgungslei
tung verbunden ist und dessen Steuerelektrode und zweite
Stromelektrode gemeinsam am zweiten Knotenpunkt liegen und
der eine ausreichend große geometrische Abmessung im
Vergleich mit der geometrischen Abmessung des dritten MOS
Transistors hat, damit er im Bereich unterhalb des Schwellen
wertes arbeiten kann, wobei seine Steuerelektrode mit der
Steuerelektrode des MOS Transistors der Stromversorgungsein
richtung verbunden ist.
Die Festlegung des Drainstromes des MOS Transistors der
Stromversorgungseinrichtung ist nur durch den Wert des
Drainstromes des ersten MOS Transistors der Stromfest
legungseinrichtung und durch das Verhältnis zwischen den
geometrischen Abmessungen der genannten MOS Transistoren
bestimmt. Der Strom der Stromversorgungseinrichtung hat daher
einen Wert, der vom Herstellungsverfahren und von Temperatur
änderungen unabhängig ist. Die Temperatur-Detektoreinrichtung
hat verschiedene Stromversorgungswerte, da die MOS Transis
toren, aus denen die Stromversorgungseinrichtung besteht,
jeweils verschiedene geometrische Abmessungen haben. Es
können daher verschiedene elektrische Ausgangssignale, die
einer gegebenen Umgebungstemperatur entsprechen, von den
Widerstandseinrichtungen aus polykristallinem Silizium mit
einem gegebenen Widerstandswert erhalten werden.
Verschiedene elektrische Ausgangssignale, die einer
gegebenen Umgebungstemperatur entsprechen, können auch
dadurch erhalten werden, daß der Widerstandswert jedes
Widerstandes aus polykristallinem Silizium bei gleichem
Versorgungsstrom verschieden gemacht wird.
Die erfindungsgemäße Schaltung kann in der folgenden
Weise abgewandelt werden.
Die erste Abwandlungsform umfaßt wenigstens eine
Kombination aus einem MOS Transistor und einer Schalteinrich
tung, die in Reihe zwischen die zweite Energieversorgungslei
tung und den gemeinsamen Verbindungspunkt geschaltet ist, um
den genannten Wert des Verstärkungsfaktors entsprechend der
Temperatur zu ändern, wobei der MOS Transistor und die
Schalteinrichtung Transistoren vom zweiten Leitfähigkeitstyp
sind.
Wenn daher die Temperatur abnimmt, wird die Schaltein
richtung bei einer bestimmten Temperatur durchschalten und
wird der Wert des Verstärkungsfaktors des MOS Transistors vom
zweiten Leitfähigkeitstyp zunehmen. Wenn beispielsweise der
zweite Leitfähigkeitstyp ein N-Kanal ist, dann wird der
Verstärkungsfaktor β n zunehmen und wird auch das Verhältnis
zwischen den Verstärkungsfaktoren β r = β n/β p ansteigen. Die
logische Schwellenspannung nimmt mit steigendem Verhältnis
zwischen den Verstärkungsfaktoren ab. In dieser Weise wird
eine Temperaturkompensation erzielt.
Eine weitere Abwandlungsform der erfindungsgemäßen
Schaltung umfaßt wenigstens eine Kombination aus einem MOS
Transistor und einer Schalteinrichtung, die in Reihe zwischen
die erste Energieversorgungsleitung und den gemeinsamen
Verbindungspunkt geschaltet ist, um den Wert des Verstär
kungsfaktors entsprechend der Temperatur zu ändern, sowie
wenigstens eine Kombination aus einem ähnlichen MOS Transis
tor und einer ähnlichen Schalteinrichtung, die in Reihe
zwischen die zweite Energieversorgungsleitung und den
gemeinsamen Verbindungspunkt geschaltet ist.
Dabei wird eine Temperaturkompensation der logischen
Schwellenspannung erreicht, indem die zuerst genannte
Schalteinrichtung durchschaltet, wenn die Temperatur
ansteigt, um das Verhältnis zwischen den Transistor-Verstär
kungsfaktoren herabzusetzen, und die zuletztgenannte
Schalteinrichtung durchschaltet, wenn die Temperatur abfällt,
um das Verhältnis der Transistor-Verstärkungsfaktoren zu
erhöhen.
Im folgenden werden anhand der Zeichnung
besonders bevorzugte Ausführungsbeispiele der Erfindung näher
beschrieben. Es zeigen
Fig. 1 eine herkömmliche CMOS-Eingangspufferschaltung,
Fig. 2 in einer graphischen Darstellung die Beziehung
zwischen der logischen Schwellenspannungscharakteristik und
der Temperatur bei einer herkömmlichen CMOS-Eingangspuffer
schaltung,
Fig. 3 ein Ausführungsbeispiel der erfindungsgemäßen
CMOS-Eingangspufferschaltung,
Fig. 4 das Schaltbild eines Beispiels der Temperatur-
Detektoreinrichtung bei der in Fig. 3 dargestellten CMOS-
Eingangspufferschaltung,
Fig. 5 in einer graphischen Darstellung die logische
Schwellenspannungscharakteristik gegenüber der Temperatur bei
der in Fig. 3 dargestellten CMOS-Eingangspufferschaltung,
Fig. 6 ein weiteres Ausführungsbeispiel der erfindungs
gemäßen CMOS-Eingangspufferschaltung und
Fig. 7 noch ein Ausführungsbeispiel der erfindungsge
mäßen CMOS-Eingangspufferschaltung.
Wie es in Fig. 1 dargestellt ist, sind ein erster MOS
Transistor M 1 vom ersten Leitfähigkeitstyp (beispielsweise
P-Kanal) und ein zweiter MOS Transistor M 2 eines zweiten
Leitfähigkeitstyps (z.B. N-Kanal) in Reihe zwischen die erste
Energieversorgungsleitung 1, d.h. die Vcc-Spannungsversor
gungsleitung und die zweite Energieversorgungsleitung 2, d.h.
die Vss-Spannungsversorgungsleitung geschaltet. Eine
Eingangsspannung mit TTL Spannungspegel liegt an ihren
Gateelektroden und eine Ausgangsspannung mit CMOS-Spannungs
pegel, die der Eingangsspannung entspricht, wird am gemein
samen Drainverbindungspunkt abgegeben. Die logische Schwel
lenspannung Vinv beträgt dabei:
wobei
V DD = Vcc + Vss : Versorgungsspannung,
Vtp = Schwellenspannung für das P-Kanal MOS Element,
Vtn = Schwellenspannung für das N-Kanal MOS Element,
β p = Verstärkungsfaktor für das N-Kanal MOS Element,
β n = Verstärkungsfaktor für das N-Kanal MOS Element.
V DD = Vcc + Vss : Versorgungsspannung,
Vtp = Schwellenspannung für das P-Kanal MOS Element,
Vtn = Schwellenspannung für das N-Kanal MOS Element,
β p = Verstärkungsfaktor für das N-Kanal MOS Element,
β n = Verstärkungsfaktor für das N-Kanal MOS Element.
Das oben genannte Verstärkungsfaktorverhältnis β r =
β n/β p ist unabhängig von der Temperatur, jedoch abhängig von
der Größe des Bauelementes. Der Wert der logischen Schwellen
spannung, der der Temperatur entspricht, ist daher von den
Schwellenspannungen der Bauelemente Vtp und Vtn abhängig und
nimmt ab, wenn die Temperatur ansteigt und umgekehrt. Die
Niedrigpegel-Eingangscharakteristik verschlechtert sich daher
bei hohen Temperaturen, während sich die Hochpegel-Ein
gangscharakteristik bei niedrigen Temperaturen verschlech
tert.
Fig. 3 zeigt das Schaltbild eines bevorzugten Ausfüh
rungsbeispiels der Erfindung. Die Darstellung in Fig. 3
entspricht der Darstellung in Fig. 1 mit der Ausnahme der
Reihenschaltung des dritten P-Kanal MOS Transistors M 3 zum
vierten P-Kanal MOS Transistor M 4 und der Reihenschaltung
des fünften P-Kanal MOS Transistors M 5 zum sechsten P-Kanal
MOS Transistor M 6 zwischen der Vcc-Versorgungsleitung 1 und
dem gemeinsamen Verbindungspunkt 3 und der Verbindung der
Gates des vierten und sechsten MOS Transistors M 4 und M 6 mit
den Ausgängen T 1, T 2 der Temperatur-Detektoreinrichtung.
Bei diesem Ausführungsbeispiel wird daher eine Tempera
turkompensation der logischen Schwellenspannung dadurch
erreicht, daß der Gesamtverstärkungsfaktor β p des P-Kanal
Bauelementes verändert wird, da der vierte und der sechste
MOS Transistor M 4, M 6 nach Maßgabe der Kombination der
Ausgangssignalverhältnisse an den Ausgängen T 1 und T 2 der
Temperatur-Detektoreinrichtung 10 geschaltet werden.
Fig. 4 zeigt das Schaltbild der Temperatur-Detektorein
richtung. Wie es in Fig. 4 dargestellt ist, bestehen eine
erste und eine zweite Stromversorgungseinrichtung 11, 13 aus
P-Kanal MOS Transistoren M 11, M 12, die im Bereich unterhalb
des Schwellenwertes arbeiten. Bei dem P-Kanal MOS Transistor
M 11 ist die Source mit der ersten Energieversorgungsleitung 1
verbunden, liegt der Drain am dritten Knotenpunkt N 3 und ist
das Gate mit der Stromfestlegungseinrichtung 15 verbunden.
Eine Klemme der Widerstandseinrichtung 12 aus polykristal
linem Silizium ist mit dem dritten Knotenpunkt N 3 verbunden
und die andere Klemme liegt an der zweiten Energieversor
gungsleitung 2.
Bei dem P-Kanal MOS Transistor M 12 ist die Source mit
der ersten Energieversorgungsleitung 1 verbunden, liegt der
Drain am vierten Knotenpunkt N 4 und ist das Gate mit der
Stromfestlegungseinrichtung 15 verbunden. Eine Klemme der
Widerstandseinrichtung 14 aus polykristallinem Silizium liegt
am vierten Knotenpunkt N 4 und die andere Klemme ist mit der
zweiten Energieversorgungsleitung 2 verbunden.
Die Stromfestlegungseinrichtung 15 besteht aus vier MOS
Transistoren. Bei dem ersten P-Kanal MOS Transistor M 7 ist
die Source mit der ersten Energieversorgungsleitung 1
verbunden, liegt das Gate an der zweiten Energieversor
gungsleitung 2 und ist der Drain mit dem ersten Knotenpunkt
N 1 verbunden, wobei der Drainstrom ID 1 zum ersten Knotenpunkt
N 1 fließt. Bei dem zweiten N-Kanal MOS Transistor M 8 sind
Drain und Gate mit dem ersten Knotenpunkt N 1 verbunden und
liegt die Source an der zweiten Energieversorgungsleitung 2.
Damit der zweite MOS Transistor M 8 im Bereich unterhalb des
Schwellenwertes arbeitet, ist das Verhältnis zwischen den
geometrischen Abmessungen des ersten und zweiten MOS
Transistors so gewählt, daß W 7 « W 8 (L 7=L 8) ist.
Damit der dritte N-Kanal MOS Transistor M 9 die gleiche
Gatevorspannung wie der zweite MOS Transistor M 8 hat, liegt
sein Gate am ersten Knotenpunkt N 1, ist seine Source mit der
zweiten Energieversorgungsleitung 2 verbunden und liegt sein
Drain am zweiten Knotenpunkt N 2. Der dritte MOS Transistor M 9
arbeitet daher im Bereich unterhalb des Schwellenwertes und
zwar unabhängig von seiner Kanalbreite. Der Drainstrom ID 3
des dritten MOS Transistors M 9 ist gleich
Bei dem vierten P-Kanal MOS Transistor M 10 sind Gate und
Drain mit dem zweiten Knotenpunkt N 2 verbunden und liegt die
Source an der ersten Energieversorgungsleitung 1. Damit der
vierte MOS Transistor M 10 im Bereich unterhalb des Schwellen
wertes arbeitet, ist das Verhältnis zwischen den geometri
schen Abmessungen des dritten und des vierten MOS Transistors
M 9, M 10 so gewählt, daß W 9 « W 10 (L 9=L 10) ist.
Die Gates des fünften und sechsten P-Kanal MOS Transis
tors M 11, M 12, die die Stromversorgungseinrichtung bilden,
sind mit dem zweiten Knotenpunkt N 2 verbunden. Der fünfte und
der sechste P-Kanal MOS Transistor M 11, M 12 haben daher
dieselbe Gatespannung wie der vierte MOS Transistor M 10 und
arbeiten im Bereich unterhalb des Schwellenwertes. Dabei ist
das Verhältnis der geometrischen Abmessungen des vierten und
fünften Transistors M 10, M 11 so gewählt, daß W 10 » W 11
(L 10=L 11) ist. Der Drainstrom ID 5 des fünften MOS Transistors
ist daher
wobei
ID 1: Drainstrom des ersten MOS Transistors
W 8 bis W 11: Kanalbreite jedes MOS Transistors
Das Verhältnis zwischen den geometrischen Abmessungen
des vierten und sechsten MOS Transistors M 10, M 12 ist darüber
hinaus so gewählt, daß W 10 » W 12 (L 10=L 12) ist.
Der Drainstrom ID 6 des sechsten MOS Transistors wird
daher gleich
Darüber hinaus sind sowohl der dritte Knotenpunkt N 3,
der der Verbindungspunkt des fünften MOS Transistors M 11 und
der ersten Widerstandseinrichtung 12 aus polykristallinem
Silizium ist, und der vierte Knotenpunkt N 4, der der
Verbindungspunkt des sechsten MOS Transistors M 12 und der
zweiten Widerstandseinrichtung 14 aus polykristallinem
Silizium ist, mit den Ausgängen T 1, T 2 über Digitalwandler
einrichtungen 16, 17 jeweils verbunden. Die Digitalwandler
einrichtungen 16, 17 bestehen dabei beispielsweise aus
zweistufigen, in Kaskade geschalteten Invertern IN 1, IN 2 und
IN 3, IN 4, wobei die Drainströme des fünften und sechsten MOS
Transistors M 11, M 12 durch die folgende Ungleichung bestimmt
sind: ID 5 < ID 6 (W 11 < W 12).
Wenn daher die erste und die zweite Widerstandseinrich
tung 12, 14 aus polykristallinem Silizium so ausgebildet
sind, daß sie die gleichen Widerstandswerte haben, werden die
Knotenspannungen VN 3, VN 4 am dritten und vierten Knotenpunkt
gleich
Vn 3 (T) = ID 5 × RT 1 (T)
Vn 4 (T) = ID 6 × RT 2 (T),
Vn 4 (T) = ID 6 × RT 2 (T),
wobei RT 1 der Widerstand der ersten Widerstandseinrichtung
aus polykristallinem Silizium bei T°K und RT 2 der Widerstand
der zweiten Widerstandseinrichtung aus polykristallinem
Silizium bei T°K sind.
Da ID 5 < ID 6 bei der gleichen Temperatur (T°K) gilt, ist
VN 3(T) < VN 4(T) die Folge.
Wenn beispielsweise die Knotenspannung VN 3 so festgelegt
ist, daß sie die Auslösespannung der ersten Invertereinrich
tung IN 1 bei 293°K (20°C) erreicht, und die Knotenspannung
VN 4 so festgelegt ist, daß sie die Auslösespannung der
dritten Invertereinrichtung IN 3 bei 323°K (50°C) erreicht,
dann ändern sich die Ausgangsverhältnisse an den jeweiligen
Ausgängen 11, 12 in der Weise, wie es in der folgenden
Tabelle 1 angegeben ist.
Die Änderung im Verhältnis β r zwischen den Verstärkungsfak
toren gegenüber einer Temperaturänderung bei der in Fig. 3
dargestellten Schaltung ergibt sich aus der folgenden Tabelle
2.
Wie es in einer gestrichelten Linie in Fig. 5 darge
stellt ist, nimmt die logische Schwellenspannung mit
steigender Temperatur ab, wobei jedoch das Verhältnis
zwischen den Verstärkungsfaktoren der Transistoren gleich
wird und abnimmt. Die logische Schwellenspannung wird daher
so kompensiert, wie es durch eine ausgezogene Linie in Fig. 5
dargestellt ist. Eine Beeinträchtigung der Niedrigpegel-
Eingangscharakteristik bei einem Temperaturanstieg wird daher
vermieden.
Wenn die Temperatur abnimmt, steigt in der gleichen
Weise die logische Schwellenspannung an, wie es durch eine
gestrichelte Linie in Fig. 5 dargestellt ist, wobei jedoch
das Verhältnis zwischen den Verstärkungsfaktoren der
Transistoren auf
ansteigt und die logische Schwellenspannung kompensiert wird,
wie es durch eine ausgezogene Linie in Fig. 5 dargestellt
wird. Eine Beeinträchtigung der Hochpegel-Eingangscharak
teristik bei einer Abnahme der Temperatur wird daher
vermieden.
Fig. 6 zeigt ein abgewandeltes Ausführungsbeispiel der
erfindungsgemäßen Schaltung. In Fig. 6 sind sowohl die
Reihenschaltung aus einem dritten N-Kanal MOS Transistor M 13
und einem vierten N-Kanal MOS Transistor M 14 als auch die
Reihenschaltung aus einem fünften und einem sechsten N-Kanal
MOS Transistor M 15, M 16 zwischen die Vss-Versorgungsleitung 2
und den gemeinsamen Verbindungspunkt 3 geschaltet. Die Gates
des dritten und fünften MOS Transistors M 13, M 15 liegen an
den Ausgängen T 1, T 2 der Temperatur-Detektoreinrichtung 10,
die in Fig. 4 dargestellt ist. Die Änderung des Verstär
kungsfaktorverhältnisses β r gegenüber der Temperatur bei der
in Fig. 6 dargestellten Schaltung ergibt sich aus der
folgenden Tabelle 3.
Das Verhältnis zwischen den Verstärkungsfaktoren der
Transistoren beträgt daher β r (über 323°K) =b2/β p bei
steigender Temperatur und β r (unter 293°K)=(β2+β14+
β16)/β p bei fallender Temperatur. Es kann damit die in Fig. 5
dargestellte Temperaturcharakteristik der logischen Schwel
lenspannung erhalten werden.
Fig. 7 zeigt ein weiteres abgewandeltes Ausführungsbei
spiel der erfindungsgemäßen Schaltung. Fig. 7 entspricht Fig.
1 mit der Ausnahme, daß eine Reihenschaltung aus einem
dritten und einem vierten P-Kanal MOS Transistor M 17, M 18
zwischen die Vcc-Versorgungsleitung 1 und den gemeinsamen
Verbindungspunkt 3 geschaltet ist, und daß eine Reihenschal
tung aus einem fünften und einem sechsten N-Kanal MOS
Transistor M 19, M 20 zwischen der Vss-Versorgungsleitung 2 und
dem gemeinsamen Verbindungspunkt 3 liegt. Die Gates des
vierten P-Kanal Transistors und des fünften N-Kanal Transis
tors M 18, M 19 liegen jeweils an den Ausgängen T 2, T 1 der
Temperatur-Detektoreinrichtung 10, die in Fig. 4 dargestellt
ist. Die Änderung im Verstärkungsfaktorverhältnis β r
gegenüber der Temperatur bei der in Fig. 7 dargestellten
Schaltung ergibt sich aus der folgenden Tabelle 4.
Das Verhältnis b r der Verstärkungsfaktoren der Transis
toren wird daher auf
bei
steigender Temperatur abnehmen und auf
bei fallender Temperatur zunehmen. In dieser
Weise kann die in Fig. 5 dargestellte Temperaturcharakte
ristik der logischen Schwellenspannung erhalten werden.
Wie es oben beschrieben wurde, kann gemäß der Erfindung
die Eingangspegel-Charakteristik der CMOS-Eingangspuf
ferschaltung gegenüber der Temperatur dadurch stabilisiert
werden, daß das Verhältnis zwischen den Elementabmessungen,
d.h. das Verhältnis der Verstärkungsfaktoren der Transistoren
im Bereich niedriger Temperatur erhöht wird, um eine Zunahme
des logischen Schwellenspannungspegels zu unterdrücken, und
das Verhältnis zwischen den Verstärkungsfaktoren der
Transistoren im Hochtemperaturbereich erhöht wird, um eine
Abnahme des logischen Schwellenspannungspegels zu unter
drücken.
Im obigen wurden besonders bevorzugte Ausführungsbei
spiele der erfindungsgemäßen Schaltung mit zwei Temperatur
kompensationspunkten beschrieben, es können jedoch auch mehr
als zwei Temperaturkompensationspunkte vorgesehen sein.
Claims (33)
1. CMOS-Eingangspufferschaltung, gekennzeichnet durch
einen ersten MOS Transistor (M 1) eines ersten Leitfähig
keitstyps und einen zweiten MOS Transistor (M 2) eines zweiten
Leitfähigkeitstyps, die in Reihe zwischen eine erste
Energieversorgungsleitung (1) und eine zweite Energieversor
gungsleitung (2) geschaltet sind und an deren Steuerelektro
den parallel eine Eingangsspannung mit TLL-Spannungspegel
liegt, während am gemeinsamen Verbindungspunkt ihrer Drains
eine Ausgangsspannung mit CMOS-Spannungspegel auftritt, die
der Eingangsspannung entspricht, wenigstens eine Kombination
eines MOS Transistors (M 3, M 5) eines ersten Leitfähig
keitstyps und einer Schalteinrichtung (M 4, M 6), die in Reihe
zwischen die erste Energieversorgungsleitung (1) und den
gemeinsamen Verbindungspunkt (3) geschaltet ist, wobei an der
Steuerelektrode des MOS Transistors (M 3, M 5) die Eingangs
spannung liegt, und die Schalteinrichtung (M 4, M 6) über einer
gegebenen bestimmten Temperatur an- und unter dieser
Temperatur ausgeschaltet wird, und eine Temperatur-Detektor
einrichtung (10) mit wenigstens einem Ausgang, der mit dem
Steuersignaleingang jeder Schalteinrichtung (M 4, M 6)
verbunden ist, um diese nach Maßgabe der Temperaturänderungen
zu steuern, wobei der Wert des Gesamtverstärkungsfaktors
jedes Transistors vom ersten Leitfähigkeitstyp bei niedriger
Temperatur herab- und bei hoher Temperatur heraufgesetzt
wird und in dieser Weise eine Änderung in der logischen
Schwellenspannung nach Maßgabe der Temperatur stabilisiert
wird.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß jeder Transistor vom ersten Leitfähigkeitstyp ein P-Kanal
MOS Transistor ist und jeder Transistor vom zweiten Leit
fähigkeitstyp ein N-Kanal MOS Transistor ist, während die
Schalteinrichtung aus einem P-Kanal MOS Transistor gebildet
ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) mehrere Tempera
tursensoreinrichtungen umfaßt, die aus einer Stromversor
gungseinrichtung (11, 13) und einer Widerstandseinrichtung
(12, 14) aus polykristallinem Silizium bestehen, die in Reihe
zwischen die erste Energieversorgungsleitung (1) und die
zweite Energieversorgungsleitung (2) geschaltet sind, wobei
jede Temperatur-Sensoreinrichtung auf die Umgebungstemperatur
der Widerstandseinrichtung (12, 14) aus polykristallinem
Silizium ein anderes elektrisches Ausgangssignal ausgibt.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) eine Digital
wandlereinrichtung (17) umfaßt, die das elektrische Aus
gangssignal der Temperatur-Sensoreinrichtungen in eine
digitale Form umwandelt.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet,
daß die Digitalwandlereinrichtung (17) zweistufige in Kaskade
geschaltete Inverter umfaßt, wobei der Eingang des Inverters
der ersten Stufe mit dem gemeinsamen Verbindungspunkt der
Stromversorgungseinrichtung (11, 13) und der Widerstandsein
richtung (12, 14) aus polykristallinem Silizium verbunden ist
und der Ausgang des zweiten Inverters am Steuersignaleingang
der Schalteinrichtung (M 4, M 6) liegt.
6. Schaltung nach einem der Ansprüche 3 bis 5, dadurch
gekennzeichnet, daß die Widerstandseinrichtung (12, 14) aus
polykristallinem Silizium nicht oder leicht mit einem
Störstoff dotiert ist.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet,
daß die Stromversorgungseinrichtung (11, 13) Transistoren
umfaßt, die im Bereich unter dem Schwellenwert arbeiten.
8. Schaltung nach Anspruch 7, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) eine Strom
festlegungseinrichtung (15) zum Festlegen des Drainstromes
des MOS Transistors der Stromversorgungseinrichtung (11, 13)
umfaßt.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet,
daß die Stromfestlegungseinrichtung (15)
einen ersten MOS Transistor (M 7) eines ersten Leitfähig keitstyps, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem ersten Knotenpunkt (N 1) liegt,
einen zweiten MOS Transistor (M 8) eines zweiten Leitfähigkeitstyps, dessen erste Stromelektrode und dessen Steuerelektrode mit dem ersten Knotenpunkt (N 1) verbunden sind, dessen zweite Stromelektrode mit der zweiten Energie versorgungsleitung (2) verbunden ist und der eine ausreichend große geometrische Abmessung in Vergleich mit der geometri schen Abmessung des ersten MOS Transistors (M 7) hat, so daß er im Bereich unter dem Schwellenwert arbeiten kann,
einen dritten MOS Transistor (M 9) des zweiten Leitfähig keitstyps, dessen Steuerelektrode mit der Steuerelektrode des zweiten MOS Transistors (M 8) verbunden ist, dessen erste Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, dessen zweite Stromelektrode an einem zweiten Knotenpunkt (N 2) liegt und der eine ausreichend kleine geometrische Abmessung im Vergleich zur geometrischen Abmessung des zweiten MOS Transistors (M 8) hat und
einen vierten MOS Transistor (M 10) des ersten Leitfähig keitstyps umfaßt, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist und dessen Steuerelektrode und dessen zweite Stromelektrode gemeinsam am zweiten Knotenpunkt (N 2) liegen und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometri schen Abmessung des dritten MOS Transistors (M 9) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann, wobei seine Steuerelektrode mit der Steuerelektrode des MOS Transistors der Stromversorgungseinrichtung (11, 13) verbunden ist.
einen ersten MOS Transistor (M 7) eines ersten Leitfähig keitstyps, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem ersten Knotenpunkt (N 1) liegt,
einen zweiten MOS Transistor (M 8) eines zweiten Leitfähigkeitstyps, dessen erste Stromelektrode und dessen Steuerelektrode mit dem ersten Knotenpunkt (N 1) verbunden sind, dessen zweite Stromelektrode mit der zweiten Energie versorgungsleitung (2) verbunden ist und der eine ausreichend große geometrische Abmessung in Vergleich mit der geometri schen Abmessung des ersten MOS Transistors (M 7) hat, so daß er im Bereich unter dem Schwellenwert arbeiten kann,
einen dritten MOS Transistor (M 9) des zweiten Leitfähig keitstyps, dessen Steuerelektrode mit der Steuerelektrode des zweiten MOS Transistors (M 8) verbunden ist, dessen erste Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, dessen zweite Stromelektrode an einem zweiten Knotenpunkt (N 2) liegt und der eine ausreichend kleine geometrische Abmessung im Vergleich zur geometrischen Abmessung des zweiten MOS Transistors (M 8) hat und
einen vierten MOS Transistor (M 10) des ersten Leitfähig keitstyps umfaßt, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist und dessen Steuerelektrode und dessen zweite Stromelektrode gemeinsam am zweiten Knotenpunkt (N 2) liegen und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometri schen Abmessung des dritten MOS Transistors (M 9) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann, wobei seine Steuerelektrode mit der Steuerelektrode des MOS Transistors der Stromversorgungseinrichtung (11, 13) verbunden ist.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet,
daß die MOS Transistoren der Stromversorgungseinrichtung (11,
13) für die Temperatur-Sensoreinrichtungen so ausgebildet
sind, daß sie jeweils verschiedene geometrische Abmessungen
haben, damit jede Temperatur-Sensoreinrichtung ein anderes
elektrisches Signal bei einer gegebenen Umgebungstemperatur
der Widerstandseinrichtungen (12, 14) aus polykristallinem
Silizium erzeugt.
11. Schaltung nach Anspruch 10, dadurch gekennzeichnet,
daß alle Widerstandseinrichtungen (12, 14) aus polykristal
linem Silizium der Temperatur-Sensoreinrichtungen so
ausgebildet sind, daß sie verschiedene Widerstandswerte
haben, damit die Temperatur-Sensoreinrichtungen verschiedene
elektrische Signale bei einer gegebenen Umgebungstemperatur
der Widerstandseinrichtungen (12, 14) aus polykristallinem
Silizium erzeugen.
12. CMOS-Eingangspufferschaltung, gekennzeichnet durch
einen ersten MOS Transistor (M 1) eines ersten Leitfähig
keitstyps und einen zweiten MOS Transistor (M 2) eines zweiten
Leitfähigkeitstyps, die in Reihe zwischen eine erste
Energieversorgungsleitung (1) und eine zweiten Energieversor
gungsleitung (2) geschaltet sind, und an deren Steuerelektro
den parallel eine Eingangsspannung mit TTL Spannungspegel
liegt, wobei an dem gemeinsamen Verbindungspunkt (3) ihrer
Drains eine Ausgangsspannung mit CMOS-Spannungspegel
auftritt, die der Eingangsspannung entspricht, wenigstens
eine Kombination aus einem MOS Transistor (M 13, M 16) eines
zweiten Leitfähigkeitstyps und einer Schalteinrichtung (M 14,
M 15), die in Reihe zwischen die zweite Energieversorgungslei
tung (2) und den gemeinsamen Verbindungspunkt (3) geschaltet
ist, wobei an der Stromelektrode des MOS Transistors (M 13,
M 16) die Eingangsspannung liegt und die Schalteinrichtung
(M 14, M 15) über einer gegebenen bestimmten Temperatur
ausschaltet und darunter anschaltet, und eine Temperatur-
Detektoreinrichtung (10) mit wenigstens einem Ausgang, der
mit dem Steuersignaleingang der wenigstens einen Schaltein
richtung (M 14, M 15) verbunden ist, um diese nach Maßgabe der
Temperaturänderungen zu steuern, wobei der Wert des Gesamt
verstärkungsfaktors jedes Transistors vom zweiten Leit
fähigkeitstyp bei hoher Temperatur herab- und bei niedriger
Temperatur heraufgesetzt wird und somit die Änderung in der
logischen Schwellenspannung nach Maßgabe der Temperatur
stabilisiert wird.
13. Schaltung nach Anspruch 12, dadurch gekennzeichnet,
daß der Transistor des ersten Leitfähigkeitstyps ein P-Kanal
MOS Transistor ist, und daß jeder Transistor des zweiten
Leitfähigkeitstyps ein N-Kanal MOS Transistor ist, während
die Schalteinrichtung aus einem N-Kanal MOS Transistor
besteht.
14. Schaltung nach Anspruch 13, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) mehrere Tempera
tur-Sensoreinrichtungen mit einer Stromversorgungseinrichtung
(11, 13) und einer Widerstandseinrichtung (12, 14) aus
polykristallinem Silizium umfaßt, die zwischen die erste
Energieversorgungsleitung (1) und die zweite Energieversor
gungsleitung (2) geschaltet sind, wobei die Temperatur-
Sensoreinrichtungen auf die Umgebungstemperatur der Wider
standseinrichtung (12, 14) aus polykristallinem Silizium
verschiedene elektrische Signale erzeugen.
15. Schaltung nach Anspruch 14, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) eine Digital
wandlereinrichtung (17) umfaßt, die die elektrischen Aus
gangssignale der Temperatur-Sensoreinrichtungen in digitale
Form umwandelt.
16. Schaltung nach Anspruch 15, dadurch gekennzeichnet,
daß die Digitalwandlereinrichtung (17) zweistufige in Kaskade
geschaltete Inverter umfaßt, wobei der Eingang des Inverters
der ersten Stufe mit dem gemeinsamen Verbindungspunkt der
Stromversorgungseinrichtung (11, 13) und der Widerstandsein
richtung (12, 14) aus polykristallinem Silizium verbunden
ist, und der Ausgang des zweiten Inverters mit dem Steuersig
naleingang der Schalteinrichtung (M 14, M 15) verbunden ist.
17. Schaltung nach einem der Ansprüche 14 bis 16,
dadurch gekennzeichnet, daß die Widerstandseinrichtung (12,
14) aus polykristallinem Silizium nicht oder leicht mit einem
Störstoff dotiert ist.
18. Schaltung nach Anspruch 17, dadurch gekennzeichnet,
daß jede Stromversorgungseinrichtung (11, 13) aus einem MOS
Transistor besteht, der im Bereich unter dem Schwellenwert
arbeitet.
19. Schaltung nach Anspruch 18, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) eine Strom
festlegungseinrichtung (15) zum Festlegen des Drainstroms des
MOS Transistors der Stromversorgungseinrichtung (11, 13)
umfaßt.
20. Schaltung nach Anspruch 19, dadurch gekennzeichnet,
daß die Stromfestlegungseinrichtung (15)
einen ersten MOS Transistor (M 7) eines ersten Leitfähig keitstyps, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem ersten Knotenpunkt (N 1) liegt,
einen zweiten MOS Transistor (M 8) eines zweiten Leitfähigkeitstyps, dessen erste Stromelektrode mit dem ersten Knotenpunkt (N 1) verbunden ist und dessen zweite Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometrischen Abmessung des ersten MOS Transistors (M 7) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann,
einen dritten MOS Transistor (M 9) vom zweiten Leitfähig keitstyp, dessen Steuerelektrode mit der Steuerelektrode des zweiten MOS Transistors (M 8) verbunden ist, dessen erste Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem zweiten Knotenpunkt (N 2) liegt und der eine ausreichend kleine geometrische Abmessung im Vergleich mit der geometri schen Abmessung des zweiten MOS Transistors (M 8) hat und
einen vierten MOS Transistor (M 10) vom ersten Leitfähig keitstyp umfaßt, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist und dessen Steuerelektrode und dessen zweite Stromelektrode gemeinsam am zweiten Knotenpunkt (N 2) liegen und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometri schen Abmessung des dritten MOS Transistors (M 9) ist, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann, wobei seine Steuerelektrode mit der Steuerelektrode des MOS Transistors der Stromversorgungseinrichtung (11, 13) verbunden ist.
einen ersten MOS Transistor (M 7) eines ersten Leitfähig keitstyps, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem ersten Knotenpunkt (N 1) liegt,
einen zweiten MOS Transistor (M 8) eines zweiten Leitfähigkeitstyps, dessen erste Stromelektrode mit dem ersten Knotenpunkt (N 1) verbunden ist und dessen zweite Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometrischen Abmessung des ersten MOS Transistors (M 7) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann,
einen dritten MOS Transistor (M 9) vom zweiten Leitfähig keitstyp, dessen Steuerelektrode mit der Steuerelektrode des zweiten MOS Transistors (M 8) verbunden ist, dessen erste Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem zweiten Knotenpunkt (N 2) liegt und der eine ausreichend kleine geometrische Abmessung im Vergleich mit der geometri schen Abmessung des zweiten MOS Transistors (M 8) hat und
einen vierten MOS Transistor (M 10) vom ersten Leitfähig keitstyp umfaßt, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist und dessen Steuerelektrode und dessen zweite Stromelektrode gemeinsam am zweiten Knotenpunkt (N 2) liegen und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometri schen Abmessung des dritten MOS Transistors (M 9) ist, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann, wobei seine Steuerelektrode mit der Steuerelektrode des MOS Transistors der Stromversorgungseinrichtung (11, 13) verbunden ist.
21. Schaltung nach Anspruch 20, dadurch gekennzeichnet,
daß alle MOS Transistoren der Stromversorgungseinrichtungen
(11, 13) der Temperatur-Sensoreinrichtungen so ausgebildet
sind, daß sie verschiedene geometrische Abmessungen haben,
damit die Temperatur-Sensoreinrichtungen auf die Umgebungs
temperatur der Widerstandseinrichtung (12, 14) aus polykri
stallinem Silizium verschiedene elektrische Signale erzeugen.
22. Schaltung nach Anspruch 21, dadurch gekennzeichnet,
daß die Widerstandseinrichtungen (12, 14) aus polykristal
linem Silizium der Temperatur-Sensoreinrichtungen so
ausgebildet sind, daß sie verschiedene Widerstandswerte
haben, damit die Temperatur-Sensoreinrichtungen auf die
Umgebungstemperatur der Widerstandseinrichtung (12, 14) aus
polykristallinem Silizium verschiedene elektrische Signale
erzeugen.
23. CMOS-Eingangspufferschaltung, gekennzeichnet durch
einen ersten MOS Transistor (M 1) eines ersten Leitfähig
keitstyps und einen zweiten MOS Transistor (M 2) eines zweiten
Leitfähigkeitstyps, die in Reihe zwischen eine erste
Energieversorgungsleitung (1) und eine zweite Energieversor
gungsleitung (2) geschaltet sind und an deren Steuerelektro
den parallel eine Eingangsspannung mit TTL-Spannungspegel
liegt, während am gemeinsamen Verbindungspunkt (3) ihrer
Drains eine Ausgangsspannung mit CMOS-Spannungspegel
auftritt, die der Eingangsspannung entspricht, wenigstens
eine Kombination aus einem MOS Transistor (M 17) eines ersten
Leitfähigkeitstyps und einer ersten Schalteinrichtung (M 18),
die in Reihe zwischen die erste Energieversorgungsleitung (1)
und den gemeinsamen Verbindungspunkt (3) geschaltet sind,
wobei an der Steuerelektrode des MOS Transistors (M 17) die
Eingangsspannung liegt und die erste Schalteinrichtung (M 18)
über einer gegebenen Temperatur an- und unter dieser
Temperatur ausgeschaltet, wenigstens eine Kombination aus
einem MOS Transistor (20) eines zweiten Leitfähigkeitstyps
und einer zweiten Schalteinrichtung (M 19), die in Reihe
zwischen die zweite Energieversorgungsleitung (2) und den
gemeinsamen Verbindungspunkt (3) geschaltet sind, wobei an
der Steuerelektrode des MOS Transistors (M 20) die Eingangs
spannung liegt und die zweite Schalteinrichtung (M 19) über
einer gegebenen Temperatur aus- und unter dieser Temperatur
angeschaltet, und eine Temperatur-Detektoreinrichtung (10)
mit einer Vielzahl von Ausgängen, die jeweils mit einem
Steuersignaleingang der wenigstens einen ersten Schaltein
richtung und der wenigstens einen zweiten Schalteinrichtung
(M 18, M 19) verbunden sind, so daß der Wert des Gesamtver
stärkungsfaktors der Transistoren vom ersten Leitfähig
keitstyp bei hoher Temperatur zunimmt und der Wert des
Gesamtverstärkungsfaktors der Transistoren vom zweiten
Leitfähigkeitstyp bei niedriger Temperatur abnimmt und damit
die Änderung in der logischen Schwellenspannung stabilisiert
ist.
24. Schaltung nach Anspruch 23, dadurch gekennzeichnet,
daß die erste Schalteinrichtung (M 18) ein MOS Transistor von
einem ersten Leitfähigkeitstyp ist, während die zweite
Schalteinrichtung (M 19) ein MOS Transistor vom zweiten
Leitfähigkeitstyp ist, und die Transistoren vom ersten
Leitfähigkeitstyp P-Kanal MOS Transistoren sind, während die
Transistoren vom zweiten Leitfähigkeitstyp N-Kanal MOS
Transistoren sind.
25. Schaltung nach Anspruch 24, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) mehrere Tempera
tur-Sensoreinrichtungen mit einer Stromversorgungseinrichtung
(11, 13) und einer Widerstandseinrichtung (12, 14) aus
polykristallinem Silizium umfaßt, die in Reihe zwischen die
erste Energieversorgungsleitung (1) und die zweite Ener
gieversorgungsleitung (2) geschaltet sind, wobei die
Temperatur-Sensoreinrichtungen auf die Umgebungstemperatur
der Widerstandseinrichtung (12, 14) aus polykristallinem
Silizium jeweils verschiedene elektrische Ausgangssignale
erzeugen.
26. Schaltung nach Anspruch 25, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) eine Vielzahl von
Digitalwandlereinrichtungen (17) umfassen, die die elektri
schen Ausgangssignale der Temperatur-Sensoreinrichtungen in
eine digitale Form umwandeln.
27. Schaltung nach Anspruch 25, dadurch gekennzeichnet,
daß jede Digitalwandlereinrichtung (17) zweistufige in
Kaskade geschaltete Inverter umfaßt, wobei der Eingang des
Inverters der ersten Stufe mit dem gemeinsamen Verbindungs
punkt der Stromversorgungseinrichtungen (11, 13) und der
Widerstandseinrichtungen (12, 14) aus polykristallinem
Silizium verbunden ist und der Ausgang des zweiten Inverters
mit dem Steuersignaleingang der Schalteinrichtung (M 18, M 19)
verbunden ist.
28. Schaltung nach einem der Ansprüche 25 bis 27,
dadurch gekennzeichnet, daß die Widerstandseinrichtungen (12,
14) aus polykristallinem Silizium nicht oder leicht mit einem
Störstoff dotiert sind.
29. Schaltung nach Anspruch 28, dadurch gekennzeichnet,
daß jede Stromversorgungseinrichtung (11, 13) einen MOS
Transistor umfaßt, der im Bereich unterhalb des Schwellenwer
tes arbeitet.
30. Schaltung nach Anspruch 29, dadurch gekennzeichnet,
daß die Temperatur-Detektoreinrichtung (10) eine Strom
festlegungseinrichtung (15) zum Festlegen des Drainstromes
des MOS Transistors der Stromversorgungseinrichtung (11, 13)
umfaßt.
31. Schaltung nach Anspruch 29, dadurch gekennzeichnet,
daß die Stromfestlegungseinrichtung (15)
einen ersten MOS Transistor (M 7) eines ersten Leitfähig keitstyps, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem ersten Knotenpunkt (N 1) liegt,
einen zweiten MOS Transistor (M 8) eines zweiten Leitfähigkeitstyps, dessen erste Stromelektrode mit dem ersten Knotenpunkt (N 1) verbunden ist, dessen zweite Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometrischen Abmessung des ersten MOS Transistors (M 7) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann,
einen dritten MOS Transistor (M 9) des zweiten Leitfähig keitstyps, dessen Steuerelektrode mit der Steuerelektrode des zweiten MOS Transistors (M 8) verbunden ist, dessen erste Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, dessen zweite Stromelektrode an einem zweiten Knotenpunkt (N 2) liegt und der eine ausreichend kleine geometrische Abmessung im Vergleich zur geometrischen Abmessung des zweiten MOS Transistors (M 8) hat, und
einen vierten MOS Transistor (M 10) des ersten Leitfähig keitstyps umfaßt, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode und dessen zweite Stromelektrode am zweiten Knotenpunkt (N 3) liegen und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometrischen Abmessung des dritten MOS Transistors (M 9) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann, wobei seine Steuerelektrode mit der Steuerelektrode des MOS Transistors der Stromversorgungseinrichtung (11, 13) verbunden ist.
einen ersten MOS Transistor (M 7) eines ersten Leitfähig keitstyps, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist und dessen zweite Stromelektrode an einem ersten Knotenpunkt (N 1) liegt,
einen zweiten MOS Transistor (M 8) eines zweiten Leitfähigkeitstyps, dessen erste Stromelektrode mit dem ersten Knotenpunkt (N 1) verbunden ist, dessen zweite Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometrischen Abmessung des ersten MOS Transistors (M 7) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann,
einen dritten MOS Transistor (M 9) des zweiten Leitfähig keitstyps, dessen Steuerelektrode mit der Steuerelektrode des zweiten MOS Transistors (M 8) verbunden ist, dessen erste Stromelektrode mit der zweiten Energieversorgungsleitung (2) verbunden ist, dessen zweite Stromelektrode an einem zweiten Knotenpunkt (N 2) liegt und der eine ausreichend kleine geometrische Abmessung im Vergleich zur geometrischen Abmessung des zweiten MOS Transistors (M 8) hat, und
einen vierten MOS Transistor (M 10) des ersten Leitfähig keitstyps umfaßt, dessen erste Stromelektrode mit der ersten Energieversorgungsleitung (1) verbunden ist, dessen Steuer elektrode und dessen zweite Stromelektrode am zweiten Knotenpunkt (N 3) liegen und der eine ausreichend große geometrische Abmessung im Vergleich mit der geometrischen Abmessung des dritten MOS Transistors (M 9) hat, damit er im Bereich unterhalb des Schwellenwertes arbeiten kann, wobei seine Steuerelektrode mit der Steuerelektrode des MOS Transistors der Stromversorgungseinrichtung (11, 13) verbunden ist.
32. Schaltung nach Anspruch 31, dadurch gekennzeichnet,
daß alle MOS Transistoren der Stromversorgungseinrichtungen
(11, 13) für die Temperatur-Sensoreinrichtungen verschiedene
geometrische Abmessungen haben, damit die Temperatur-
Sensoreinrichtungen auf die Umgebungstemperatur der Wider
standseinrichtungen (12, 14) aus polykristallinem Silizium
verschiedene elektrische Ausgangssignale erzeugen.
33. Schaltung nach Anspruch 31, dadurch gekennzeichnet,
daß alle Widerstandseinrichtungen (12, 14) aus polykristal
linem Silizium verschiedene Widerstandswerte haben, damit die
Temperatur-Sensoreinrichtungen auf die Umgebungstemperatur
der Widerstandseinrichtungen (12, 14) aus polykristallinem
Silizium verschiedene elektrische Ausgangssignale erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890007106A KR910009810B1 (ko) | 1989-05-27 | 1989-05-27 | Cmos 입력 버퍼 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3926657A1 true DE3926657A1 (de) | 1990-11-29 |
DE3926657C2 DE3926657C2 (de) | 1991-07-25 |
Family
ID=19286514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3926657A Granted DE3926657A1 (de) | 1989-05-27 | 1989-08-11 | Cmos-eingangspufferschaltung |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP2651246B2 (de) |
KR (1) | KR910009810B1 (de) |
DE (1) | DE3926657A1 (de) |
FR (1) | FR2647608B1 (de) |
GB (1) | GB2232311B (de) |
NL (1) | NL190137C (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003038420A1 (de) * | 2001-10-16 | 2003-05-08 | Infineon Technologies Ag | Biosensor-schaltkreis und ein aus einer mehrzahl dieser biosensor-schaltkreise bestehender sensor-array und biosensor-array |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19910352C1 (de) * | 1999-03-09 | 2000-06-15 | Siemens Ag | Kompensationsschaltung für Treiberschaltungen |
US7495483B2 (en) * | 2005-06-30 | 2009-02-24 | Stmicroelectronics Pvt. Ltd. | Input buffer for CMOS integrated circuits |
JP4812450B2 (ja) * | 2006-02-07 | 2011-11-09 | 富士通コンポーネント株式会社 | 高速伝送用コネクタ |
JP4747081B2 (ja) * | 2006-12-06 | 2011-08-10 | 株式会社オートネットワーク技術研究所 | シールドコネクタ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3141714A1 (de) * | 1980-10-22 | 1982-07-15 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Integrierte halbleiterschaltung mit temperaturkompensation |
DE3703201A1 (de) * | 1986-02-04 | 1987-08-06 | Burr Brown Corp | Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224117A (ja) * | 1986-03-26 | 1987-10-02 | Hitachi Micro Comput Eng Ltd | 信号出力回路 |
JPS63226110A (ja) * | 1987-03-16 | 1988-09-20 | Fujitsu Ltd | ヒステリシスインバ−タ回路 |
JPS6441521A (en) * | 1987-08-08 | 1989-02-13 | Mitsubishi Electric Corp | Threshold level switching circuit |
JPS6486614A (en) * | 1987-09-29 | 1989-03-31 | Nec Corp | Mos input buffer |
JPH01126822A (ja) * | 1987-11-12 | 1989-05-18 | Kawasaki Steel Corp | プログラマブル入力回路 |
JPH01286619A (ja) * | 1988-05-13 | 1989-11-17 | Nec Corp | 入力回路 |
-
1989
- 1989-05-27 KR KR1019890007106A patent/KR910009810B1/ko not_active IP Right Cessation
- 1989-07-15 JP JP1183539A patent/JP2651246B2/ja not_active Expired - Fee Related
- 1989-08-11 NL NLAANVRAGE8902048,A patent/NL190137C/xx not_active IP Right Cessation
- 1989-08-11 DE DE3926657A patent/DE3926657A1/de active Granted
- 1989-08-17 FR FR898910965A patent/FR2647608B1/fr not_active Expired - Lifetime
- 1989-08-21 GB GB8918991A patent/GB2232311B/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3141714A1 (de) * | 1980-10-22 | 1982-07-15 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Integrierte halbleiterschaltung mit temperaturkompensation |
DE3703201A1 (de) * | 1986-02-04 | 1987-08-06 | Burr Brown Corp | Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003038420A1 (de) * | 2001-10-16 | 2003-05-08 | Infineon Technologies Ag | Biosensor-schaltkreis und ein aus einer mehrzahl dieser biosensor-schaltkreise bestehender sensor-array und biosensor-array |
US7019305B2 (en) | 2001-10-16 | 2006-03-28 | Infineon Technologies Ag | Biosensor circuit and sensor array consisting of a plurality of said biosensor circuits and biosensor array |
Also Published As
Publication number | Publication date |
---|---|
GB2232311A (en) | 1990-12-05 |
FR2647608B1 (fr) | 1994-11-10 |
KR910009810B1 (ko) | 1991-11-30 |
NL8902048A (nl) | 1990-12-17 |
JPH0311823A (ja) | 1991-01-21 |
GB2232311B (en) | 1994-03-02 |
NL190137B (nl) | 1993-06-01 |
FR2647608A1 (fr) | 1990-11-30 |
GB8918991D0 (en) | 1989-10-04 |
KR900019380A (ko) | 1990-12-24 |
DE3926657C2 (de) | 1991-07-25 |
NL190137C (nl) | 1993-11-01 |
JP2651246B2 (ja) | 1997-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4412899C2 (de) | Verbesserte invertierende Ausgangstreiberschaltung zum Reduzieren der Elektronen-Injektion in das Substrat | |
DE3327260C2 (de) | Schmitt-Trigger | |
DE3912713C2 (de) | ||
DE19959180C2 (de) | Differentialverstärker | |
DE3735948A1 (de) | Pegelumsetzerschaltung | |
DE4034371C1 (de) | ||
DE2811074C2 (de) | Komplementäre, leistungslose Komparator/Inverter-Schaltung | |
EP0353508B1 (de) | ECL-CMOS-Wandler | |
EP0508327A2 (de) | CMOS-Bandabstands-Referenzschaltung | |
DE2515309B2 (de) | Ingegrierte transistorverstaerkerschaltung | |
DE3703201A1 (de) | Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur | |
DE2855303A1 (de) | Linearer verstaerker | |
DE10154170A1 (de) | Differentialverstärker konstanter Transkonduktanz | |
DE3926656C2 (de) | ||
DE3051096C2 (de) | ||
DE3929351C1 (de) | ||
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
DE10207802B4 (de) | CMOS-Differenzverstärker | |
DE3933986A1 (de) | Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE3926657C2 (de) | ||
EP1523703B1 (de) | Bandabstands-referenzschaltung | |
DE10047620B4 (de) | Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip | |
DE2751886A1 (de) | Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung | |
DE19962811A1 (de) | Gegentaktverstärkerschaltung mit Leerlaufstromsteuerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |