EP0508327A2 - CMOS-Bandabstands-Referenzschaltung - Google Patents

CMOS-Bandabstands-Referenzschaltung Download PDF

Info

Publication number
EP0508327A2
EP0508327A2 EP92105812A EP92105812A EP0508327A2 EP 0508327 A2 EP0508327 A2 EP 0508327A2 EP 92105812 A EP92105812 A EP 92105812A EP 92105812 A EP92105812 A EP 92105812A EP 0508327 A2 EP0508327 A2 EP 0508327A2
Authority
EP
European Patent Office
Prior art keywords
transistors
transistor
emitter
bipolar
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP92105812A
Other languages
English (en)
French (fr)
Other versions
EP0508327A3 (en
Inventor
Rainer Dr.-Ing. Kraus
Kurt Dr. Prof. Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0508327A2 publication Critical patent/EP0508327A2/de
Publication of EP0508327A3 publication Critical patent/EP0508327A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a bandgap reference circuit arrangement which contains a first bipolar transistor with an emitter resistor and a second bipolar transistor and in which a difference between the base-emitter voltages of the two bipolar transistors is generated and processed with the aid of an operational amplifier to produce a largely temperature-independent reference voltage.
  • Reference voltages are required for a wide range of uses. According to their function, the properties of the entire circuit depend on the properties of the reference voltages. An essential requirement for reference voltage sources is therefore their independence from temperature. Very precise and almost temperature-independent reference voltages can be generated using so-called bandgap or bandgap circuits.
  • a bandgap circuit uses the base-emitter voltage of a transistor as a reference, to the negative temperature coefficient of which a voltage with a positive temperature coefficient is added for compensation. For this purpose, a difference in the base-emitter voltages of the transistors is formed in the case of two transistors operated with different currents.
  • bandgap reference circuit arrangements of the type mentioned at the outset are known, for example, from the publication U. Tietze, Ch. Schenk: “Semiconductor circuit technology", Springer-Verlag, Berlin, 7th edition, 1985, pages 534 to 537.
  • the bandgap circuits described use an operational amplifier, the output of which is fed back to the actual bandgap circuit.
  • bandgap references can be operated with a low voltage, which in extreme cases is equal to the bandgap voltage, about 1.2 V for silicon.
  • bandgap circuit Since the principle of the bandgap circuit is based on the compensation of the temperature dependence of the base-emitter voltage of a bipolar transistor, a bipolar technology is usually required for the implementation of such a circuit. Difficulties arise when bandgap reference circuits are to be used in MOS or complementary MOS circuits. In addition to the MOS or CMOS technology required for these circuits, bipolar process steps are also required.
  • the invention has for its object to provide a bandgap reference voltage circuit that can be implemented in CMOS technology without additional bipolar process steps.
  • the invention has the advantage that a bandgap reference circuit can be implemented in a CMOS or MOS technology process without additional process steps being required. Since only the bipolar transistors are designed as parasitic transistors, it is possible to use components which are produced using complementary MOS technology for processing the difference between the base-emitter voltages generated by these transistors. In this way, the circuit enjoys the known advantages of CMOS technology and a largely temperature-independent reference voltage.
  • Embodiments of the invention are characterized in the subclaims.
  • the exemplary embodiments are limited to the implementation of a bandgap voltage reference circuit in n-well CMOS technology. However, it is immediately apparent that the invention is not limited to such an embodiment. Their implementation in a p-well CMOS process and in conventional MOS processes is just as possible.
  • a parasitic bipolar transistor is formed in an n-well CMOS process.
  • An n-conductive trough 2 is provided in a p-conductive semiconductor substrate 1.
  • the tub 2 contains more highly doped areas E of the p+ conductivity type and B of the n+ conductivity type.
  • a parasitic vertical pnp bipolar transistor T is formed, in which the p-type substrate 1 acts as a collector, the n-type well 2 with the highly doped regions B as the base and the p+ diffusion region E as the emitter.
  • the collector current of the parasitic pnp bipolar transistor flows into the substrate.
  • high substrate currents are undesirable in an integrated MOS circuit.
  • the collector current flowing into the substrate is tolerable, since the collector currents for an entire integrated circuit can be limited to a few microamps.
  • a substrate bias generator as is already used in many integrated circuits, is required, which pumps the substrate to a negative voltage.
  • FIG. 2 The principle of the bandgap reference circuit arrangement according to the invention is shown in FIG. 2.
  • Two parasitic bipolar transistors T1 and T2 realized in accordance with the embodiment in FIG. 1 are connected with their base connections to a reference potential VSS.
  • the collectors of the transistors T1 and T2 are connected to one another or to the substrate VSUB.
  • the emitter of transistor T1 is followed by two series-connected resistors R1 and R2.
  • a resistor R3 is connected downstream of the emitter of transistor T2.
  • the connections of the resistors R2 and R3 facing away from the emitters of the transistors T1 and T2 are connected to one another.
  • connection point of the resistors R1 and R2 leads to an input of an operational amplifier OP, the other input of which lies at the connection point of the emitter of T2 with the resistor R3.
  • the output of the operational amplifier OP is connected to a terminal VR and fed back to the connection point of the resistors R2 and R3.
  • the operational amplifier OP like the resistors R1 to R3, is implemented using conventional MOS or complementary MOS technology.
  • the output voltage at the terminal VR of the operational amplifier OP is set such that the input voltage at the inputs of the operational amplifier OP becomes zero.
  • the difference ⁇ U BE of the base-emitter voltages ⁇ U BE2 of the transistor T2 and U BE1 of the transistor T1 then drops across the emitter resistor R1 of the transistor T1.
  • the reference voltage at the terminal VR thus results from the base-emitter voltage U BE1 of the transistor T1 and the difference ⁇ U BF of the base-emitter voltages of the bipolar transistors, which is multiplied by a gain factor 1 + R2 / R1.
  • the difference ⁇ U BE of the base-emitter voltages of the bipolar transistors results from the temperature voltage kT / q multiplied by the natural logarithm of the product from the ratio of the collector currents from T2 and T1 and the ratio of the emitter areas from T1 and T2.
  • the factor k means the Boltzmann constant, T the absolute temperature and q the elementary charge.
  • the base-emitter voltage U BE1 of the transistor T1 has a negative temperature coefficient
  • the difference ⁇ U BE of the base-emitter voltages on the other hand, has a positive temperature coefficient.
  • the gain factor 1 + R2 / R1 determined by the value of the resistors R1 and R2 is chosen so that the positive and the negative temperature coefficient compensate each other. Then the reference voltage occurring at the VR terminal is approximately as large as the band gap of, for example, silicon, ie approximately equal to 1.2 V.
  • the collector current for each transistor may be approximately 1 ⁇ A.
  • the base-emitter voltage of the bipolar transistors is relatively low, i.e. in the order of 500 mV. Voltages of this magnitude cannot be used as the input level of conventional CMOS operational amplifiers without narrowing the functional range of the operational amplifier. Coupling capacitances for coupling the base-emitter voltages to the inputs of the operational amplifier are often undesirable. In an advantageous embodiment of the invention, shown schematically in FIG. 3, it is therefore provided to multiply the base-emitter voltages to be applied to the operational amplifier OP.
  • the voltages are doubled.
  • a parasitic bipolar transistor T3 with an emitter resistor R4 is provided.
  • the switching of the other elements should not be repeated, only the differences should be shown.
  • the base connections of the bipolar transistors T1 and T2 are not connected directly to the reference potential VSS. Rather, the base connections of the two transistors T1 and T2 are connected to the emitter of a further bipolar transistor T3, the base of which is connected to the reference potential VSS and the collector is formed by the substrate or the substrate clamp VSUB.
  • a resistor R4 is connected, the other connection of which is connected to the common connection point of the resistors R2, R3 and the terminal VR.
  • the input levels for the operational amplifier OP according to FIG. 3 are therefore doubled by cascading the bipolar transistors.
  • a cascade transistor with an associated emitter resistor can of course also be present for each of the transistors T1 and T2.
  • the input levels of the operational amplifier OP can be raised according to the number of cascaded transistors by further cascade transistors.
  • the level doubling achieved for the operational amplifier OP by two cascade transistors in accordance with FIG. 3 has the further effect that the temperature-compensated reference voltage at the terminal VR is twice as high as in the embodiment in accordance with FIG. 2. At room temperature the circuit in accordance with FIG. 3 therefore reaches a reference voltage the VR terminal of about 2.5 V.
  • the difference in the base-emitter voltages of the bipolar transistors T2 and T1 depends on the one hand on the ratio of the corresponding collector currents of these transistors and on the other hand on the reciprocal ratio of the emitter areas of the two transistors.
  • Different collector currents can be set, for example, by different collector resistances not shown in FIGS. 2 and 3.
  • each of the transistors T1 and T2 is assigned its own cascade transistor, its emitter area ratio is also the same As the emitter area ratio of the transistors T1 and T2 is chosen, the voltage difference is doubled with a positive temperature coefficient. Larger emitter areas are achieved, for example, by the larger area of the emitter zone, as explained in FIG. 1, or by connecting several parasitic bipolar transistors in parallel.
  • FIG. 4 shows an exemplary embodiment for the design of the operational amplifier OP.
  • the actual differential amplifier is formed by the transistors M1 to M4.
  • Transistors M1 and M2 are the input transistors, the gates of which are connected to terminals VP and VN, respectively.
  • the gate terminal of transistor M1 represents the non-inverting input and the gate terminal of transistor M2 represents the inverting input of the operational amplifier.
  • the source terminals of p-channel transistors M1 and M2 are connected to one another and to an output terminal of transistor M7, the other output terminal of which is connected to one Terminal VDD is connected to a supply voltage potential.
  • the transistor M7 forms a current source, the current of which is predetermined by a current mirror.
  • the current mirror contains the transistors M6 and M7, the transistor M6 being connected as a diode.
  • the source connection of the p-channel transistor M6 is directly connected to the VDD terminal and its gate connection is connected to the drain connection.
  • the gate of M6 is also connected to the gate of p-channel transistor M7.
  • An output current Io is set in the output circuit of the transistor M6 by means of a circuit not shown in FIG. 4, which is known to the person skilled in the art.
  • This current Io is mirrored into the transistor M7 in accordance with the geometrical relationships of the transistors M6 and M7, so that it can supply the transistors M1 and M2.
  • the drain connections of the transistors M1 and M2 are connected to load transistors M3 and M4, which are formed according to FIG. 4 by n-channel transistors in a current mirror circuit.
  • the drain connection of the transistor M1 with the drain of M3 and the gate connections of the Transistors M3 and M4 connected.
  • the drain connections of M2 and M4 are directly connected to each other.
  • the sources of the transistors M3 and M4 are connected together and to a terminal VSS for the reference potential.
  • the output of the differential amplifier is formed by the drain connections of the transistors M2 and M4, whose common connection point is connected to the gate connection of a transistor M5, which is connected as a source follower.
  • the p-channel transistor M5 is connected at its drain to the terminal VSS or to the sources of M3 and M4, while the source of M5 is supplied by the output circuit of a p-channel transistor M8, which has a current mirror with the transistor M6 forms.
  • the gate connection of M8 is connected to the gate connection of M6 or likewise to the gate connection of M7, while the source connection of M8 is connected to terminal VDD.
  • the connection point of the drain connection of M8 and the source connection of M5 is connected to the terminal VR, at which the reference potential is present.
  • the bulk connection and the source connection of the transistor M5 are connected to one another.
  • the p-channel transistors M1 and M2 are expedient due to the low input level for the amplifier inputs of the operational amplifier. With the help of the downstream p-channel source follower transistor M5, the output reference voltage of approximately 2.5 V is reached at the terminal VR.
  • the circuit according to FIG. 4 can basically be used in a circuit according to the invention. However, some dimensioning instructions must be observed for optimal function. For example, the bias current Io, the generation of which is familiar to any person skilled in the art, should be set almost completely independently of the supply voltage at the VDD terminal. In this way, rapid fluctuations in the supply voltage cannot influence the reference voltage at the VR terminal. In addition, the level of the current Io, which determines the level of the currents in the transistors M7 and M8, must be matched to the circuit.
  • the current through transistor M8 must be selected by the current mirror ratio of M6 and M8 or the current Io so that it is at least as large as the sum of the emitter currents of the parasitic bipolar transistors. On the other hand, the current source currents must not lead to the destruction of the transistors.
  • the reference voltage at the VR terminal can be used to set and control the bias current Io of the current source.
  • direct control would result in positive feedback for the entire circuit.
  • a negative feedback, with which the arrangement works stably, can be achieved by connecting an inverter stage downstream of the operational amplifier. Such an inverter stage, however, requires measures that avoid influencing the reference voltage by disturbances in the supply voltage.
  • resistors R1 to R4 When dimensioning an operational amplifier according to FIG. 4 in a circuit according to FIG. 3, it should be noted that the resistors R1 to R4 must have a comparatively high resistance. Resistors implemented on integrated circuits take up a relatively large chip area, for example, a few centimeters of polysilicon tracks are required for the mega-ohm resistors required according to FIG.
  • FIG. 5 shows a complete basic circuit diagram of a bandgap reference circuit arrangement according to the invention, which is optimized taking into account the dimensioning regulations set out above.
  • the operational amplifier contains the transistors M1 to M8, as described with reference to FIG. 4.
  • the gate connections of the transistors M1 and M2 as inputs of the operational amplifier are controlled by connections of the parasitic bipolar transistor arrangement.
  • the first input voltage of the operational amplifier is generated with the aid of transistors T5 and T6, to which transistors T2 and T3 correspond in FIG. T5 and T6 are cascaded.
  • the second input voltage of the operational amplifier is generated with the help of transistors T10 and T11, which are also cascaded according to transistors T1 and T3 according to FIG.
  • the two series-connected resistors R1 and R2 are located in the emitter circuit of transistor T10. The junction of these two resistors is connected to the gate of M2, while the emitter of transistor T5 is connected to the gate of transistor M1.
  • the emitter areas of the transistors T10 and T11 are each ten times larger than the emitter areas of the transistors T5 and T6.
  • a further parasitic bipolar transistor T12 is assigned to the transistors T10 and T11 and a further parasitic bipolar transistor T7 is assigned to the transistors T5 and T6.
  • the base connection of transistor T12 is connected to the emitter of transistor T10 and the base connection of transistor T7 is connected to the emitter of transistor T5.
  • the collectors of the transistors T7 and T12 are connected together with the collectors of the other bipolar transistors to the substrate of the semiconductor wafer, which is symbolized by the VSUB terminal.
  • the emitters of the transistors T5 to T7 and T10 to T12 are impressed with currents which, according to FIG. 5, are generated from the transistors M21 to M27 with the aid of a current mirror arrangement.
  • the transistors of this current mirror circuit are designed as p-channel MOS transistors. All transistors of the current mirror circuit are connected to the VDD terminal with their source connections. In transistor M21, the gate and drain connections are connected directly to one another, and this coupling point is still connected to the gate connections of transistors M22 to M27.
  • the drain connections of the transistors M22 to M27 feed the currents reflected in these transistors into the emitters of the transistors T5 to T7, T11 and T12 and via the resistors R1 and R2 into the emitter of the transistor T10.
  • the VR terminal At the junction of resistor R2 with the drain of transistor M23 is the VR terminal with the temperature-independent reference voltage.
  • the current mirror circuit with the transistors M21 to M27 is supplemented by the transistor M20 to form a current generator which is controlled by the source follower transistor M5 of the operational amplifier at its gate terminal.
  • the output circuit of the n-channel MOS transistor M20 is in series with the output circuit of the transistor M21.
  • the drain connections of these two transistors are connected to one another, while the source connection of the transistor M20 is at the reference potential VSS.
  • the current IR therefore flows through the output circuits of the transistors M20 and M21.
  • the current mirror circuit with the transistors M21 to M27 is dimensioned in the embodiment according to FIG. 5 such that each bipolar transistor is supplied with approximately the same current, which is the same as the current IR.
  • resistors can only be realized as ohmic resistors by the voltage divider consisting of resistors R1 and R2. This means that the circuit according to the invention for integration only needs a minimum of two ohmic resistors and thus considerable chip area is saved.
  • the use of six parasitic bipolar transistors offers further advantages over the embodiment according to FIG. 3. It should be added that the transistor T12 has the same emitter area as the transistors T10 and T11, i.e. in the exemplary embodiment ten times the emitter area of the emitter areas of the transistors T5 to T7.
  • the bipolar transistors T10 to T12 are expediently implemented from ten parasitic bipolar transistors connected in parallel.
  • the base-emitter voltages of the parasitic bipolar transistors T10, T11 and T5, T6 are decisive for the function of the bandgap reference circuit arrangement.
  • the base-emitter voltage of each of these transistors is thereby co-determined by its collector current.
  • the collector current is equal to the difference in the emitter or base current of the associated transistor. If, as assumed, the impressed current IR is equal to the emitter current of the transistor, the influence of the base current of this transistor on the temperature behavior of the base-emitter voltage must also be taken into account. Since the current gain of the bipolar transistors is very low and is of the order of magnitude, the base current is not negligible. The current gain itself is strongly temperature-dependent, and its value can vary widely.
  • the transistors T12 and T7 compensate for the base currents of the transistors T10 and T5.
  • the emitter current of the transistors T5, T6, T10 and T11 relevant for the bandgap circuit is composed of the current IR or the respective emitter currents generated by the current mirror circuit M21 to M27 and the base current of the respectively adjacent transistor .
  • the emitter currents are equal to the impressed current IR
  • the circuit according to the invention has no offset compensation, but of course such an offset compensation belongs to the scope of the invention.
  • an offset of the operational amplifier has an effect in that the double difference of the base-emitter voltages of the bipolar transistors is increased by the offset voltage, this expression being multiplied by the amplification factor 1 + R2 / R1. Accordingly, the reference voltage can deviate from the desired value.
  • the required amplification factor 1 + R2 / R1 is only half as large as for a solution which, according to FIG. 2, is only a difference between the base-emitter voltages Has available.
  • this offset is minimized by appropriately dimensioning the amplifier transistors.
  • the four essential transistors M1 to M4 of the operational amplifier have large geometrical dimensions, so that geometrical tolerances have little effect on the transistor parameters.
  • the ratio of channel width to channel length of the two input transistors M1 and M2, which are controlled by the bipolar transistor outputs, is expediently as large as possible, since this reduces the offset components which are not caused by scattering in the temperature voltage. Common mode rejection is also improved.
  • a small ratio of channel width to channel length is advantageous, since this minimizes the influence of the temperature voltage scatter on the current.
  • transistors M3 and M4 are small, since as the ratio of channel width to channel length is reduced, the gate-source voltage required for the impressed current is reduced increases. However, this must remain small so that the transistors M1 and M2 operate in saturation.
  • the ratio of the channel width to channel length of the transistors M1 and M2 is preferably set to approximately 20, while the corresponding ratio of the transistors M3 and M4 is set to approximately 1, preferably approximately 10: 9.
  • the channel width of M1 or M2 can be approximately 200 ⁇ m, while the channel width of M3 or M4 can be approximately 20 ⁇ m, i.e. may be of the order of magnitude 10 times smaller.
  • the layout for the four amplifier transistors M1 to M4 is preferably carried out as symmetrically as possible. It may prove expedient to implement each of the transistors from two transistors connected in parallel, each of which should be diagonally offset and cross-wired. In this way, location-dependent parameter scatter can be compensated for by averaging.
  • the bias current Io is not critical for the operational amplifier, since the amplifier output is only capacitively loaded by the transistor M20. For this reason, the current Io to be mirrored in the transistors M7 and M8 is generated with the aid of the transistors M6 and M9 connected in series with their output circuits.
  • the n-channel transistor M9 is connected at its source to the terminal VSS for the reference potential and at its gate connection to the tap of a voltage divider. This voltage divider is formed by transistors M10 to M12, which are connected in series with their output circuits.
  • the n-channel MOS transistors M11 and M12 are connected as diodes and the p-channel transistor M10 is connected to the VSS terminal with its gate connection. The junction of the output circuits of transistors M10 and M11 controls the gate of transistor M9.
  • bias current Io Due to the transistor parameters, there is still an absolute permitted upper limit for the bias current Io, during the On the other hand, electricity can in principle be as small as desired.
  • the lower the bias current Io the lower the switching speed of the operational amplifier.
  • the requirements for the control speed are low.
  • a value results for the current Io which corresponds approximately to half the current amplification factor of M9 multiplied by the square of the threshold voltage of the MOS transistors.
  • the transistors for the current generator of the bias current Io are appropriately dimensioned so that changes in the supply voltage at the VDD terminal have only a negligible influence. According to the design parameters for the circuit according to the invention, Io is approximately 1 ⁇ A.
  • the substrate or bulk connection that is to say the well of the transistors M1 and M2, can be connected to the source connections of these transistors.
  • the substrate connection of both transistors is set to the supply potential at the VDD terminal, since the resulting increase in the threshold voltage has an advantageous effect on the function of the operational amplifier.
  • a p-channel MOS transistor M30 is provided, the source of which is connected to VDD, the drain of which is connected to the substrate connections of transistors M1 and M2 and the gate of which is connected to terminal VSS with the reference potential.
  • a capacitance C1 is connected between the common connection point of the substrate connections of the transistors M1 and M2 and the drain connection of the transistor M30 and on the other hand the terminal VSS.
  • the transistor M30 is designed as a high-resistance transistor and the capacitance C1 in the order of 10 pF is implemented as an additional supporting capacitance.
  • the common connection point of the drain connections of M2 and M4 is connected to the gate connection of transistor M5, which forms the output of the operational amplifier, via a capacitance C2 to the terminal VSS.
  • This capacity has the task of suppressing any tendency to oscillate as a result of possible feedback.
  • two further transistors M31 and M32 are provided, which are of the n-channel MOS type and are connected to the VSS terminal with their source connections.
  • the drain of M31 is connected at the junction of the drains of transistors M20 and M21, while the gate of transistor M31 is connected to a terminal ST and the drain of transistor M32.
  • the gate connection of M32 is at terminal VDD.
  • the two transistors M31 and M32 are provided in the event that the circuit arrangement according to the invention does not automatically get into the steady operating state when the supply voltage is applied to the terminal VDD because of unfavorable initial conditions. In this case, a short pulse at the terminal ST activates the circuit according to the invention according to FIG. 5.
  • the two resistors R1 and R2 require the most chip area.
  • they can be made from 1.5 ⁇ m widths and a total of 36,000 ⁇ m long polysilicon sheets. It is possible to combine several p-channel MOS transistors in a common trough.
  • the base-emitter voltages of the transistors T10 and T11 is a straight line falling linearly with temperature, while a straight line rising linearly with temperature occurs for the difference in the base-emitter voltages of the two parasitic bipolar transistor arrangements.
  • the compensation of both temperature dependencies is very good and there is a constant reference voltage of the order of 2.55 V that is independent of the temperature.
  • the deviations from the ideal value of the reference voltage due to the amplifier offset not compensated according to FIG. 5 are less than ⁇ 50 mV. Slow changes in the supply voltage in the range from 4 V to 6 V have no influence on the reference voltage. In the event of rapid fluctuations in the supply voltage at the VDD terminal, there is a slight disturbance, which occurs particularly with periodic fluctuations. However, this disturbance is less than 20 mV if the supply voltage fluctuates by 1 V.
  • the current consumption of a circuit according to the invention according to FIG. 5 is approximately 10 to 12 ⁇ A, of which approximately 5 to 6 ⁇ A flow into the substrate via the bipolar transistors. Even if the substrate is pumped to negative voltage using a substrate bias generator, this substrate current is acceptable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Zur Erzeugung einer weitgehend temperaturunabhängigen Referenzspannung (VR) in einer MOS-Technologie ohne zusätzliche Prozeßschritte ist eine Bandgap-Schaltung vorgesehen, bei der die Bipolartransistoren als parasitäre Transistoren (T1 bis T3, T5 bis T7, T10 bis T12) und ein erforderlicher Operationsverstärker (OP) in komplementärer MOS-Technik ausgebildet sind. Durch Kaskadieren von Bipolartransistoren (T1 bis T3; T5, T6, T10, T11) läßt sich die Referenzspannung (VR) vervielfachen, und durch Verwendung von Kompensationstransistoren (T7, T12) lassen sich die Basisströme kompensieren. Der Operationsverstärker (OP) mit p-Kanal-Eingangstransistoren (M1, M2) und einem Sourcefolger-Ausgangstransistor (M5) steuert einen Stromgenerator (M20, M21), dessen Strom (IR) in die Bipolartransistoren (T5 bis T7, T10 bis T12) gespiegelt wird. Die in das Substrat (VSUB) fließenden Kollektorströme der Bipolartransistoren (T1 bis T3; T5 bis T7, T10 bis T12) sind mit üblichen Mitteln beherrschbar. <IMAGE>

Description

  • Die Erfindung betrifft eine Bandabstands-Referenzschaltungsanordnung, die einen ersten Bipolartransistor mit Emitterwiderstand und einen zweiten Bipolartransistor enthält und bei der eine Differenz der Basis-Emitter-Spannungen der beiden Bipolartransistoren erzeugt und mit Hilfe eines Operationsverstärkers zur Erzeugung einer weitgehend temperaturunabhängigen Referenzspannung verarbeitet wird.
  • Referenzspannungen werden für vielfältige Verwendungszwecke benötigt. Gemäß ihrer Funktion hängen die Eigenschaften der gesamten Schaltung von den Eigenschaften der Referenzspannungen ab. Eine wesentliche Forderung an Referenzspannungsquellen ist deshalb ihre Unabhängigkeit von der Temperatur. Sehr genaue und nahezu temperaturunabhängige Referenzspannungen lassen sich mit Hilfe sogenannter Bandabstands- bzw. Bandgap-Schaltungen erzeugen. Eine Bandgap-Schaltung verwendet im Prinzip die Basis-Emitter-Spannung eines Transistors als Referenz, zu deren negativen Temperaturkoeffizienten zur Kompensation eine Spannung mit einem positiven Temperaturkoeffizienten addiert wird. Dazu wird bei zwei mit unterschiedlichen Strömen betriebenen Transistoren eine Differenz der Basis-Emitter-Spannungen der Transistoren gebildet.
  • Bandabstands-Referenzschaltungsanordnungen der eingangs genannten Art sind beispielsweise aus der Veröffentlichung U. Tietze, Ch. Schenk: "Halbleiter-Schaltungstechnik", Springer-Verlag, Berlin, 7. Aufl., 1985, Seiten 534 bis 537 bekannt. Die beschriebenen Bandabstands-Schaltungen verwenden einen Operationsverstärker, dessen Ausgang auf die eigentliche Bandgap-Schaltung rückgekoppelt ist. Grundsätzlich lassen sich Bandabstands-Referenzen mit niedriger Spannung betreiben, die im Extremfall gleich der Bandabstandsspannung ist, bei Silizium etwa 1,2 V.
  • Da das Prinzip der Bandgap-Schaltung auf der Kompensation der Temperaturabhängigkeit der Basis-Emitter-Spannung eines bipolaren Transistors beruht, ist für die Realisierung einer derartigen Schaltung üblicherweise eine bipolare Technologie erforderlich. Schwierigkeiten treten dann auf, wenn Bandgap-Referenzschaltungen in MOS- oder komplementären MOS-Schaltungen eingesetzt werden sollen. Neben der für diese Schaltungen erforderlichen MOS- oder CMOS-Technologie sind auch bipolare Prozeßschritte erforderlich.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Bandabstands-Referenzspannungsschaltung anzugeben, die sich in CMOS-Technologie ohne zusätzliche bipolare Prozeßschritte realisieren läßt.
  • Diese Aufgabe wird bei einer Anordnung der genannten Art durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
  • Die Erfindung hat den Vorteil, daß eine Bandabstands-Referenzschaltung in einem CMOS- bzw. MOS-Technologieprozeß realisiert werden kann, ohne daß zusätzliche Prozeßschritte erforderlich sind. Da lediglich die Bipolartransistoren als parasitäre Transistoren ausgebildet werden, ist für die Verarbeitung der erzeugten Differenz der Basis-Emitter-Spannungen dieser Transistoren der Einsatz von Bauelementen möglich, die in komplementärer MOS-Technik hergestellt sind. Auf diese Weise genießt die Schaltung die an sich bekannten Vorteile der CMOS-Technologie und einer bereitgestellten weitgehend temperaturunabhängigen Referenzspannung.
  • Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.
  • Die Erfindung wird nachfolgend anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Gleiche Elemente sind mit gleichen Bezugszeichen versehen. Es zeigt:
    • Figur 1
    das Prinzip eines vertikalen parasitären pnp-Bipolartransistors bei einem n-Wannen-CMOS-Prozeß,
    Figur 2
    ein Prinzipschaltbild einer erfindungsgemäßen Bandgap-Schaltung,
    Figur 3
    ein Prinzipschaltbild einer erfindungsgemäßen Bandgap-Schaltung mit kaskadierten Bipolartransistoren,
    Figur 4
    ein Prinzipschaltbild eines in der erfindungsgemäßen Schaltung einsetzbaren CMOS-Operationsverstärkers und
    Figur 5
    ein prinzipielles Komplettschaltbild einer erfindungsgemäßen Bandgap-Referenzschaltung.
  • Die Ausführungsbeispiele beschränken sich auf die Realisierung einer Bandgap-Spannungsreferenzschaltung in n-Wannen-CMOS-Technologie. Es ist jedoch unmittelbar einsichtig, daß die Erfindung nicht auf eine derartige Ausführungsform beschränkt ist. Genauso gut ist ihre Realisierung in einem p-Wannen-CMOS-Prozeß sowie in üblichen MOS-Prozessen möglich.
  • Gemäß Figur 1 ist dargestellt, wie in einem n-Wannen-CMOS-Prozeß ein parasitärer bipolarer Transistor entsteht. In einem p-leitfähigen Halbleitersubstrat 1 ist eine n-leitfähige Wanne 2 vorgesehen. Die Wanne 2 enthält höherdotierte Bereiche E vom p⁺-Leitfähigkeitstyp und B vom n⁺-Leitfähigkeitstyp. In einer derartigen Anordnung entsteht ein parasitärer vertikaler pnp-Bipolartransistor T, bei der das p-Substrat 1 als Kollektor, die n-Wanne 2 mit den hochdotierten Bereichen B als Basis und der p⁺-Diffusionsbereich E als Emitter wirken.
  • In der Anordnung gemäß Figur 1 fließt der Kollektorstrom des parasitären pnp-Bipolartransistors in das Substrat. Grundsätzlich sind hohe Substratströme in einer integrierten MOS-Schaltung unerwünscht. Im Fall des parasitären Bipolartransistors gemäß Figur 1 ist der in das Substrat fließende Kollektorstrom jedoch tolerierbar, da die Kollektorströme für eine gesamte integrierte Schaltung auf wenige Mikroampere begrenzt werden können. Gegebenenfalls ist ein Substratvorspannungsgenerator erforderlich, wie er in vielen integrierten Schaltungen bereits eingesetzt wird, der das Substrat auf eine negative Spannung pumpt.
  • Das Prinzip der erfindungsgemäßen Bandabstands-Referenzschaltungsanordnung zeigt Figur 2. Zwei gemäß der Ausführungsform nach Figur 1 realisierte parasitäre Bipolartransistoren T1 und T2 sind mit ihren Basisanschlüssen an einem Bezugspotential VSS angeschlossen. Die Kollektoren der Transistoren T1 und T2 sind miteinander bzw. mit dem Substrat VSUB verbunden. Dem Emitter des Transistors T1 sind zwei in Reihe geschaltete Widerstände R1 und R2 nachgeschaltet. Dem Emitter des Transistors T2 ist ein Widerstand R3 nachgeschaltet. Die den Emittern der Transistoren T1 und T2 abgewandten Anschlüsse der Widerstände R2 und R3 sind miteinander verbunden. Der Verbindungspunkt der Widerstände R1 und R2 führt an einen Eingang eines Operationsverstärkers OP, dessen anderer Eingang am Verbindungspunkt des Emitters von T2 mit dem Widerstand R3 liegt. Der Ausgang des Operationsverstärkers OP ist mit einer Klemme VR verbunden und auf den Verbindungspunkt der Widerstände R2 und R3 rückgekoppelt. Der Operationsverstärker OP ist ebenso wie die Widerstände R1 bis R3 in üblicher MOS- bzw. komplementärer MOS-Technik ausgeführt.
  • Nachfolgend wird die an sich bekannte Funktionsweise einer Bandgap-Schaltung gemäß Figur 2 beschrieben. Die Ausgangsspannung an der Klemme VR des Operationsverstärkers OP stellt sich so ein, daß die Eingangsspannung an den Eingängen des Operationsverstärkers OP Null wird. Dann fällt am Emitterwiderstand R1 des Transistors T1 die Differenz ΔUBE der Basis-Emitter-Spannungen ΔUBE2 des Transistors T2 und UBE1 des Transistors T1 ab. Die Referenzspannung an der Klemme VR ergibt sich somit aus der Basis-Emitter-Spannung UBE1 des Transistors T1 und der Differenz ΔUBF der Basis-Emitter-Spannungen der Bipolartransistoren, die mit einem Verstärkungsfaktor 1 + R2/R1 multipliziert wird. Die Differenz ΔUBE der Basis-Emitter-Spannungen der Bipolartransistoren ergibt sich andererseits aus der Temperaturspannung kT/q multipliziert mit dem natürlichen Logarithmus des Produkts aus dem Verhältnis der Kollektorströme von T2 und T1 und dem Verhältnis der Emitterflächen von T1 und T2. Darin bedeutet der Faktor k die Boltzmann-Konstante, T die absolute Temperatur und q die Elementarladung.
  • Die Basis-Emitter-Spannung UBE1 des Transistors T1 besitzt einen negativen Temperaturkoeffizienten, die Differenz ΔUBE der Basis-Emitter-Spannungen dagegen einen positiven Temperaturkoeffizienten. Der durch den Wert der Widerstände R1 und R2 bestimmte Verstärkungsfaktor 1 + R2/R1 wird so gewählt, daß sich der positive und der negative Temperaturkoeffizient kompensieren. Dann ist die an der Klemme VR auftretende Referenzspannung näherungsweise so groß wie der Bandabstand von beispielsweise Silizium, d.h. näherungsweise gleich 1,2 V.
  • Will man, wie anhand von Figur 1 erläutert, die Kollektorströme für die gesamte Schaltung auf wenige Mikroampere begrenzen, dann darf der Kollektorstrom für jeden Transistor etwa 1 µA betragen. Bei diesem vorgegebenen Strom und höheren Temperaturen ist die Basis-Emitter-Spannung der Bipolartransistoren relativ niedrig, d.h. in der Größenordnung 500 mV. Spannungen dieser Größenordnung können als Eingangspegel üblicher CMOS-Operationsverstärker nicht hergenommen werden, ohne den Funktionsbereich des Operationsverstärkers einzuengen. Koppelkapazitäten zur Ankopplung der Basis-Emitter-Spannungen an die Eingänge des Operationsverstärkers sind aber oft unerwünscht. In einer schematisch in Figur 3 dargestellten vorteilhaften Ausführungsform der Erfindung ist deshalb vorgesehen, die an den Operationsverstärker OP anzulegenden Basis-Emitter-Spannungen zu vervielfachen.
  • Im Ausführungsbeispiel gemäß Figur 3 werden die Spannungen verdoppelt. Dazu ist zusätzlich zu den Elementen einer Schaltung, wie sie Figur 2 beschreibt, ein parasitärer Bipolartransistor T3 mit Emitterwiderstand R4 vorgesehen. Die Schaltung der übrigen Elemente soll aus Vereinfachungsgründen nicht wiederholt, sondern nur die Unterschiede aufgezeigt werden. So sind im Gegensatz zum Ausführungsbeispiel gemäß Figur 2 die Basisanschlüsse der Bipolartransistoren T1 und T2 nicht direkt mit dem Bezugspotential VSS verbunden. Vielmehr sind die Basisanschlüsse der beiden Transistoren T1 und T2 mit dem Emitter eines weiteren Bipolartransistors T3 verbunden, dessen Basis am Bezugspotential VSS angeschlossen ist und dessen Kollektor durch das Substrat bzw. die Substratklemme VSUB gebildet wird. Am Verbindungspunkt des Emitters von T3 und der Basen von T1 und 72 ist ein Widerstand R4 angeschlossen, dessen anderer Anschluß mit dem gemeinsamen Verbindungspunkt der Widerstände R2, R3 und der Klemme VR verbunden ist.
  • Die Verdopplung der Eingangspegel für den Operationsverstärker OP gemäß Figur 3 erfolgt also durch Kaskadieren der Bipolartransistoren. Statt wie in Figur 3 einen gemeinsamen Transistor T3 als Kaskadetransistor sowohl für den Transistor T1 als auch den Transistor T2 vorzusehen, können selbstverständlich auch für jeden der Transistoren T1 und T2 ein Kaskadetransistor mit zugehörigem Emitterwiderstand vorhanden sein. Selbstverständlich können durch weitere Kaskadetransistoren die Eingangspegel des Operationsverstärkers OP entsprechend der Zahl der kaskadierten Transistoren angehoben werden. Die durch zwei Kaskadetransistoren gemaß Figur 3 erzielte Pegelverdopplung für den Operationsverstärker OP hat den weiteren Effekt, daß die temperaturkompensierte Referenzspannung an der Klemme VR doppelt so hoch ist wie bei der Ausführungsform gemäß Figur 2. Bei Zimmertemperatur erreicht die Schaltung gemäß Figur 3 deshalb eine Referenzspannung an der Klemme VR von etwa 2,5 V.
  • Wie bereits anhand von Figur 2 erläutert, hängt die Differenz der Basis-Emitter-Spannungen der Bipolartransistoren T2 und T1 einerseits vom Verhältnis der entsprechenden Kollektorströme dieser Transistoren und andererseits vom reziproken Verhältnis der Emitterflächen der beiden Transistoren ab. Unterschiedliche Kollektorströme lassen sich beispielsweise durch in den Figuren 2 und 3 nicht eingezeichnete unterschiedliche Kollektorwiderstände einstellen. Einfacher und zweckmäßiger ist es jedoch, die Differenz der Basis-Emitter-Spannungen (bei gleichem Strom) durch unterschiedliche Wahl der Emitterflächen der Transistoren zu realisieren. Als zweckmäßig erweist es sich dabei, die Emitterfläche des Transistors T1 etwa zehnmal so groß zu wählen wie die Emitterfläche des Transistors T2. Ordnet man jedem der Transistoren T1 und T2 einen eigenen Kaskadetransistor zu, deren Emitterflächenverhältnis ebenso wie das Emitterflächenverhältnis der Transistoren T1 und T2 gewählt ist, so verdoppelt man die Spannungsdifferenz mit positivem Temperaturkoeffizienten. Man erreicht größere Emitterflächen beispielsweise durch die flächenmäßig größere Ausbildung der Emitterzone, wie sie in Figur 1 erläutert ist, oder aber durch Parallelschalten mehrerer parasitärer Bipolartransistoren.
  • Ein Ausführungsbeispiel für die Ausbildung des Operationsverstärkers OP zeigt Figur 4. Den eigentlichen Differenzverstärker bilden die Transistoren M1 bis M4. Die Transistoren M1 und M2 sind die Eingangstransistoren, deren Gateanschlüsse an Klemmen VP bzw. VN angeschlossen sind. Der Gateanschluß des Transistors M1 stellt dabei den nichtinvertierenden Eingang und der Gateanschluß des Transistors M2 den invertierenden Eingang des Operationsverstärkers dar. Die Sourceanschlüsse der p-Kanal-Transistoren M1 und M2 sind miteinander und mit einem Ausgangsanschluß des Transistors M7 verbunden, dessen anderer Ausgangsanschluß an einer Klemme VDD mit einem Versorgungsspannungspotential angeschlossen ist. Der Transistor M7 bildet eine Stromquelle, deren Strom durch einen Stromspiegel vorgegeben ist. Der Stromspiegel enthält die Transistoren M6 und M7, wobei der Transistor M6 als Diode geschaltet ist. Dabei ist der Sourceanschluß des p-Kanal-Transistors M6 mit der Klemme VDD und sein Gateanschluß mit dem Drainanschluß direkt verbunden. Der Gateanschluß von M6 ist ebenfalls am Gateanschluß des p-Kanal-Transistors M7 angeschlossen.
  • Durch eine in Figur 4 nicht gezeigte Beschaltung, die dem Fachmann geläufig ist, wird im Ausgangskreis des Transistors M6 ein Ausgangsstrom Io eingestellt. Dieser Strom Io wird entsprechend den Geometrieverhältnissen der Transistoren M6 und M7 in den Transistor M7 gespiegelt, so daß er die Transistoren M1 und M2 versorgen kann. Die Drainanschlüsse der Transistoren M1 und M2 sind mit Lasttransistoren M3 bzw. M4 verbunden, die gemäß Figur 4 durch n-Kanal-Transistoren in Stromspiegelschaltung gebildet werden. Dazu ist der Drainanschluß des Transistors M1 mit dem Drain von M3 und den Gateanschlüssen der Transistoren M3 und M4 verbunden. Die Drainanschlüsse von M2 und M4 sind direkt miteinander verbunden. Die Sourceanschlüsse der Transistoren M3 und M4 sind gemeinsam miteinander und mit einer Klemme VSS für das Bezugspotential verbunden. Den Ausgang des Differenzverstärkers bilden die Drainanschlüsse der Transistoren M2 und M4, deren gemeinsamer Verbindungspunkt mit dem Gateanschluß eines Transistors M5 verbunden ist, der als Sourcefolger geschaltet ist. Dazu ist der p-Kanal-Transistor M5 an seinem Drain mit der Klemme VSS bzw. den Sourceanschlüssen von M3 und M4 verbunden, während die Source von M5 vom Ausgangskreis eines p-Kanal-Transistors M8 versorgt wird, der mit dem Transistor M6 einen Stromspiegel bildet. Dazu ist der Gateanschluß von M8 mit dem Gateanschluß von M6 bzw. ebenfalls mit der Gateanschluß von M7 verbunden, während der Sourceanschluß von M8 an der Klemme VDD liegt. Der Verbindungspunkt des Drainanschlusses von M8 und des Sourceanschlusses von M5 ist mit der Klemme VR verbunden, an der das Referenzpotential anliegt. Der Vollständigkeit halber sei erwähnt, daß der Bulkanschluß und der Sourceanschluß des Transistors M5 miteinander verbunden sind.
  • Die p-Kanal-Transistoren M1 und M2 sind aufgrund der niedrigen Eingangspegel für die Verstärkereingänge des Operationsverstärkers zweckmäßig. Mit Hilfe des nachgeschalteten p-Kanal-Sourcefolgertransistors M5 wird an der Klemme VR die Ausgangsreferenzspannung von etwa 2,5 V erreicht. Die Schaltung gemäß Figur 4 kann grundsätzlich in einer erfindungsgemäßen Schaltung eingesetzt werden. Für eine optimale Funktion sind jedoch einige Dimensionierungshinweise zu beachten. So sollte der Bias-Strom Io, dessen Erzeugung an sich jedem Fachmann geläufig ist, nahezu völlig unabhängig von der Versorgungsspannung an der Klemme VDD eingestellt werden. Auf diese Weise können rasche Schwankungen der Versorgungsspannung die Referenzspannung an der Klemme VR nicht beeinflussen. Außerdem muß die Höhe des Stroms Io, die die Höhe der Ströme in den Transistoren M7 und M8 bestimmt, an die Schaltung angepaßt sein. Der Strom durch den Transistor M8 muß durch Wahl des Stromspiegelverhältnisses von M6 und M8 bzw. des Stroms Io so eingestellt sein, daß er mindestens so groß ist wie die Summe der Emitterströme der parasitären Bipolartransistoren. Andererseits dürfen die Stromquellenströme nicht zur Zerstörung der Transistoren führen.
  • Grundsätzlich kann die Referenzspannung an der Klemme VR zur Einstellung und Steuerung des Bias-Stroms Io der Stromquelle eingesetzt werden. Eine direkte Steuerung hätte jedoch eine positive Rückkopplung für die gesamte Schaltung zur Folge. Eine negative Rückkopplung, mit der die Anordnung stabil arbeitet, läßt sich erreichen, indem dem Operationsverstärker eine Inverterstufe nachgeschaltet wird. Eine derartige Inverterstufe erfordert jedoch Maßnahmen, die eine Beeinflussung der Referenzspannung durch Störungen der Versorgungsspannung vermeidet.
  • Bei der Dimensionierung eines Operationsverstärkers gemäß Figur 4 in einer Schaltung gemäß Figur 3 ist zu beachten, daß die Widerstände R1 bis R4 vergleichsweise hochohmig sein müssen. Auf integrierten Schaltungen realisierte Widerstände beanspruchen beanspruchen relativ viel Chipfläche, beispielsweise sind für die gemäß Figur 3 erforderlichen Megaohmwiderstände einige Zentimeter Polysiliziumbahnen erforderlich.
  • Figur 5 gibt ein komplettes Prinzipschaltbild einer erfindungsgemäßen Bandabstands-Referenzschaltungsanordnung an, die unter Beachtung der zuvor aufgestellten Dimensionierungsvorschriften optimiert ist.
  • Der Operationsverstärker enthält die Transistoren M1 bis M8, wie sie anhand von Figur 4 beschrieben sind. Die Gateanschlüsse der Transistoren M1 und M2 als Eingänge des Operationsverstärkers werden von Anschlüssen der parasitären Bipolar-Transistoranordnung gesteuert. Die erste Eingangsspannung des Operationsverstärkers wird mit Hilfe der Transistoren T5 und T6 erzeugt, denen in Figur 3 die Transistoren T2 und T3 entsprechen. T5 und T6 sind kaskadiert. Die zweite Eingangsspannung des Operationsverstärkers wird mit Hilfe der Transistoren T10 und T11 erzeugt, die ebenfalls gemäß den Transistoren T1 und T3 nach Figur 3 kaskadiert sind. Im Emitterkreis des Transistors T10 liegen die beiden in Reihe geschalteten Widerstände R1 und R2. Der Verbindungspunkt dieser beiden Widerstände ist auf den Gateanschluß von M2 geschaltet, während der Emitteranschluß des Transistors T5 auf den Gateanschluß des Transistors M1 geschaltet ist.
  • Im Ausführungsbeispiel gemäß Figur 5 ist vorgesehen, daß die Emitterflächen der Transistoren T10 und T11 jeweils zehnmal so groß sind wie die Emitterflächen der Transistoren T5 und T6. Selbstverständlich können auch andere Verhältnisse eingestellt werden. Den Transistoren T10 und T11 ist ein weiterer parasitärer Bipolartransistor T12 und den Transistoren T5 und T6 ein weiterer parasitärer Bipolartransistor T7 zugeordnet. Der Basisanschluß des Transistors T12 liegt am Emitter des Transistors T10 und der Basisanschluß des Transistors T7 liegt am Emitter des Transistors T5. Die Kollektoren der Transistoren T7 und T12 sind gemeinsam mit den Kollektoren der anderen Bipolartransistoren am Substrat der Halbleiterscheibe angeschlossen, das durch die Klemme VSUB symbolisiert ist.
  • Den Emittern der Transistoren T5 bis T7 und T10 bis T12 werden Ströme eingeprägt, die gemäß Figur 5 mit Hilfe einer Stromspiegelanordnung aus den Transistoren M21 bis M27 erzeugt werden. Die Transistoren dieser Stromspiegelschaltung sind als p-Kanal-MOS-Transistoren ausgebildet. Sämtliche Transistoren der Stromspiegelschaltung sind mit ihren Sourceanschlüssen an der Klemme VDD angeschlossen. Beim Transistor M21 sind der Gate- und Drainanschluß direkt miteinander verbunden und dieser Koppelpunkt ist weiterhin auf die Gateanschlüsse der Transistoren M22 bis M27 geführt. Entsprechend speisen die Drainanschlüsse der Transistoren M22 bis M27 die in diese Transistoren gespiegelten Ströme in die Emitter der Transistoren T5 bis T7, T11 und T12 sowie über die Widerstände R1 und R2 in den Emitter des Transistors T10 ein. Am Verbindungspunkt des Widerstands R2 mit dem Drainanschluß des Transistors M23 liegt die Klemme VR mit der temperaturunabhängigen Referenzspannung.
  • Die Stromspiegelschaltung mit den Transistoren M21 bis M27 wird durch den Transistor M20 zu einem Stromgenerator ergänzt, der vom Sourcefolgertransistor M5 des Operationsverstärkers an seinem Gateanschluß gesteuert ist. Der Ausgangskreis des n-Kanal-MOS-Transistors M20 liegt dabei in Serie zum Ausgangskreis des Transistors M21. Dazu sind die Drainanschlüsse dieser beiden Transistoren miteinander verbunden, während der Sourceanschluß des Transistors M20 am Bezugspotential VSS liegt. Durch die Ausgangskreise der Transistoren M20 und M21 fließt deshalb der Strom IR. Die Stromspiegelschaltung mit den Transistoren M21 bis M27 wird in der Ausführungsform gemäß Figur 5 so dimensioniert, daß jeder Bipolartransistor mit annähernd dem gleichen Strom, der gleich dem Strom IR ist, versorgt wird.
  • In der Schaltung gemäß Figur 5 sind Widerstände nur noch durch den Spannungsteiler aus den Widerständen R1 und R2 als ohmsche Widerstände zu realisieren. Das bedeutet, daß die erfindungsgemäße Schaltung für die Integration nur noch mit dem Minimum von zwei ohmschen Widerständen auskommt und somit erhebliche Chipfläche eingespart wird.
  • Die Verwendung von sechs parasitären Bipolartransistoren bietet gegenüber der Ausführungsform gemäß Figur 3 weitere Vorteile. Zu ergänzen ist dabei, daß der Transistor T12 die gleiche Emitterfläche aufweist wie die Transistoren T10 und T11, d.h. im Ausführungsbeispiel die zehnfache Emitterfläche der Emitterflächen der Transistoren T5 bis T7. Zweckmäßigerweise werden die Bipolartransistoren T10 bis T12 aus je zehn parallelgeschalteten parasitären Bipolartransistoren realisiert.
  • Für die Funktion der Bandgap-Referenzschaltungsanordnung sind, wie bereits erwähnt, die Basis-Emitter-Spannungen der parasitären Bipolartransistoren T10, T11 sowie T5, T6 entscheidend. Die Basis-Emitter-Spannung jedes dieser Transistoren wird dabei durch seinen Kollektorstrom mitbestimmt. Andererseits ist der Kollektorstrom gleich der Differenz des Emitter- bzw. Basisstroms des zugeordneten Transistors. Falls, wie angenommen, der eingeprägte Strom IR gleich dem Emitterstrom des Transistors ist, muß der Einfluß des Basisstroms dieses Transistors auf das Temperaturverhalten der Basis-Emitter-Spannung mit berücksichtigt werden. Da die Stromverstärkung der Bipolartransistoren sehr gering ist und in der Größenordnung Eins liegt, ist der Basisstrom nicht vernachlässigbar. Die Stromverstärkung selbst ist stark temperaturabhängig, zudem kann ihr Wert stark streuen.
  • Aus diesem Grund sorgen die Transistoren T12 bzw. T7 für eine Kompensation der Basisströme der Transistoren T10 bzw. T5. In der erfindungsgemäßen Anordnung gemäß Figur 5 setzt sich der Emitterstrom der für die Bandgap-Schaltung relevanten Transistoren T5, T6, T10 und T11 zusammen aus dem Strom IR bzw. dem durch die Stromspiegelschaltung M21 bis M27 erzeugten jeweiligen Emitterströmen und dem Basisstrom des jeweils benachbarten Transistors. Das bedeutet unter der Annahme, daß die Emitterströme gleich dem eingeprägten Strom IR sind, daß der Kollektorstrom jedes für die Bandgap-Funktion relevanten Transistors ungefähr gleich dem eingeprägten Strom IR ist, weil die Stromverstärkungen benachbarter Transistoren nicht stark voneinander abweichen. Aus diesem Grund haben die in die Transistoren fließenden Basisströme keinen Einfluß auf das Temperaturverhalten der jeweiligen Basis-Emitter-Spannung.
  • Für die temperaturunabhängige Referenzspannung an der Klemme VR gilt deshalb, daß sich ihr Wert aus der doppelten Basis-Emitter-Spannung des Transistors T10 bzw. T11 durch Addition mit dem Produkt aus dem Referenzstrom IR und der Summe der Widerstände R1 und R2 ergibt.
  • In der Ausführungsform gemäß Figur 5 besitzt die erfindungsgemäße Schaltung keine Offsetkompensation, aber selbstverständlich gehört eine derartige Offsetkompensation in den Rahmen der Erfindung. Gemäß Figur 5 wirkt sich ein Offset des Operationsverstärkers dahingehend aus, daß die doppelte Differenz der Basis-Emitter-Spannungen der Bipolartransistoren um die Offsetspannung erhöht wird, wobei dieser Ausdruck mit dem Verstärkungsfaktor 1 + R2/R1 multipliziert wird. Dementsprechend kann die Referenzspannung vom gewünschten Wert abweichen. Da andererseits die doppelte Differenz der Basis-Emitter-Spannungen aufgrund der kaskadierten Bipolartransistoren benutzt wird, ist der erforderliche Verstärkungsfaktor 1 + R2/R1 nur halb so groß wie bei einer Lösung, die entsprechend Figur 2 nur eine Differenz der Basis-Emitter-Spannungen zur Verfügung hat. Aus diesem Grund sind die vom Offset des Operationsverstärkers verursachten Abweichungen von der idealen Referenzspannung auf die Hälfte reduziert. Sollten sich die vom Verstärkeroffset verursachten Abweichungen der Referenzspannung von der idealen Referenzspannung als störend erweisen, kann selbstverständlich mit Hilfe von an sich bekannten Maßnahmen eine Kompensation des Verstärkeroffsets vorgesehen werden.
  • In der Ausführungsform gemäß Figur 5 wird anstelle einer Kompensation des Verstärkeroffsets eine Minimierung dieses Offsets durch entsprechende Dimensionierung der Verstärkertransistoren erreicht. Die vier wesentlichen Transistoren M1 bis M4 des Operationsverstärkers haben große geometrische Abmessungen, damit geometrische Toleranzen nur noch geringe Auswirkungen auf die Transistorparameter haben. Das Verhältnis von Kanalweite zu Kanallänge der beiden Eingangstransistoren M1 und M2, die von den Bipolartransistor-Ausgängen gesteuert werden, ist zweckmäßigerweise möglichst groß, da dadurch die nicht von Streuungen der Temperaturspannung verursachten Offsetanteile reduziert werden. Außerdem wird die Gleichtaktunterdrückung verbessert. Für die Stromspiegeltransistoren M3 und M4 im Lastkreis der Eingangstransistoren M1 und M2 ist dagegen ein kleines Verhältnis von Kanalweite zu Kanallänge vorteilhaft, da dadurch der Einfluß der Streuungen der Temperaturspannung auf den Strom minimiert wird. Allerdings ist bei dieser Anordnung der Spielraum für die Transistoren M3 und M4 gering, da mit Verkleinern des Verhältnisses von Kanalweite zu Kanallänge die für den eingeprägten Strom erforderliche Gate-Source-Spannung zunimmt. Diese muß aber klein bleiben, damit die Transistoren M1 und M2 in Sättigung arbeiten.
  • Aufgrund der vorstehend erläuterten Dimensionierungshinweise wird das Verhältnis der Kanalweite zu Kanallänge der Transistoren M1 und M2 vorzugsweise auf etwa 20 eingestellt, während das entsprechende Verhältnis der Transistoren M3 und M4 auf etwa 1, vorzugsweise etwa 10:9 eingestellt wird. Die Kanalweite von M1 bzw. M2 kann etwa 200 µm betragen, während die Kanalweite von M3 bzw. M4 etwa 20 µm, d.h. in der Größenordnung um den Faktor 10 geringer, betragen kann.
  • Vorzugsweise wird das Layout für die vier Verstärkertransistoren M1 bis M4 möglichst symmetrisch ausgeführt. Dabei kann es sich als zweckmäßig erweisen, jeden der Transistoren aus jeweils zwei parallelgeschalteten Transistoren zu realisieren, wobei diese jeweils diagonal versetzt angeordnet und kreuzweise verdrahtet sein sollen. Auf diese Weise lassen sich ortsabhängige Parameterstreuungen durch Mittelung kompensieren.
  • In der Ausführungsform gemäß Figur 5 ist der Biasstrom Io für den Operationsverstärker unkritisch, da der Verstärkerausgang nur noch durch den Transistor M20 kapazitiv belastet ist. Aus diesem Grund wird der in die Transistoren M7 und M8 zu spiegelnde Strom Io mit Hilfe der mit ihren Ausgangskreisen in Reihe geschalteten Transistoren M6 und M9 erzeugt. Der n-Kanal-Transistor M9 ist an seiner Source mit der Klemme VSS für das Bezugspotential und an seinem Gateanschluß mit dem Abgriff eines Spannungsteilers verbunden. Dieser Spannungsteiler wird durch die Transistoren M10 bis M12 gebildet, die mit ihren Ausgangskreisen in Reihe geschaltet sind. Dabei sind die n-Kanal-MOS-Transistoren M11 und M12 als Diode geschaltet und der p-Kanal-Transistor M10 mit seinem Gateanschluß an der Klemme VSS angeschlossen. Der Verbindungspunkt der Ausgangskreise der Transistoren M10 und M11 steuert das Gate des Transistors M9.
  • Aufgrund der Transistorkenngrößen besteht für den Biasstrom Io noch ein absoluter erlaubter oberer Grenzwert, während der Strom auf der anderen Seite grundsätzlich beliebig klein werden darf. Je geringer der Biasstrom Io wird, umso mehr verringert die Schaltgeschwindigkeit des Operationsverstärkers. Da Temperaturänderungen auf der anderen Seite nicht sehr rasch erfolgen, sind die Anforderungen an die Regelgeschwindigkeit aber gering. Für den Strom Io ergibt sich ein Wert, der etwa dem halben Stromverstärkungsfaktor von M9 multipliziert mit dem Quadrat der Einsatzspannung der MOS-Transistoren entspricht. Die Transistoren für den Stromgenerator des Biasstroms Io werden zweckmäßig so dimensioniert, daß Änderungen der Versorgungsspannung an der Klemme VDD nur noch einen vernachlässigbaren Einfluß haben. Nach den Designparametern für die erfindungsgemäße Schaltung beträgt Io etwa 1 µA.
  • Der Substrat- oder Bulkanschluß, also die Wanne der Transistoren M1 und M2 kann mit den Sourceanschlüssen dieser Transistoren verbunden sein. Im Ausführungsbeispiel gemäß Figur 5 wird der Substratanschluß beider Transistoren jedoch auf das Versorgungspotential an der Klemme VDD gelegt, da sich die dadurch bedingte Erhöhung der Einsatzspannung vorteilhaft auf die Funktion des Operationsverstärkers auswirkt. Konkret ist ein p-Kanal-MOS-Transistor M30 vorgesehen, dessen Source an VDD, dessen Drain an den Substratanschlüssen der Transistoren M1 und M2 und dessen Gateanschluß an der Klemme VSS mit dem Bezugspotential liegt. Weiterhin ist eine Kapazität C1 zwischen den gemeinsamen Verbindungspunkt der Substratanschlüsse der Transistoren M1 und M2 sowie des Drainanschlusses des Transistors M30 und andererseits die Klemme VSS geschaltet. Der Transistor M30 ist als Hochohmtransistor ausgelegt und die Kapazität C1 in der Größenordnung von 10 pF ist als zusätzliche Stützkapazität implementiert. Durch die Kombination des Transistors M30 mit der Kapazität C1 ändert sich die Spannung am gemeinsamen Substratanschlußknoten der Transistoren M1 und M2 nur langsam. Die Anbindung dieses Knotens an die Klemme VDD, die zu einer Erhöhung der Einsatzspannung der Transistoren M1 und M2 führt, ermöglicht größere Pegelhübe an den Drainknoten der Transistoren M1 und M2, ohne daß diese Transistoren ihren Sättigungsbereich verlassen.
  • Gemäß Figur 5 ist der gemeinsame Verbindungspunkt der Drainanschlüsse von M2 und M4 mit dem Gateanschluß des Transistors M5, der den Ausgang des Operationsverstärkers bildet, über eine Kapazität C2 mit der Klemme VSS verbunden. Diese Kapazität hat die Aufgabe, eine eventuelle Schwingungstendenz infolge möglicher Rückkopplungen zu unterdrücken.
  • Schließlich sind zwei weitere Transistoren M31 und M32 vorgesehen, die vom n-Kanal-MOS-Typ sind und mit ihren Sourceanschlüssen an der Klemme VSS liegen. Der Drainanschluß von M31 ist am Verbindungspunkt der Drainanschlüsse der Transistoren M20 und M21 angeschlossen, während der Gateanschluß des Transistors M31 mit einer Klemme ST und dem Drainanschluß des Transistors M32 verbunden ist. Der Gateanschluß von M32 liegt an der Klemme VDD. Die beiden Transistoren M31 und M32 sind für den Fall vorgesehen, daß die erfindungsgemäße Schaltungsanordnung beim Anlegen der Versorgungsspannung an die Klemme VDD wegen ungünstiger Anfangsbedingungen nicht von selbst in den eingeschwungenen Betriebszustand gelangt. Ein kurzer Impuls an der Klemme ST aktiviert in diesem Fall die erfindungsgemäße Schaltung gemäß Figur 5.
  • Bei der Realisierung benötigen die beiden Widerstände R1 und R2 die meiste Chipfläche. Sie können beispielsweise aus 1,5 µm Breiten und insgesamt 36.000 µm langen Polysiliziumbahnen realisiert werden. Möglich ist die Zusmmenfassung mehrerer p-Kanal-MOS-Transistoren in einer gemeinsamen Wanne. Unter der getroffenen Voraussetzung, daß die Transistoren T10 bis T12 die zehnfache Emitterfläche gegenüber den Transistoren T5 bis T7 haben und daß der Verstärkungsfaktor der Schaltung 1 + R2/R1 gleich 10 gewählt wird, ergibt sich für die Basis-Emitter-Spannungen der Transistoren T10 bzw. T11 eine linear mit der Temperatur fallende Gerade, während für die Differenz der Basis-Emitter-Spannungen der beiden parasitären Bipolar-Transistoranordnungen eine linear mit der Temperatur steigende Gerade auftritt. Die Kompensation beider Temperaturabhängigkeiten ist sehr gut und es ergibt sich eine von der Temperatur unabhängige konstante Referenzspannung der Größenordnung 2,55 V.
  • Die Abweichungen vom idealen Wert der Referenzspannung infolge des gemäß Figur 5 nicht kompensierten Verstärkeroffsets sind kleiner als ± 50 mV. Langsame Änderungen der Versorgungsspannung im Bereich von 4 V bis 6 V haben keinen Einfluß auf die Referenzspannung. Bei schnellen Schwankungen der Versorgungsspannung an der Klemme VDD ergibt sich eine geringe Störung, die vor allem bei periodischen Schwankungen auftritt. Allerdings ist diese Störung kleiner als 20 mV, wenn die Versorgungsspannung um 1 V schwankt. Der Stromverbrauch einer erfindungsgemäßen Schaltung gemäß Figur 5 beträgt etwa 10 bis 12 µA, von denen etwa 5 bis 6 µA über die Bipolartransistoren ins Substrat fließen. Selbst wenn das Substrat mit Hilfe eines Substratvorspannungsgenerators auf negative Spannung gepumpt wird, ist dieser Substratstrom vertretbar.

Claims (11)

  1. Bandabstands-Referenzschaltungsanordnung, die einen ersten Bipolartransistor (T1) mit Emitterwiderstand (R1, R2) und einen zweiten Bipolartransistor (T2) enthält und bei der eine Differenz der Basis-Emitter-Spannungen ( UBE) der beiden Bipolartransistoren (T1, T2) erzeugt sowie mit Hilfe eines Operationsverstärkers (OP) zur Erzeugung einer weitgehend temperaturunabhängigen Referenzspannung verarbeitet wird,
    dadurch gekennzeichnet,
    daß als Bipolartransistoren (T1 bis T3; T5 bis T7, T10 bis T12) parasitäre Transistoren vorgesehen sind und der Operationsverstärker (OP) in MOS-Technik ausgebildet ist.
  2. Anordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß ein parasitärer Bipolartransistor (T1 bis T3, T5 bis T7, T10 bis T12) bei einer n-leitfähigen Wanne in einer komplementären MOS-Technologie durch ein p-leitfähiges Diffusionsgebiet in der n-leitfähigen Wanne als Emitter, die n-leitfähige Wanne als Basis und ein Substratgebiet als Kollektor ausgebildet ist.
  3. Anordnung nach Anspruch 1 oder 2,
    dadurch gekennzeichnet,
    daß die Bipolartransistoren (T1, T2; T5, T10) jeweils mit mindestens einem weiteren parasitären Bipolartransistor (T3; T6, T11) kaskadiert sind, wozu die Basisanschlüsse des ersten oder zweiten Bipolartransistors (T1, T2; T5, T10) mit dem Emitter des jeweils weiteren Bipolartransistors (T3; T6, T11) verbunden sind und die Kollektoren gemeinsam durch das Substratgebiet gebildet sind.
  4. Anordnung nach Anspruch 3,
    dadurch gekennzeichnet,
    daß die jeweils weiteren Bipolartransistoren (T3; T6, T11) zu einem weiteren Bipolartransistor zusammengefaßt sind.
  5. Anordnung nach einem der Ansprüche 1 bis 4,
    dadurch gekennzeichnet,
    daß dem ersten und zweiten Bipolartransistor (T5, T10) jeweils ein parasitärer bipolarer Kompensationstransistor (T7, T12) vorgeschaltet ist, dessen Basis mit dem Emitter des zugeordneten ersten oder zweiten Bipolartransistors (T5, T10) verbunden ist.
  6. Anordnung nach einem der Ansprüche 1 bis 5,
    dadurch gekennzeichnet,
    daß zumindest ein Teil der Bipolartransistoren (T10 bis T12) durch jeweils die Parallelschaltung mehrerer parasitärer Bipolartransistoren ausgebildet ist.
  7. Anordnung nach einem der Ansprüche 1 bis 6,
    dadurch gekennzeichnet,
    daß der Operationsverstärker (OP) p-Kanal-MOS-Transistoren als Eingangstransistoren und einen p-Kanal-MOS-Sourcefolger als Ausgangstransistor aufweist.
  8. Anordnung nach Anspruch 7,
    dadurch gekennzeichnet,
    daß der Operationsverstärker (OP) einen Stromgenerator (M20, M21) zur Erzeugung eines Referenzstroms (IR) steuert, der in jeden parasitären Bipolartransistor gespiegelt wird.
  9. Anordnung nach Anspruch 7 oder 8,
    dadurch gekennzeichnet,
    daß der Substratanschluß bzw. die Wanne der beiden p-Kanal-Eingangstransistoren (M1, M2) des Operationsverstärkers (OP) über einen hochohmigen Transistor (M30) mit einem Versorgungspotential (VDD) bzw. über eine Stützkapazität (C1) mit einem Bezugspotential (VSS) verbunden ist.
  10. Anordnung nach einem der Ansprüche 7 bis 9,
    dadurch gekennzeichnet,
    daß eine Startschaltung (M31, M32, ST) vorgesehen ist, mit der über einen an einem Starttransistor (M31) anzulegenden Startimpuls der Stromgenerator (M20, M21) aktivierbar ist.
  11. Anordnung nach einem der Ansprüche 7 bis 10,
    dadurch gekennzeichnet,
    daß die Eingangstransistoren (M1, M2) und diesen zugeordnete komplementäre Lasttransistoren (M3, M4) des Operationsverstärkers (OP) weitgehend symmetrisch ausgelegt sind und große geometrische Abmessungen haben, wobei das Verhältnis aus Kanalweite zu Kanallänge der Eingangstransistoren (M1, M2) >10 und das Verhältnis aus Kanalweite zu Kanallänge der komplementären Lasttransistoren (M3, M4) >1 gewählt ist.
EP19920105812 1991-04-05 1992-04-03 Cmos-bandgap reference circuit Withdrawn EP0508327A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4111103A DE4111103A1 (de) 1991-04-05 1991-04-05 Cmos-bandabstands-referenzschaltung
DE4111103 1991-04-05

Publications (2)

Publication Number Publication Date
EP0508327A2 true EP0508327A2 (de) 1992-10-14
EP0508327A3 EP0508327A3 (en) 1993-06-16

Family

ID=6428912

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19920105812 Withdrawn EP0508327A3 (en) 1991-04-05 1992-04-03 Cmos-bandgap reference circuit

Country Status (6)

Country Link
US (1) US5229710A (de)
EP (1) EP0508327A3 (de)
JP (1) JPH05173659A (de)
KR (1) KR920020750A (de)
DE (1) DE4111103A1 (de)
TW (1) TW210414B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602466A2 (de) * 1992-12-18 1994-06-22 Deutsche ITT Industries GmbH Monolithisch integrierter Spannungsregler
EP0690364A3 (de) * 1994-06-27 1997-07-16 Ibm Banddistanzreferenzspannungsgenerator mit Regelung und Schnellstartschaltung
DE102008043253A1 (de) 2008-10-29 2010-05-06 Robert Bosch Gmbh Integrierter Schaltkreis zur Spannungsüberwachung
DE102008043254A1 (de) 2008-10-29 2010-05-06 Robert Bosch Gmbh Integrierter Schaltkreis zur Spannungsüberwachung

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384739A (en) * 1993-06-10 1995-01-24 Micron Semiconductor, Inc. Summing circuit with biased inputs and an unbiased output
US5453679A (en) * 1994-05-12 1995-09-26 National Semiconductor Corporation Bandgap voltage and current generator circuit for generating constant reference voltage independent of supply voltage, temperature and semiconductor processing
DE4439707A1 (de) * 1994-11-05 1996-05-09 Bosch Gmbh Robert Spannungsreferenz mit Prüfung und Eigenkalibrierung
JPH09330137A (ja) * 1996-04-10 1997-12-22 Toshiba Corp 基準電圧発生回路及び基準電圧発生方法
US5821807A (en) * 1996-05-28 1998-10-13 Analog Devices, Inc. Low-power differential reference voltage generator
US5686823A (en) * 1996-08-07 1997-11-11 National Semiconductor Corporation Bandgap voltage reference circuit
DE19715455C2 (de) * 1997-04-09 2002-11-14 X Fab Semiconductor Foundries Schaltungsanordnung für differentiellen Treiber
US6031365A (en) * 1998-03-27 2000-02-29 Vantis Corporation Band gap reference using a low voltage power supply
JP3244057B2 (ja) 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路
KR100289846B1 (ko) 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
US6275098B1 (en) * 1999-10-01 2001-08-14 Lsi Logic Corporation Digitally calibrated bandgap reference
CH697322B1 (fr) * 2000-06-13 2008-08-15 Em Microelectronic Marin Sa Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé.
US6563370B2 (en) * 2001-06-28 2003-05-13 Maxim Integrated Products, Inc. Curvature-corrected band-gap voltage reference circuit
DE10139515C2 (de) * 2001-08-10 2003-07-31 Infineon Technologies Ag Bandabstandsschaltung
JP2004086750A (ja) * 2002-08-28 2004-03-18 Nec Micro Systems Ltd バンドギャップ回路
US7498657B2 (en) * 2002-10-10 2009-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical resistors and band-gap voltage reference circuits
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
JP4803988B2 (ja) * 2004-10-05 2011-10-26 株式会社デンソー バンドギャップ基準電圧回路
JP4603378B2 (ja) * 2005-02-08 2010-12-22 株式会社豊田中央研究所 基準電圧回路
KR100707306B1 (ko) * 2005-03-03 2007-04-12 삼성전자주식회사 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
US7688054B2 (en) * 2006-06-02 2010-03-30 David Cave Bandgap circuit with temperature correction
JP5434695B2 (ja) * 2010-03-08 2014-03-05 富士通セミコンダクター株式会社 バンドギャップ回路、低電圧検出回路及びレギュレータ回路
JP5392225B2 (ja) * 2010-10-07 2014-01-22 株式会社デンソー 半導体装置、及び、その製造方法
JP6765119B2 (ja) * 2017-02-09 2020-10-07 リコー電子デバイス株式会社 基準電圧発生回路及び方法
DE102021112735B3 (de) 2021-05-17 2022-08-04 Infineon Technologies Ag Bandabstandsreferenz-schaltung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380706A (en) * 1980-12-24 1983-04-19 Motorola, Inc. Voltage reference circuit
DE3336434A1 (de) * 1982-11-22 1984-05-24 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Schaltung zur erzeugung einer bezugsspannung
EP0123275A2 (de) * 1983-04-21 1984-10-31 Kabushiki Kaisha Toshiba Schaltungsanordnung für einen Operationsverstärker
EP0329247A1 (de) * 1988-02-19 1989-08-23 Koninklijke Philips Electronics N.V. Bandabstand-Referenzspannungsschaltung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263519A (en) * 1979-06-28 1981-04-21 Rca Corporation Bandgap reference

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380706A (en) * 1980-12-24 1983-04-19 Motorola, Inc. Voltage reference circuit
DE3336434A1 (de) * 1982-11-22 1984-05-24 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Schaltung zur erzeugung einer bezugsspannung
EP0123275A2 (de) * 1983-04-21 1984-10-31 Kabushiki Kaisha Toshiba Schaltungsanordnung für einen Operationsverstärker
EP0329247A1 (de) * 1988-02-19 1989-08-23 Koninklijke Philips Electronics N.V. Bandabstand-Referenzspannungsschaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE JOURNAL OF SOLID-STATE CIRCUITS. Bd. SC-18, Nr. 6, Dezember 1983, NEW YORK US Seiten 634 - 643 BANG-SUP SONG ET AL. 'A Precision Curvature-Compensated CMOS Bandgap Reference' *
IEEE JOURNAL OF SOLID-STATE CIRCUITS. Bd. SC-24, Nr. 3, Juni 1989, NEW YORK US Seiten 690 - 697 MARCO FERRO ET AL. 'A Floating CMOS Bandgap Voltage Reference for Differential Applications' *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602466A2 (de) * 1992-12-18 1994-06-22 Deutsche ITT Industries GmbH Monolithisch integrierter Spannungsregler
EP0602466A3 (de) * 1992-12-18 1995-03-29 Itt Ind Gmbh Deutsche Monolithisch integrierter Spannungsregler.
EP0690364A3 (de) * 1994-06-27 1997-07-16 Ibm Banddistanzreferenzspannungsgenerator mit Regelung und Schnellstartschaltung
DE102008043253A1 (de) 2008-10-29 2010-05-06 Robert Bosch Gmbh Integrierter Schaltkreis zur Spannungsüberwachung
DE102008043254A1 (de) 2008-10-29 2010-05-06 Robert Bosch Gmbh Integrierter Schaltkreis zur Spannungsüberwachung

Also Published As

Publication number Publication date
JPH05173659A (ja) 1993-07-13
DE4111103A1 (de) 1992-10-08
EP0508327A3 (en) 1993-06-16
US5229710A (en) 1993-07-20
KR920020750A (ko) 1992-11-21
TW210414B (de) 1993-08-01

Similar Documents

Publication Publication Date Title
EP0508327A2 (de) CMOS-Bandabstands-Referenzschaltung
DE4305850C2 (de) Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung
DE3024348C2 (de)
DE2166507B2 (de) Bezugsspannungsschaltung
DE2951835C2 (de)
DE102017125831B4 (de) Bandlücke-Referenzspannungsschaltung, kaskadierte Bandlücke-Referenzspannungsschaltung und Verfahren zum Generieren einer temperaturstabilen Referenzspannung
DE1948850A1 (de) Differenzverstaerker
EP0360887B1 (de) CMOS-Spannungsreferenz
DE2855303A1 (de) Linearer verstaerker
DE10154170A1 (de) Differentialverstärker konstanter Transkonduktanz
DE102005033434A1 (de) Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines &#34;diamond-followers&#34; bzw. einer eingangsstufe fuer einen breitbandverstaerker
DE2452445A1 (de) Verstaerkerschaltung mit einem stromspiegelverstaerker
DE19818464A1 (de) Referenzspannung-Erzeugungsschaltung
DE3331626A1 (de) Differentialverstaerker
DE69815289T2 (de) Spannungsreglerschaltungen und halbleiterschaltung
DE2438255A1 (de) Stromverstaerker
EP1523703B1 (de) Bandabstands-referenzschaltung
DE2520890A1 (de) Transistorverstaerker der darlington- bauart mit interner vorspannung
DE102004004305B4 (de) Bandabstands-Referenzstromquelle
DE10047620B4 (de) Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip
AT402118B (de) Bezugsspannungsgenerator
EP0602466B1 (de) Monolithisch integrierter Spannungsregler
DE10053374C2 (de) Bipolarer Komparator
DE3409470A1 (de) Differentialverstaerker mit bipolaren transistoren in cmos-technik

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT DE FR GB IT NL

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT DE FR GB IT NL

16A New documents despatched to applicant after publication of the search report
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19931217