TW210414B - - Google Patents

Description

210414 Λ 6 Η 6 經濟部屮央櫺準局员工消费合作社印51 五、發明説明（1 ) 本發明俗關於一能帶隙之基準電路結構，其包含具一 射極電阻之一第一雙極電晶體及一第二雙極電晶體，且 其中二雙棰電晶體之基極對射極電壓差是以一蓮算放大 器來産生和處理以産生一大體上溫度獨立之基準電壓。 基準電壓的應用甚多，依照它們的功能，整體電路之 性質依賴基準電壓之特性。因此基準電壓源之一基本要 求是其與溫度獨立（卽與溫度無關）。非常準確且實質 上溫度獨立之基準電壓可用稱為能帶隙之電路來産生。 原理上，一能帶隙電路使用一電晶體之基極對射極電壓 作為參考，其具有一負的溫度偽數而一具正溫度傜數之 雷®加於其上以作補偺。為此目的，若指定二電晶體操 作用於不同電流，則在電晶髏之基極對射極電壓間形成 一差異，:， 上述之能帶隙基準電路是為已知，例如Tietze和 Schenk所箸，桕林之Springer Verla g.在1985年發行之 第 7 版”Halbleiter-Scha丨tungstechnik”（電子電路）書 中第534-537頁。其中所述之能帶隙電路使用一蓮算放 大器，其具有一輸出被回饋到實際的能帶隙電路。原貝IJ 上，能帶隙基準可在低電壓操作，其在極端情況下是等 於能帶隙電壓，或就矽而言大約是1.2 V。 因為能帶隙電路之原理是基於一雙極電晶體之基極對 射極電壓之溫度依賴之補償，為逹成那種電路通常就須 雙極技術。當能帶隙基準電路要用於Μ 0 S (金氣半）或 -3- (請先閲讀背而之注意事項再填寫本頁) 本紙張尺度遑用中Β Β家楳準(CNS)甲4規格(210x297公：Jt) 81. 4. 10,000張（Π) 經濟部屮央標準局Μ工消费合作社印製 Λβ __Η6_ 五、發明説明（2·) CMOS (互補金氣半）電路時就産生了問題。那不僅須MO S 或CMOS技術以作此種電路，且亦須雙棰製程步驟。 因此本發明之一目的是要提供一 CMOS能帶隙基準電路 ，其克服了此種一般型式之已知裝置之上述缺點，且其 可用CMOS技術達成而不須額外之雙極製程步騍。 以上述及其它目的為慮，本發明提供一能帶隙基準電 路結構，其包括具基極對射極電壓之第一和第二雙極電 晶體，接至第一雙極電晶體之一射極電阻器，及接至雙 極電晶體之一蓮算放大器以處理第一和第二雙極電晶體 之基 極對射極電壓間産生之一差異以産生一大部份與 溫度獨立之基準電壓，此雙極電晶體是寄生電晶體而運 算放大器以M0S技術構成。 本發明之一優點是一能帶隙基準電路可用CMOS或 M0S 技術製程作成而不須額外之製程步驟。因只有雙極電晶 體以寄生電晶體構成，所以可以使用由互補M0S技術做 成之元件以處理這些電晶體之基極對射棰電壓間之合成 差異。以此方式，此電路就有了 CMOS技術之已知優點及 1 一大部份與溫度獨立之基準電壓之已知優點。 依本發明之另一恃擞，提供有以一基體區形成寄生雙 極電晶體之一之集極，以互補M0S技術之一 η傳導井形 成其基極，及以η傳導井中之一 ρ傳導擴散匾形成其射 極。 依本發明之另一持擞，提供有至少另一寄生雙極電晶 -4- 本紙張尺度逍用中國Β家榣毕(CN5)甲4規格(210X297公*) 81. 4. 10,000張（II) (請先閲讀背而之注意事項孙填寫木頁) 裝- 訂_ Λ 6 η 6 210414 五、發明説明（a ) 體，第一和第二雙極電晶體之毎一値皆與其梯接，此至 少另一之寄生雙棰電晶體具有一射極，而第一和第二雙 極電晶體之至少之一的基極端接至此射極，且此至少另 一寄生雙搔電晶體具一集掻其以基體匾與第一和第二雙 極電晶體之集極合併形成。 依本發明之一附加特擞，此至少B—寄生雙極電晶體 是多個電晶體合併以形成一値另一雙極電晶體。 依本發明之一額外特擻，提供有寄生雙極補傖電晶體 ，其每一個接至第一和第二雙極電晶體之對應的一個之 輸入邊，毎一寄生雙極補償電晶體具一基極接至第一和 第二雙極電晶體之對應一値的射極。 依本發明之另一恃徽，至少一些雙極電晶體的毎一値 \ 是用多個寄生雙極電晶體之並聯電路構成。 依本發明之特擞，運算放大器有一 p通道M0S電晶 體為輸入電晶體及一 P通道M0S源極随锅器為輸出電晶 體。 依本發明之一附加特擻，提供了 一電流産生器以産生 一基準電流其被反射入每一寄生雙極電晶體，電流産生 器是被運算放大器所控制。 依本發明之一附加特徽，蓮算放大器之二P通道輸入 之電晶體有一基體端或井，且提供了一高阻抗電晶體與 基體端或井連接至一供給電位，及一支持電容器其連接 基體端或并至一參考電位。 -5 - 本紙張尺度边用中a Η家樣毕(CNS) T4規格(210x297公 (請先閲讀背而之注意事項孙堝窍本頁) 裝· 線- 經濟部中央標準局A工消t合作社印製 81. 4. 10,000張（Η) 依照本 生器可用 脈波來啓 依本發 體之互補 體上是對 通道寬對 對通道長 其它被 圍中。 雖然本 電路中， 結構改變 專利範圍 然而， 點當與伴 述得到最 圖1是 互補負載電晶體大 入電晶體有>10之 晶體有>1之通道寬 ，因為許多修改和 明之精神且在申請 其附加之目的和優 對特定實施例之描 2i〇4i4 五、發明説明（4 發明之另一特傲，提供有一啓動電路，電流産 它以一加至啓動電路之一啓動電晶體的一啓動 動。 明之另一持擞，運算放大器有指定給輸入電晶 負載電晶體，輸入電晶體和 稱的且具大的幾何尺寸，輸 通道長比例，而互補負載電 trb 例。 認為是本發明特性之特擞將公開於申請專利範 發明之圖示及描述是包含於一 CMOS能帶隙基準 但並無意限定於所示之細節 可在其中作成而不離開本發 相當之範圍中。 本發明之構造和蓮作方法及 隨_式一起閲讀時可自下面 佳了解。 一片斷之圖解示意圖，說明一 η并CMOS製程中 (請先閱讀背而之注意事項#填寫本頁)

經濟部中央櫺準局β工消f合作社印M 圖 路 S 意 示 本 基 ; 之 理路 原電 之隙 體帶 晶能 電一 極之 雙明 P 發 pn本 生依 寄是 直 2 垂 _ 之 之 路 器 電 大 隙 放 帶 算 能 遵 1 S i ο 之CM 體 之 晶 用 電 使 極 可 雙 中 接 路 梯 電 具 之 明 明 發 發 本.，本 依圖依 是路是 3 霄 4 圖本圖 基 81. ( 10,000張（Η) 本紙張尺度边用中a Η家榣準(CNS) T4規格（210X297公*) Λ 6 U6 210414 五、發明説明（5 ) 基本電路圖；及 (請先閲讀背而之注意事項再填寫本頁) 圖5是依本發明之一完整的能帶隙基準電路之基本電 路圖。 圖式中之範例實施例限制於用η井或η槽CMOS技術來 做一能帶隙電壓基準電路。然而，直接明顯可知本發明 並不限制於此一實施例。其可用一 P并或p槽CMOS製程 及用傳統M0S製程做得一樣好。 現參考圓式中之圖，其中相同元件以相同標號表示。 首先看圖]，可見到一寄生雙極電晶體，其用來圖示它 在一 η并CMOS製程中形成之方式。一 η傳導并2存在於 一 Ρ傳導半導體基體1中。井2包含一滲以雜質較多之 區域Ε ,其具有Ρ +傳導，及滲以離質較多之區域Β , 其具有η +傳導。在此類之結構中，形成一寄生垂直ρηρ 雙極電晶體Τ ,其中ρ基體1作為集極，η井2與滲雜 質較多之區域Β作為基極，而Ρ +擴散區Ε作為射極。 經濟部屮央標準局员工消费合作社印製 圖1結構中，寄生ρηρ雙極電晶體之集極電流流至基 體。原刖上在積體M0S電路中不希望有高基體電流。然 而，在圖1之寄生雙極電晶體情形下，流入基體之集極 電流是可容忍的，因一全部積體電路之集極電流可限制 成幾撤安。已使用在許多穑體電路中之此類之基體偏壓 産生器可能是必需的將基體灌成負電壓。 依本發明之能帶隙基準電路結構之原理示於圖2 。依 照圖1實施例做成之二寄生雙極電晶體Τ1和Τ2以其基極 -7- 81. 4. 10,000張（Η) 本紙ft尺度逍用中a Β家榣毕(CNS)Τ4規格(210X297公:it) Λ 6 Β6 210414 五、發明説明（6 ) (請先閲讀背而之注意事項孙填寫本頁) 绱接至一參考電位VSS 。霄晶體T1和T2之集棰互相連接 至一基體V S U B。二串聯電阻器ΙΠ和R 2接於電晶體T1之射 棰下游。一電阻器R3接於電晶體T2之射極下游。電阻器 R2和R3離霍晶體T1和T2之射極較遠端互相連接。電阻器 R1和R2間之連接點接至一連算放大器之一輸入，其另 一輸入接獾晶體T2之射極和電阻器R3間之接黠。運算放 大器0P之輸出接一端子VR且回饋至電阻器R2和R3間之連 掩點。與電阻器R1-R3 —樣.運算放大器0P以典型之M〇s 或互補M0S技術構成，-.

經濟部屮央標準局工消t合作社印M 依圖2之能帶隙電路之已知蓮作模式詳述於下。、運算； 放大器0P之端子VR之輸出電壓是調變成使運算放大器〇p 輸入之輸入雷壓變成零。電晶體T2之基極對射極電壓 U BE2和電晶體T1之UBE]L間之電壓差Δ U pE則為電晶賭T1 之射極電阻器R1之®降。在端子VR之基準電膣因此是電 晶體τι之基極對射極電壓uRE1和雙極電晶鳢之基極 極電壓間之差ΛϋΒΕ之乘積.再乘以一放大僳數1+R2/R1 。雙極電晶體之基極對射棰電壓之差△1)兜是電晶賭T2 和Τ1之集極電流間之比及電晶體Τ1和Τ2之射掻 乘積之自然對數乘以一溫度電壓KT/q之積。锩數κ胃@ 玆曼（Boltzmann)常數；T是絶對溫度；q是基本電荷 〇 電晶體T 1之基極對射極電壓ϋ mi有一負溫度像& m 比之下，基極對射極電壓間之差△丨丨1^有-*正溫 -8- 81 · 4. 10,000¾ (H) 本紙張足度遑用中《國家榫毕(CNS) T4規格(210 X 297公釐) 210414 Λ 6 Π 6 經濟部屮央標準局κχ工消费合作社印製 五、發明説明（7 ) 。由電阻器R1和R2之電阻決定之放大傜數1+R2/R1選擇 為使正和負溫度傜數彼此補僧。在端子VR升起之基準電 壓於是大約像例如矽之能帶隙一樣高，或換句話説約等 於 1 · 2 V。 若要限制整艢電路之集極電流至幾撤安，如與_1 一 起說明的，則每一電晶體之集棰電流被允許成約1撤安 在此預定電流和相對溫度，雙棰電晶體之基極對射極電 壓相對地是低，或換句話說有5 0 0 m V之大小。在此大小 稈度之電壓不能用於典型之CMOS連算放大器之輸入電壓 而不窄化蓮算放大器之功能範圍。然而，用以耦合基極 對射極電壓至運算放大器輸入之網合電容器通常是不希 望有的。在圖3中所示之本發明的較佳實施例中，因此 提供了有加至蓮算放大器0P之基極對射極電壓之簡化方 式。 圖3之實施例中，電壓被加倍。為此目的，除了圖2 中所述之一電路元件外，具一射極電阻器R4之寄生雙極 電晶體T3被提供。其餘電路元件為了簡單起見不再重復 .而只有不同之處會被述及。因此，對比於圖2中之實 施例，雙極電晶體T1和T2之基極端不直接接至參考電位 VSS 。而是，二電晶體T1和T2之基極端接另一雙極電晶 體T3之射極，其基極接參考電位VSS ,而其集極由基體 或基體端VSUB形成。電晶體T3之射極和電晶體T1和T2之 基極之接點接電阻器R4之一端，其另一端接電阻器R2, -9 - (請先閲讀背而之注意事項再構寫本頁) 本紙張尺度逍用中《 81家楳毕(CNS) T4規格（210X297公*) 81. 4. 10,000張（11) 210414 Λ 6 It 6 經濟部中央標準局貝工消费合作社印製 五、發明説明（8 ) R 3和端子V R間之共同接點。 圖3中蓮算放大器0P雙倍之輸入位準就由串聯雙極電 晶體而促成。除了用一共同電晶體T3作為電晶體T1和電 晶體T2之一串聯電晶體如圖3所示外，也可用一串聯電 晶體具有用於電晶體T1和T2之一相關之射棰電阻器。蓮 算放大器0P之輸入水平自然能用更多之串聯電晶體來提 高、圖3中以二串聯電晶體，得到之運算放大器〇 P之雙 倍水平具有使端子VR之溫度補僧基準電壓是圖2實施例中之 兩倍因此在室内溫度下，圖3電路中，在端子VR可得 到約2 . 5 V之基準電壓。 如與画2 —起已說明的，雙極電晶體T2和T1之基極對 射極電壓之差異一方面依賴這些電晶體之集極電流間之 bb ,另一方面依賴二電晶體之射極表面面積之倒數比。 例如，不同之集極電流可藉不同之集極電阻器而建立， .這沒有示於圖2和3中。然而，用選取不同之射極電晶 體的射極面積以得到基極對射極電壓間之差異（在相同 之電流）是較簡單和更實際的。使電晶體T1之射極面積 約較電晶體T2之射極而積大10倍，已證明是實際可行的 。若電晶體T1和T2之每一値被指定其自己的串聯電晶體 ，其射極面積比例是選擇為使匹配相關電晶體T1或T2之 射極面積比 ，刖電壓差加倍且有一正溫度係數。較大 之射極而穡是由例如藉構築一較大表面區域給射掻區而 得，如圖1所示，或連接多値寄生雙極電晶體使彼此平 -1 0 - (請先閲讀背而之注意事項孙填寫本頁) 本紙張尺度逍用中明Η家標準(CNS)T4規格(210X297公¢) 81, 4. 10,000張（H) 2ΐ〇4ί^ Λ 6 _____Π6__ 五、發明説明（9 ) 行.、 (請先閏讀背而之注意事項典填寫本頁} 圈4顯示運算放大器〇p之一實施例。電晶體Μ1-Μ4形 成實在的差動放大器。電晶體Ml和M2是输入電晶體。其 有閘極端接至端子VP和VN。電晶體Ml之W極端代表運算 放大器之一非倒相輸入，電晶體M2之閛極端代表一倒相 輸入，P通道電晶體Ml和M2之源極端彼此連接且接至電 晶體M7之一輸出端，電晶體M7之另一輸出端接有一供給 電壓電位之一端子VDD 。電晶體M7形成一電流源，其電 流是由一電流鏡（m irror>預定。此電流鏡包含電晶體M6 和M7,而霄晶體M6接成像二極體。P通道電晶體M6之源 極端接端子VDD ,而其閘極端直接接其汲極端。電晶體 M6之閘極端同樣接至p通道電晶體M7之閛極端。 經濟部中央標準局貝工消费合作杜印製 雖然圖4中未示接線但對具此技術之人而言是相當熟 悉的技術，一輸出電流10在電晶體M6之輸出電路中建立 。此電流10依照電晶體M6和M7之幾何比例被反射入電晶 體M7,因此其可供給霉晶體Ml和M2。電晶體Ml和M2之汲 極端各自接負載電晶體M3和M4,其如圖4所示是在一電 流鏡電路中構成η通道電晶體。為此目的電晶體H1之汲 掻端接電晶體M3之汲棰端，而電晶釀M3和Μ4之閘極互相 連接。電晶體M2和Μ4之汲極直接互相連接。電晶體M3和 Μ4之源極互相連接且接基準電位之端子VSS 。差動放大 器之輸出是由電晶體M2和Μ4之汲極端形成，其有一共同 接點，接至源極随級器之一電晶體Μ5之閘極。為此目的 -1 1 - 81. 4. 10,000» (H) 本紙ft尺度逍用中a Β家«準(CNS) Τ4規格（210x297公*) A 6 Π 6 210414 五、發明説明（10) (請先閲讀背而之注意事項洱填寫木頁) ,P通道電晶體M5之汲極所接端子VSS且接電晶體M3和 M4之源極，而電晶體M5之源棰自與電晶體M6形成電流鏡 之一 P通道電晶體M8之輸出電路供給。為此目的，電晶 體M8之閘極接電晶體M6之閘極，且同樣接電晶體M7之間 梗，而電晶體H8之源極接端子VDD 。電晶體之波棰和電 晶體M5之源極間之接點接至基準電位之端子VR。為完整 起見，注意到基體或載體端及電晶體M5之源極端互相連 接。 經濟部中央標準局貝工消费合作社印製 因低輸入位準，P通道電晶體Ml和M2關於蓮算放大器 之放大器輸入是實際可行。以P通道源極随繙器電晶體 M5接至輸出邊，可在端子VR得到約2.5V之輸出基準電壓 。原則上，圖4之電路可用於依照本發明之一電路。然 而，為了最佳之功能須遵守一些大小尺寸之方針。偏流 10産生方法是此業技術人士所熟悉，因此應能以幾乎完 全獨立於端子VDD之供給電壓而被調整。以此方式，供 給電壓中之快速變動不會影镀端子VR之基準電壓。此外 ，電流10之幅度，其決定電晶體H7和M8中之電流幅度， 必須適合此電路。經電晶體M8之電流必須藉電晶體M6和 M8間電流鏡比例之選取，或電流10之選取而調整，其方 式使其至少像寄生雙極電晶體之射極電流總和一樣髙。 另一方面，電流源電流必須不會毀壊電晶體。 原則上，端子VR之基準電壓可用於調整和控制電流源 之偏流10。然而，直接控制會産生全部電路之正回饋。 -12- 本紙尺度逍用中明國家樣準(CNS)甲4規格(210X297公*) 81. 4. 10,000¾ (II) 經濟部中央榣準局β工消费合作社印製 2l〇4l^_no_ 五、發明説明（11) 可使操作穩定之負回授可藉連接一反相器级至運算放大 器之輪出邊而得。然而，如此之反相器级必需以能防止 供給電壓中之誤失動作不會影瓣基準電壓為條件。 依照圖4之蓮算放大器規畫圖3之電路時，應注意確 保電阻器R卜R4具較高的阻抗。積體電路中之電阻器傜 佔據晶片上相對之面積。例如，依照圖3需要之兆歐電 P目器而言，就需要幾公分長之多矽路徑。 圖5顯示依本發明之一能帶隙基準電路結構之一完全 基本電路圈，其是以考慮上述之大小數值要求之最佳化 η 包含電晶體Μ1-Μ8之蓮算放大器如與圖4 一起所述的 。電晶體Μ 1和Μ 2之閘極端，作為蓮算放大器之輸入，由 寄生雙極電晶體陣列之端子控制。以電晶體Τ5和Τ6産生 蓮箄放大器之第一輸入電壓，電晶體Τ5和Τ6等於圖3之 雷晶體Τ2和Τ3。電晶體Τ5和Τ6梯接相連。以電晶體Τ10 和Τ11産生蓮算放大器之第二輸入電壓，Τ10和Τ11以圖 3之電晶體Τ1和Τ3相同方式梯接。二串接電阻器R1和R2 位於電晶體Τ1 0之射極電路。此二電阻器間之接點接電 晶體M2之閘極，而電晶體Τ5之射極接電晶體Ml之閛極。 圖5之實施例中，電晶體T10和T11之射極表面面積比 電晶體T5和T6射極面積大十倍。自然也可用其它之比例 。另一寄生雙棰電晶體T12被分派至電晶體T10和T11， 另一寄生雙極電晶體T7被分派至電晶體T5和T6。電晶體 -13- (請先閲讀背而之注意事項#填寫本頁) 裝- 訂- 線- 本紙張尺度边用中國國家樣準(CNS)Τ4規格（210X297公*) 81. 4.】0,000張（Η) 210414-- 五、發明説明（工2) T12之基極位於電晶體T10之射極，而電晶體T7之基極 位於電晶體T5之射極。電晶體T7和T12之集棰一起與其 它雙極電晶體之集極接至半導體晶片之基體，其以端子 VSUB表示。 以圖5中包含電晶體M2〗-M2 7之一電流鏡結構産生之 雷流流過電晶體T5-T7和T10-T12之射棰。此電流鏡電路 之雷晶體是P通道M0S電晶體。雷流鏡電路所有電晶體 之源極端接端子VDD 。電晶體M21之閘極和波極直接互 接，此接點亦接電晶體M22-M27之閘極端。電晶體M22-M27之汲極端回饋反射入這些電晶體之電流至電晶體T5 -T7, T11和T12之射極，且經電阻器R1和R2至電晶體T10 之射極，具溫度橱立基準電壓之端子VR位於電阻器R2和 電晶體M23之汲極端間之接點。 經濟部中央標準局貝工消合作社印製 具電晶體M21-M27之電流鏡電路由一電晶體M20補充 以作成一電流産生器，其有一閘極端由運算放大器之源 極随耦器電晶體M5控制。η通道M0S雷晶體M20之輸出 雷路串接電晶體Μ21之輪出電路。為此目的，二電晶體 之汲極端互接，而電晶體Μ20之源極接基準電路VSS 。 一電流IR因此流經電晶體Μ20和Μ21之輸出電路。圖5 實施例中，有電晶體Μ21-Μ27之電流鏡電路規劃成使每 一雙極電晶體被供以等於電流IR大約相同之電流。 圖5之電路中，電阻器只可用歐姆電阻器供給，因為 有包含電阻器R1和R2之分壓器。此意謂在積體電路中， -1 4 - 81. 4. 10,000張（Η) (請先閲讀背而之注意事項#塡寫本頁) 本紙張尺度逍用中B國家楳準(CNS)T4規格(210X297公；¢) Λ 6 2104^-^ 五、發明説明（13) 依本發明之電路只須最少之二歐姆電阻器，以晶片表面 面穑而言具顯著之經濟性。 與圖3實施例比較六個寄生雙極電晶體之使用提供額 外之利益。電晶體T12有和電晶體T10和T11相同之射 極表而區（而積）。換句話説在此範例中，其是為電晶體 T5-T7射極區之十倍。每一雙極電晶體T10-T12是由十 値並聯缠接之寄生雙極電晶體適當的作成。 如已述，寄生雙搔電晶體T10，T11和T5, T6之基極對 射極電壓對能帶隙基準電路結構之功能是具有決定性的 毎一這些雷晶體之基極對射極電壓由其集極電流一起 決定。另一方面，集極電流等於相關電晶體射極和基極 之電流差。若加上之電流IR等於電晶體之射極電流，則 此電晶體基極雷流對於在基極對射極電壓之溫度行為上 之影嚮也必須加以考慮。因雙極電晶體之電流放大非常 低，在1的幅度大小上，基極電流就不是可以忽略的。 雷流放大本身是高度溫度依賴的，且其以數量而言，變 化非常尖銳。 經濟部中央榣準局Μ工消费合作社印製 為此理由，電晶體T12和T7各自供給作電晶體T10和 T5之基極電流之補僧。示於圖5依本發明之結構中， 與能帶隙電路相關之電晶體T5，T6, T10和T11之射極電 流是由電流IR,或由電流鏡電路M21-M27産生之特殊射 極電流及每一鄰接電晶體之基極電流組成。假設射極電 流等於電流IR,此意謂與能帶隙功能相關之每一電晶體 -1 5 - 81. 4. 10,000張（II) (請先閲讀背而之注意事項再塡寫本頁) 本紙張尺度逍用中國Η家楳準(CNS) Τ4規格(210X297公*) 經濟部屮央標準局β工消费合作社印製 Λ 6 -- 五、發明説明（14) 之集極電流約等於電流IR,因鄰接電晶體之電流放大彼 此間並無很大差異。為此理由，流入電晶體之基棰電流 在相關基極對射極電壓之溫度行為上沒有影轡。 因此在端子VR之溫度獨立基準電壓值是基於兩倍之電 晶體T1I或T12之基極對射極電壓加上基準電路流IR與電 阳器R 1和R 2之和的乘精。 圖5宵施例中，依本發明之電流沒有偏移補償，當然 此種偏移補儅是在本發明範圍内。圖5中，運算放大器 之偏移有引起雙極電晶體之基極對射極電壓差異是被偏 移雷壓提高成兩倍之效應，且此項被放大傜數1 + R2/R1 所乘。基準電壓因此能自想要值偏移。g —方面因兩倍 於基極對射極電壓差是基於梯接雙極電晶體之應用，需 要之放大係數1 + R2/R1R要依圖2中電晶體基極對射極 電壓間只有一種差異的型式之一半大。為此理由，由運 算放大器偏移引起之理想基準電壓被降低一半。若由蓮 算放大器偏移引起自理想基準電壓處之基準電壓移動證 明是有問題時，則自然地，對放大器偏移之補倌可用已知 方法解決。 圖5之實施例中，代替放大器偏移之補償方式是藉選 取適當之放大器電晶體大小逹到此偏移之最小化。蓮算 放大器之四主要電晶體M1-M4有大的幾何尺寸，因此幾 何尺寸容忍度對電晶體參數只有輕撤效應。二輸入電晶 體Ml和M2之通道寬和通道長間之比，其是由雙極電晶體 -1 6- (請先閲讀背而之注意事項洱填寫本頁) 裝_ 訂_ 本紙張尺度逍用中a «家樣準(CNS) Τ4規格（210X297公《：) 81. 4. 10·000張（Π) 210414 五、發明説明（15) Λ 6 η 6 經濟部屮央榣準扃Μ工消费合作社印製 輸出控制，最好是儘可能提高，因為其結果，不是由溫 度電壓中移動引起之偏移成份就由此而降低了。此外， 同模付拒比也改進了。對比之下，輸入電晶體Ml和M2之 負載電路中之電流鏡電晶體M3和M4,其通道寬和通道長 間之一低比是有利的，因這最小化了溫度電壓中變動對電 流之影镀。無論如何，在此結構中電晶體M3和M4之範圍 是窄的.因若通道寬對通道長之比被降低，施加電流所 需之閘極對源極電壓增加。若電晶體H1和M2要操作在飽 和點，此電壓必須維持在低值。 基於上述之大小尺寸方針，電晶體Μ 1和Μ 2之通道寬對 通道長之比較佳地是調整至約20,而電晶體M3和Μ4之對 應比調至約1 ，較佳地是約10:9。電晶體Ml或M2之通道 寬可以是約200U hi，而電晶體M3或M4之通道寛可以是將 20 u m ,或換句話説較少於約1 0的倍數。 四放大器電晶體M1-M4之佈局較佳地是儘可能對稱。 自二並接電晶體，製作每一此電晶體是可行的.每一個 佈置成菱狀偏移且意欲交叉通過接線。以此方式，局部 參數有關之變化可藉平均而補償。 圖5之實施例中，蓮算放大器之偏流10並不重要，因 放大器輪出只由電晶體M20電容性地負載。為此理由， 要被反射人電晶體M7和M8之電流10用電晶體M6和M9産生 ,其有串接之輸出電路，η通道電晶體M9之源極接基準 電位用之端子VSS ,其閘極接一分壓器之輸入。此分壓 -17- (請先閲誚背而之注意事項洱場寫木頁) 裝- 訂_ 本紙張尺度逍用中國困家樣準(CNS) Τ4規格（210父297公婕) 81. 4. 10,000張（Η) Λ 6 Η 6 經濟部中央櫺準局员工消f合作社印製 2ΐ〇^4- 五、發明説明（16) 器由電晶體Μ10-Η12形成，其有串接之輸出電路。η通 道MOS電晶體Mil和Μ12接成二極體，ρ通道電晶體Μ10 之閘極接端子VSS 。電晶體M10和Mil之輸出電路間接圖 控制電晶體Μ 9之閘極。 基於電晶體之特性，仍有一镰流10之絶對可允許上限 倌，而原則上另一邊之電流可變成任意地偏流10愈低 .蓮算放大器之交換速度降低更多。因另一方面之溫度 改變不會進行太快，調整速度之需求是低的。對電流10 而言，産生一值其大約等於電晶體Μ9電流放大傜數之半 乘以M0S電晶體操作電壓之平方。用於偏流10之電流産 生器之電晶體其大小之規劃是使在端子V D D之供給電壓 中之改變因而R有忽略之影镳。依賴依本發明之電路的 結構參數，電流10大約是lw Α。 基體或載體端，或換句話說電晶體Ml和M2之井.可接 至這些電晶體之源極。然而，圖5之實施例中，二電晶 體之基體端是施加端子VDD之供給電位，因操作電壓産 生之增加在連算放大器之功能上有好的效應。以具體的 條件來説，其是提供一 P通道M0S電晶體M30,其有一 源極接至端子VDD , —汲棰接至電晶體Ml和M2之基體端 子，及一閘極端接有基準電位之端子VSS 。一電容器C1 一方而亦接電晶體Μ 1和Μ 2之基體端子和電晶體Μ 3 0之汲 極間之共同接點間，另一遴接端子VSS 。電晶體Μ30構 築成一高阻抗電晶體，電容器C1大約是10PF大小且作為 —1 8 一 (請先W誚背而之注意事項#填寫本頁) 本紙張尺度逍用中B困家標準(CNS) T4規格(210X297公货) 81. 4. 10,000張（II) 2i〇4ili 五、發明説明（1孑 (請先閱讀背而之注意事項再塡寫本頁) 一額外支肋用之電容器。藉合併電晶體M30與電容器C1 ,電晶體Ml和M2之共同基體接點R慢慢地變化。連結此 節點至端子VDD ,其引導電晶體Ml和M2之操作電壓中之增 加.使在電晶體Ml和M2之汲極點較大位準上升變成可能 ，而不使這些電晶體離開其飽和範圍。 圖5中，電晶體M2和M4之汲搔端和電晶體M5之閘極端 間之共同接點，其形成蓮算放大器之輸出，經一電容器 C 2接端子V S S 此電容器有抑制由回饋引起之任何可 能振盪之趨勢 最後，提供另二電晶體M31和M32,其是η通道MOS型 式Θ.有源極位於端子V S S上，:.電晶體Μ 3 1之汲極連接電 晶體Μ 2 0和Μ 2 1之汲極間之接點，而電晶體Μ 3 1之閘極 接一端子S Τ及至電晶體Μ 3 2之汲極。電晶體Μ 3 2之閘極 位於端子V D D 。該二電晶體Μ 3 1和Μ 3 2用於依本發明之電 路结構，在供給電壓加至端子VDD時，由於不利之啓動 情況而其本身不能抵逹穩定操作狀態之情況。在那種情 況中，端子ST之一短暫脈波啓動依本發明之電路，如圖5 所示，-. 經濟部屮央標準局Α工消赀合作社印製 在一實際實施例中，二電阻器R 1和R 2須最多之晶Η面簧 。例如，其可自寬1.5ura和長36000um之多矽路徑作成 。亦可合併多個Ρ通道MOS電晶體在一共同之井中。在 設定電晶體Τ10-Τ〗2有十倍於電晶體Τ5-Τ7之射極區及 電路之放大偽數1+R2/R1選擇成等於10之情況時，電晶 -1 9 - 81. 4. 10,000張（H) 本紙張尺度遑用中Η國家«準(CNS)f4規格（210><297公龙） Λ 6 η 6 2ΐ〇ϋ- 五、發明説明（18) 體no和τι〗之基極對射極電壓産生與溫度成線性下降之 一直線，而二寄生雙掻電晶體結構之基極對射極電壓差 異形成與溫度成線性上升之一直線兩溫度依賴之補信是 相當好，而結果是獨立於溫度大小在2.55V之一恆定基 準雷壓。 如圖5所示，由於未被補倌之放大器偏移所引起之自 基準雷壓理想俏之移動少於土 50mV。供給電壓在4V至6V 範阖内之緩慢變化對基準電壓沒有影遒。端子VDD供給 電壓中之快速波動，則會産生輕徹之擾動，其主要發生 '於週期性之波動時，_,然而，若供給電壓之波動是1 V ,則 此擾動少於2 0 in V。如圖5示依本發明之電路之電流消耗 約為10至12" A，其中約5至6 u A流經雙極電晶體流至 基體中..縱使基體以一基體偏S産生器灌成負電壓，此 基體電流仍是可接受的，-, (請先閲讀背而之注意事項孙填寫本頁) 經濟部中央標準局貝工消费合作社印製 -20 - 81. 4.】0,000張（11) 本紙張尺度逍用中B困家標準（CNS) 規格（210X297公货)

Claims (1)

1. Λ·*· A B c D 六、申請專利範圊 1 . 一種能帶隙基準電路結構，包括第一和第二雙極電晶 體其具有基極對射極電壓，——射極電阻器接至該第一 雙極電晶體，及一蓮算放大器接至該雙極電晶體以處 理該第一和第二雙極電晶體之基極對射極電壓間産生 之差異以産生一大體上溫度獨立之基準電壓，該雙極 電晶體是寄生電晶體，且該蓮算放大器是以金氣半導 體技術構成。 2. 如申謓專利範圍第1項之結構，其中包含一基體區形 成一該寄生雙極電晶體之一之一集極，以互補金氣半 技術做成之一 η傳導井形成一該寄生雙極電晶體之一 之一基極，及η傳導并中之一 Ρ傳導擴散區形成該寄 生雙極電晶體之一之一射極。 3. 如申請專利範圍第2項之結構，其中包含至少另一與 該第一和第二雙極電晶體之每一値串接之寄生雙極電 晶體，該至少另一寄生雙極電晶體有一射極，該第一 和第雙極電晶體之至少一個的基極端接至此射極，且 該全：少另一寄生雙極電晶體有一集極其由基體區與該 第一和第二雙極電晶體之集極一起形成。 經濟部中央標準局員工消費合作杜印製 {汸先閱讀背面之注意事項再填寫本頁) 4. 如申請專利範圍第3項之結構，其中該至少另一寄生 雙極電晶體是多個電晶體合併以做成另一雙極電晶體 〇 5. 如申請專利範圍第1項之結構，其中包含寄生雙極補償電 晶體，其每一値接至該第一和第二雙極電晶體之對_ -2 1 - 木紙诋尺度適川十闲W家標準（CNS)nM規格（210x297公釐） 經濟部中央標準局員工消費合作杜印製 A 7 ' r B7 〇1041^ _m_ 六'申請專利範園 的一個輸入邊，該寄生雙極補償電晶體之每一個有一 基極接至該第一和第二雙極電晶體之該對應的一個射 極。 6 .如申請專利範圍第1項之結構，其中至少一些該雙極 雷晶體的每一個是由多個寄生雙極電晶體之一並聯電 路構成。 7. 如申請專利範圍第]項之結構.其中該蓮算放大器有 p通道金氣半電晶體作輸入電晶體及一 P通道金氧半w 源極隨耦器作為一輸出電晶體。 8. 如申謓專利範圍第7項之結構，其中包含一電流産生 器，以産生一基準電流其被反射入每一該寄生雙極電 晶體，該電流産生器偽該運算放大器控制。 9. 如申請專利範圍第7項之結構，其中該運算放大器之 該二p通道輸入霍晶體有一基體端或井，且包含一高 阳抗電晶體連接基體端或并至一供給電位，及一支持 電容器連接基體端或井至一基準電位。 10. 如申請專利範圍第8項之結構，其中包含一啓動電 路.藉著此啓動雷路，該電流産生器可用一啓動脈波 而起動以被加至該啓動電路之一啓動電晶體。 11. 如申請專利範圍第7項之結構，其中該蓮算放大器 有指定至該輸人電晶體之互補負載電晶體，該輸入電 晶體和該互補負載電晶體大體上是對稱且有大的幾何 尺寸，該輸入電晶體之通道寛對通道長之比大於1〇， 而該互補負載電晶體之通道寬對通道長之比大於1 。 -22- 木紙張尺度適川中W W家榀準（CNS) mm规格(210父297公釐） (請先閲讀背面之注意事項再填寫本頁) "" *線·