JP5392225B2 - 半導体装置、及び、その製造方法 - Google Patents

Description

本発明は、ＰＮ接合を有する第１半導体素子、及び、ＰＮ接合を有する第２半導体素子を構成要素として含む回路を有し、回路から、第１半導体素子のＰＮ接合に生じる第１順方向電圧と、第２半導体素子のＰＮ接合に生じる第２順方向電圧とが加算された加算信号が出力される半導体装置、及び、その製造方法に関するものである。

従来、例えば特許文献１に示されるように、基準電圧を出力するバンドギャップ部と、バンドギャップ部の出力信号の温度特性を補償する温度補償部と、を備える基準電圧回路が提案されている。

バンドギャップ部は、制御電圧に従って基準電圧を出力すると共に、基準電圧に応じた電流を第１と第２の接合型半導体素子に供給する電流源と、第１の接合型半導体素子に流れる電流に応じるように制御電圧を出力する差動増幅器と、を有する。

温度補償部は、バンドギャップ部の出力信号（基準電圧）の温度特性がピーク値を有する場合に、制御電圧に応じて生成される絶対温度の２乗に比例する補償電流を、第１及び第２の接合型半導体素子に流れる電流に重畳して流す機能を奏する。これとは反対に、バンドギャップ部の出力信号（基準電圧）の温度特性がボトム値を有する場合、温度補償部は、上記した補償電流を、第１及び第２の接合型半導体素子に流れる電流から差し引く機能を奏する。

このように、特許文献１に記載の基準電圧回路は、基準電圧を出力するバンドギャップ部の他に、基準電圧の温度特性を補償する温度補償部を有し、この温度補償部によって、基準電圧の温度特性が一定となるように制御されている。なお、基準電圧の温度特性に生じるピーク値やボトム値は、上記した接合型半導体素子の順方向電圧の温度特性に起因する。

特開２００９−５９１４９号公報

ところで、特許文献１に示される基準電圧回路は、基準電圧の温度特性を一定とするために、バンドギャップ部の他に、温度補償部を有する。そのため、基準電圧回路の部品点数が増大すると共に、その構成が複雑化する。この結果、コストが増大すると共に、体格が増大する、という不具合が生じる。

そこで、本発明は上記問題点に鑑み、簡素な構造でありながら、順方向電圧の温度特性に基づく出力信号のピーク値やボトム値が打ち消された半導体装置、及び、その製造方法を提供することを目的とする。

上記した目的を達成するために、請求項１に記載の発明は、ＰＮ接合を有する第１半導体素子、及び、ＰＮ接合を有する第２半導体素子を構成要素として含む回路を有し、回路から、第１半導体素子のＰＮ接合に生じる第１順方向電圧と、第２半導体素子のＰＮ接合に生じる第２順方向電圧とが加算された加算信号が出力される半導体装置であって、第１半導体素子と第２半導体素子とが直列接続されており、第１半導体素子及び第２半導体素子それぞれの実使用温度域において、回路が第２半導体素子を構成要素として含まない場合に、回路から出力される第１信号の温度特性と、回路が第１半導体素子を含まない場合に、回路から出力される第２信号の温度特性と、が反転していることを特徴とする。

このように本発明によれば、第１信号の温度特性と、第２信号の温度特性とが、反転している。すなわち、第１信号がピーク値を有する場合、第２信号はボトム値を有し、第１信号がボトム値を有する場合、第２信号がピーク値を有する。また、本発明では、第１半導体素子と第２半導体素子とが直列接続されている。これらによれば、温度特性が反転された第１信号と第２信号とが加算され、第１信号が有する温度特性と第２信号が有する温度特性が相殺された信号（加算信号）が出力される。このように、本発明では、簡素な構成でありながら、順方向電圧の温度特性が相殺された加算信号が出力されるようになっている。これにより、加算信号を出力する回路の他に、加算信号の温度特性を補償する回路を有する半導体装置と比べて、半導体装置の部品点数が減少されると共に、その構成が簡素化される。この結果、コストが減少されるとともに、体格が減少される。

回路としては、請求項２に記載のように、回路は、少なくとも１つの第１半導体素子と、該第１半導体素子と同数の第２半導体素子とが直列接続されて成る２つの半導体素子群と、一方の半導体素子群の一端が反転入力端子に接続され、他方の半導体素子群の一端が非反転入力端子に接続された第１増幅器と、第１増幅器の出力端子と反転入力端子との間に接続された第１抵抗と、第１増幅器の出力端子と非反転入力端子との間に接続され、第１抵抗と並列接続された第２抵抗と、一端が、第１増幅器の非反転入力端子に接続され、他端が、他方の半導体素子群の一端に接続された第３抵抗と、を有する基準電圧回路を採用することができる。

半導体素子群が、１つの第１半導体素子と１つの第２半導体素子とが直列接続されて成る場合、第１信号の電圧Ｖ_１、第２信号の電圧Ｖ_２それぞれは、一方の半導体素子群を構成する第１半導体素子の第１順方向電圧をＶ_ＰＮ１，第２半導体素子の第２順方向電圧をＶ_ＰＮ２、第１〜第３抵抗それぞれの抵抗値をＲ_１〜Ｒ_３、ボルツマン定数をｋ、電子電荷をｑ、絶対温度をＴとすると、下記に示す式によって示される。

数１，２に記載の右辺第１項それぞれは、負の温度特性を示し、右辺第２項それぞれは、正の温度特性を示す。これらによれば、右辺第２項の値（抵抗値Ｒ_１〜Ｒ_３）を調整することで、第１信号と第２信号それぞれの温度特性を調整することができる。これにより、Ｖ_１＋Ｖ_２によって表される加算信号の温度特性を調整することができる。

請求項２に記載の構成の場合、請求項３に記載のように、半導体素子群は、複数の第１半導体素子と、該第１半導体素子と同数の第２半導体素子とが直列接続されて成る構成が好ましい。これによれば、第１半導体素子及び第２半導体素子それぞれの数を調整することで、加算信号の温度特性を調整することができる。

請求項４に記載のように、第１〜第３抵抗の少なくとも１つは、可変抵抗である構成が良い。電圧Ｖ_１，Ｖ_２それぞれは、数１，２に示したように、第１〜第３抵抗の抵抗値に依存する。したがって、第１〜第３抵抗の少なくとも１つの抵抗値を調整することで、加算信号の温度特性を調整することができる。

請求項５に記載の発明は、請求項１に記載の発明と同等の作用効果を奏するので、その記載を省略する。

請求項６に記載のように、第１信号と第２信号それぞれの電圧値を調整し、電圧値が調整された第１信号と第２信号とが加算された加算信号を出力する電圧値調整部と、該電圧値調整部から出力される加算信号を外部に出力する出力回路と、を有する構成が好適である。

これによれば、第１信号や第２信号の電圧レベルが異なっていたとしても、これらの値が同レベルになるように調整することができる。したがって、加算信号に含まれる温度特性をより効果的に一定とすることができる。

請求項６に記載の電圧値調整部のより具体的な構成としては、請求項７〜９に記載の構成を採用することができる。すなわち、請求項７に記載のように、電圧値調整部は、第１回路の出力端子と出力回路との間に設けられた第１抵抗と、第２回路の出力端子と出力回路との間に設けられた第２抵抗と、を備え、第１抵抗における出力回路側の端部と第２抵抗における出力回路側の端部とが接続され、第１抵抗と第２抵抗の中点が出力回路に接続された構成を採用することができる。この場合、請求項８に記載のように、第１抵抗と第２抵抗の少なくとも１つが、可変抵抗である構成が好ましい。また、請求項９に記載のように、電圧値調整部は、第１回路の出力端子と出力回路との間に形成された第１スイッチトキャパシタ回路と、第２回路の出力端子と出力回路との間に形成された第２スイッチトキャパシタ回路と、を備え、第１スイッチトキャパシタ回路における出力回路側の端部と第２スイッチトキャパシタ回路における出力回路側の端部とが接続され、第１スイッチトキャパシタ回路と第２スイッチトキャパシタ回路の中点が出力回路に接続された構成を採用することができる。

請求項８に記載の構成によれば、第１抵抗と第２抵抗それぞれの抵抗値を変更することで、第１信号と第２信号それぞれの電圧レベルを調整することができる。請求項９に記載の構成によれば、請求項７，８に記載の構成とは異なり、消費電力を抑えることができる。

請求項６に記載の出力回路のより具体的な構成としては、請求項１０，１１に記載の構成を採用することができる。すなわち、請求項１０に記載のように、出力回路としては、増幅回路を採用することができる。また、請求項１１に記載のように、出力回路としては、ボルテージホロアー回路を採用することができる。

請求項１２に記載のように、第１回路と第２回路とは、複数である構成が良い。これによれば、第１回路及び第２回路それぞれの数を調整することで、加算信号の温度特性を調整することができる。

なお、第１回路及び第２回路それぞれのより具体的な構成としては、請求項１３，１４に記載の構成を採用することができる。すなわち、請求項１３に記載のように、第１回路は、２つの第１半導体素子と、一方の第１半導体素子の一端が反転入力端子に接続され、他方の第１半導体素子の一端が非反転入力端子に接続された第１増幅器と、第１増幅器の出力端子と反転入力端子との間に接続された第３抵抗と、第１増幅器の出力端子と非反転入力端子との間に接続され、第３抵抗と並列接続された第４抵抗と、一端が、第１増幅器の非反転入力端子に接続され、他端が、他方の第１半導体素子の一端に接続された第５抵抗と、を有する基準電圧回路であり、第２回路は、２つの第２半導体素子と、一方の第２半導体素子の一端が反転入力端子に接続され、他方の第２半導体素子の一端が非反転入力端子に接続された第２増幅器と、第２増幅器の出力端子と反転入力端子との間に接続された第６抵抗と、第２増幅器の出力端子と非反転入力端子との間に接続され、第６抵抗と並列接続された第７抵抗と、一端が、第２増幅器の非反転入力端子に接続され、他端が、他方の第２半導体素子の一端に接続された第８抵抗と、を有する基準電圧回路である構成を採用することができる。

この構成の場合、第１信号の電圧Ｖ_１、第２信号の電圧Ｖ_２それぞれは、第１順方向電圧をＶ_ＰＮ１，第２順方向電圧をＶ_ＰＮ２、第３〜第８抵抗それぞれの抵抗値をＲ_３〜Ｒ_８とすると、下記に示す式によって示される。

数３，４に記載の右辺第１項それぞれは、負の温度特性を有し、右辺第２項それぞれは、正の温度特性を有する。これらによれば、右辺第２項の値（抵抗値Ｒ_３〜Ｒ_８）を調整することで、第１信号の温度特性と第２信号の温度特性とを調整することができる。これにより、加算信号の温度特定を調整することができる。

請求項１４に記載のように、第３〜第８抵抗の少なくとも１つは、可変抵抗である構成が良い。電圧Ｖ_１，Ｖ_２それぞれは、数３，４に示したように、第３〜第８抵抗の抵抗値に依存する。したがって、第３〜第８抵抗の少なくとも１つの抵抗値を調整することで、加算信号の温度特性を調整することができる。

請求項１５に記載のように、第１回路は、第１半導体素子の他に、定電流を生成する第１定電流生成回路と、該第１定電流生成回路によって生成された定電流を第１半導体素子に流す第１カレントミラー回路と、該第１カレントミラー回路と第１半導体素子との間に接続された第１０抵抗と、を有する基準電圧回路であり、第２回路は、第２半導体素子の他に、定電流を生成する第２定電流生成回路と、該第２定電流生成回路によって生成された定電流を第２半導体素子に流す第２カレントミラー回路と、該第２カレントミラー回路と第２半導体素子との間に接続された第１１抵抗と、を有する基準電圧回路である構成を採用することができる。

この構成においても、第１信号の電圧Ｖ_１、第２信号の電圧Ｖ_２それぞれは、数３，４に示したように、負の温度特性を有する項と、正の温度特性を有する項との和によって表される。したがって、正の温度特性を有する項の値を調整することで、第１信号の温度特性と第２信号の温度特性とを調整することができる。なお、正の温度特性を有する項は、請求項１５に記載の定電流生成回路の構成要素と、第１０、第１１抵抗の抵抗値とによって決定される。この効果については、実施形態で詳説する。

半導体素子としては、請求項１６，１８，１９に記載のように、バイポーラトランジスタ、ＭＯＳトランジスタ、ダイオードを採用することができる。なお、この場合、バイポーラトランジスタは、コレクタとベースとが接続されており、ＭＯＳトランジスタに形成される寄生バイポーラトランジスタのコレクタとベースとが接続されている。

そして、請求項１７に記載のように、半導体素子がバイポーラトランジスタの場合、第１半導体素子及び第２半導体素子それぞれのエミッタ面積が異なる構成が好ましい。これによれば、加算信号はエミッタ面積に依存するので、加算信号の温度特性を調整することができる。

請求項１〜１９いずれか１項に記載の半導体装置の製造方法としては、請求項２０に記載のように、回路、若しくは、第１回路及び第２回路それぞれは、複数の抵抗を構成要素として含んでおり、レーザートリミングによって、加算信号の値を観測しながら、抵抗の抵抗値を調整するのが良い。これによれば、加算信号は抵抗値に依存するので、加算信号の温度特性を調整することができる。

第１実施形態に係る半導体装置の概略構成を示す回路図である。 第１信号、第２信号、及び、加算信号それぞれの電圧の温度依存性を概念的に示すグラフである。 第１信号と第２信号それぞれの電圧の温度依存性と抵抗依存性とを示すグラフであり、（ａ）は第１信号の電圧を示し、（ｂ）は第２信号の電圧を示す。 第１実施形態に係る半導体装置の変形例を示す回路図である。 第１実施形態に係る半導体装置の変形例を示す回路図である。 第２実施形態に係る半導体装置の概略構成を示す回路図である。 第２実施形態に係る半導体装置の変形例を示す回路図である。 第２実施形態に係る半導体装置の変形例を示す回路図である。 第２実施形態に係る半導体装置の変形例を示す回路図である。 第２実施形態に係る半導体装置の変形例を示す回路図である。 第２実施形態に係る半導体装置の変形例を示す回路図である。

以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略構成を示す回路図である。図２は、第１信号、第２信号、及び、加算信号それぞれの電圧の温度依存性を概念的に示すグラフである。図３は、第１信号と第２信号それぞれの電圧の温度依存性と抵抗依存性とを示すグラフであり、（ａ）は第１信号の電圧を示し、（ｂ）は第２信号の電圧を示す。

本実施形態に係る半導体装置１００は、基準電圧回路１０を有している。基準電圧回路１０は、ＰＮ接合を有する第１半導体素子１１とＰＮ接合を有する第２半導体素子１２とが直列接続されて成る２つの半導体素子群１３ａ，１３ｂと、増幅器１４と、抵抗１５〜１７と、を有する。

図１に示すように、増幅器１４の出力端子１４ａとグランドとの間に、第１抵抗１５と第１半導体素子群１３ａとが直列に接続され、第１抵抗１５と第１半導体素子群１３ａの中点が、増幅器１４の反転入力端子１４ｂに接続されている。また、増幅器１４の出力端子１４ａとグランドとの間に、第２抵抗１６と、第３抵抗１７と、第２半導体素子群１３ｂとが直列に接続され、第２抵抗１６と第３抵抗１７の中点が、増幅器１４の非反転入力端子１４ｃに接続されている。

第１半導体素子１１は、コレクタとベースとが接続されたＰＮＰトランジスタであり、第２半導体素子１２は、コレクタとベースとが接続されたＮＰＮトランジスタである。ＰＮＰトランジスタ、ＮＰＮトランジスタそれぞれのコレクタ−ベース間の電圧（順方向電圧）は、負の温度特性を有しており、それぞれの順方向電圧の温度特性の振る舞いが異なっている。この順方向電圧の温度特性の振る舞いの相違は、ＮＰＮトランジスタとＰＮＰトランジスタそれぞれの不純物濃度の相違のためである。

半導体素子群１３ａ，１３ｂそれぞれが、第１半導体素子１１のみを有する場合、図２に概念的に示すように、基準電圧回路１０から出力される第１信号の電圧Ｖ_ＢＧ１の温度特性（図２に実線で示した線）は、下に凸となる。これとは反対に、半導体素子群１３ａ，１３ｂそれぞれが、第２半導体素子１２のみを有する場合、基準電圧回路１０から出力される第２信号の電圧Ｖ_ＢＧ２の温度特性（図２に破線で示した線）は、上に凸となる。この電圧Ｖ_ＢＧ１，Ｖ_ＢＧ２それぞれの温度特性の振る舞いの相違は、ＮＰＮトランジスタとＰＮＰトランジスタそれぞれの順方向電圧の温度特性の相違のためである。

第１信号の電圧Ｖ_ＢＧ１、第２信号の電圧Ｖ_ＢＧ２それぞれは、第１半導体素子１１の順方向電圧（第１順方向電圧）をＶ_ＰＮ１，第２半導体素子１２の順方向電圧（第２順方向電圧）をＶ_ＰＮ２、抵抗１５〜１７それぞれの抵抗値をＲ_１〜Ｒ_３、ボルツマン定数をｋ、電子電荷をｑ、絶対温度をＴとすると、半導体素子１１，１２それぞれのエミッタ面積が同一の場合、下記に示す式によって示される。

数５，６に記載の右辺第１項それぞれは、負の温度特性を示し、右辺第２項それぞれは、正の温度特性を示す。

図３に、抵抗値Ｒ_１，Ｒ_３を一定にして、抵抗値Ｒ_２を変化させた場合の、電圧Ｖ_ＢＧ１，Ｖ_ＢＧ２それぞれの温度特性を示す。図３（ａ），（ｂ）それぞれに、３本の線（実線、破線、一点鎖線）が示されているが、３本の線それぞれは、抵抗値Ｒ_２が異なる電圧Ｖ_ＢＧ１，Ｖ_ＢＧ２の温度特性を示している。抵抗値Ｒ_２は、実線、破線、一点鎖線の順に高くなっている。

図３（ａ）に示すように、電圧Ｖ_ＢＧ１の温度特性における下に凸となる部位（ボトム）は、抵抗値Ｒ_２が高くなるにつれて低温側に移動している。これとは反対に、図３（ｂ）に示すように、電圧Ｖ_ＢＧ２の温度特性における上に凸となる部位（ピーク）は、抵抗値Ｒ_２が高くなるにつれて高温側に移動している。このように、ボトムとトップとは、抵抗値Ｒ_２の変化に対して逆の振る舞いを示す。これによれば、抵抗値Ｒ_２を適宜変化させることで、ボトムとトップとを、同一の温度範囲に位置させることが可能であることがわかる。本実施形態の抵抗値Ｒ_１〜Ｒ_３それぞれは、半導体素子１１，１２の実使用温度域（−５０〜１７０℃）にて、ボトムとトップとが、同一の温度範囲に位置するように決定されており、第１信号の電圧Ｖ_ＢＧ１の温度特性と、第２信号の電圧Ｖ_ＢＧ２の温度特性とが反転している。

ところで、電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２とが加算された値が、基準電圧回路１０の出力信号（加算信号）の電圧Ｖ_ＢＧに相当し、それは、下式によって示される。

上記したように、第１信号の電圧Ｖ_ＢＧ１の温度特性と、第２信号の電圧Ｖ_ＢＧ２の温度特性とが反転しており、図２に実線と破線で示すような振る舞いを示す。これによれば、電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２とが加算された電圧Ｖ_ＢＧの温度特性が、図２に一点鎖線で示すように、一定となる。

以上、説明したように、本実施形態に係る半導体装置１００（基準電圧回路１０）は、簡素な構成でありながら、加算信号の電圧Ｖ_ＢＧの温度特性が一定となっている。これにより、基準電圧回路１０の他に、加算信号の電圧Ｖ_ＢＧの温度特性を補償する回路を有する半導体装置と比べて、半導体装置１００の部品点数が減少されると共に、その構成が簡素化される。この結果、コストが減少されるとともに、半導体装置１００の体格が減少される。

ところで、本発明においては、ボトムとトップとを同一の温度範囲に位置させるために、基準電圧回路１０の構成要素がチップに形成された状態で、加算信号の電圧Ｖ_ＢＧの温度特性を観測しながら、レーザートリミングによって、抵抗１５〜１７の抵抗値Ｒ_１〜Ｒ_３それぞれを調整して、半導体装置１００を製造している。この製造方法によって、電圧Ｖ_ＢＧの温度特性を一定とすることに成功している。なお、基準電圧回路１０の構成要素をチップに形成する前に、ボトムとトップとが同一の温度範囲に位置する抵抗値Ｒ_１〜Ｒ_３を予め求めておいても良い。

本実施形態では、半導体素子群１３ａ，１３ｂそれぞれが、１つの第１半導体素子１１と１つ第２半導体素子１２とが直列接続されて成る例を示した。しかしながら、半導体素子１１，１２の数としては上記例に限定されず、図４に示すように、半導体素子群１３ａ，１３ｂそれぞれが、複数の第１半導体素子１１と、第１半導体素子１１と同数の第２半導体素子１２とが直列接続されて成っても良い。これによれば、第１半導体素子１１及び第２半導体素子１２それぞれの数を調整することで、加算信号の電圧Ｖ_ＢＧの温度特性を調整することができる。なお、この場合、半導体素子群１３ａ，１３ｂを構成する複数の半導体素子１１それぞれのコレクタとベースの不純物濃度が異なり、複数の半導体素子１２それぞれのコレクタとベースの不純物濃度が異なっている。図４は、第１実施形態に係る半導体装置の変形例を示す回路図である。

本実施形態では、半導体装置１００が、基準電圧回路１０を有する例を示した。しかしながら、図５に示すように、抵抗１５〜１７が可変抵抗の場合、半導体装置１００は、基準電圧回路１０の他に、抵抗１５〜１７の抵抗値Ｒ_１〜Ｒ_３を調整する調整部２０を有しても良い。この場合、抵抗１５〜１７それぞれは、並列接続された複数の配線それぞれに、スイッチと抵抗とが設けられて成る。並列接続された各スイッチが、調整部２０に内蔵されたＥＥＰＲＯＭの記憶情報に基づいて開閉制御されることで、抵抗値Ｒ_１〜Ｒ_３が変動される。数７に示したように、加算信号の電圧Ｖ_ＢＧは、抵抗値Ｒ_１〜Ｒ_３に依存する。したがって、抵抗値Ｒ_１〜Ｒ_３を調整部２０で調整することで、加算信号の電圧Ｖ_ＢＧの温度特性を調整することができる。なお、上記変形例とは異なり、抵抗１５〜１７の全てが可変抵抗ではなく、抵抗１５〜１７の内の１つ若しくは２つが可変抵抗でも良い。図５は、第１実施形態に係る半導体装置の変形例を示す回路図である。

本実施形態の半導体素子１１，１２はそれぞれバイポーラトランジスタであり、数５〜７に示した式は、いずれも、半導体素子１１，１２それぞれのエミッタ面積が同一の場合を示していた。しかしながら、例えば、第１半導体素子群１３ａの第１半導体素子１１のエミッタ面積と、第２半導体素子群１３ｂの第１半導体素子１１のエミッタ面積との比をＫ：Ｌとし、第１半導体素子群１３ａの第２半導体素子１２のエミッタ面積と、第２半導体素子群１３ｂの第２半導体素子１２のエミッタ面積との比をＭ：Ｎとすると、数７式は、下式に書き換えられる。

このように、電圧Ｖ_ＢＧは、抵抗値Ｒ_１〜Ｒ_３だけではなく、エミッタ面積の比Ｋ，Ｌ，Ｍ，Ｎにも依存する。したがって、エミッタ面積の比を調整することで、電圧Ｖ_ＢＧの温度特性を調整することもできる。

（第２実施形態）
次に、本発明の第２実施形態を、図６に基づいて説明する。図６は、第２実施形態に係る半導体装置の概略構成を示す回路図であり、第１実施形態に示した図１に対応している。

第２実施形態に係る半導体装置１００は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。

第１実施形態では、半導体素子群１３ａ，１３ｂを構成要素として含む基準電圧回路１０を有する例を示した。これに対し、本実施形態では、第１実施形態で示した第１半導体素子１１を構成要素として含む第１基準電圧回路３０と、第２半導体素子１２を構成要素として含む第２基準電圧回路４０と、を有し、第１基準電圧回路３０と第２基準電圧回路４０それぞれの出力信号が加算された加算信号が出力される点を特徴とする。

第１基準電圧回路３０、及び、第２基準電圧回路４０それぞれの回路構成は、第１実施形態で示した基準電圧回路１０と類似しており、構成の相異は、設けられた半導体素子の数と種類だけである。第１基準電圧回路３０には２つの第１半導体素子１１が設けられ、第２基準電圧回路４０には２つの第２半導体素子１２が設けられている。したがって、第１基準電圧回路３０からは、第１信号の電圧Ｖ_ＢＧ１が出力され、第２基準電圧回路４０からは、第２信号の電圧Ｖ_ＢＧ２が出力される。これら、電圧Ｖ_ＢＧ１，Ｖ_ＢＧ２それぞれは、数５，６によって示される。なお、電圧Ｖ_ＢＧ１，Ｖ_ＢＧ２それぞれの電圧レベルを調整するために、第１基準電圧回路３０の抵抗１５〜１７の抵抗値Ｒ_１〜Ｒ_３と、第２基準電圧回路４０の抵抗１５〜１７の抵抗値Ｒ_１〜Ｒ_３とを、異ならせても良い。

本実施形態に係る半導体装置１００は、基準電圧回路３０，４０の他に、第１信号の電圧Ｖ_ＢＧ１と、第２信号の電圧Ｖ_ＢＧ２それぞれの電圧値を調整し、調整された電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２とが加算された加算信号を出力する電圧値調整部５０と、電圧値調整部５０から出力される加算信号を外部に出力する出力回路６０と、を有する。

本実施形態に係る電圧値調整部５０は、第１基準電圧回路３０の出力端子と出力回路６０との間に設けられた第４抵抗５１と、第２基準電圧回路４０の出力端子と出力回路６０との間に設けられた第５抵抗５２と、を有する。第４抵抗５１における出力回路６０側の端部と第５抵抗５２における出力回路６０側の端部とが接続され、第４抵抗５１と第５抵抗５２の中点が出力回路６０に接続されている。この構成により、第４抵抗５１と第５抵抗５２それぞれの抵抗値Ｒ_４，Ｒ_５を適宜設定することで、電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２それぞれの電圧レベルが調整され、電圧レベルが調整された電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２とが加算された加算信号の電圧Ｖ_ＢＧが出力される。なお、上記した抵抗値Ｒ_１〜Ｒ_５それぞれは、半導体素子１１，１２の実使用温度域（−５０〜１７０℃）にて、ボトムとトップとが、同一の温度範囲に位置するように決定されており、第１信号の電圧Ｖ_ＢＧ１の温度特性と、第２信号の電圧Ｖ_ＢＧ２の温度特性とが反転している。これにより、電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２とが加算された電圧Ｖ_ＢＧの温度特性が、一定となっている。

本実施形態に係る出力回路６０は、増幅回路であり、オペアンプ６１と、帰還抵抗６２と、を有する。電圧値調整部５０から出力された加算信号が、出力回路６０にて増幅され、増幅された加算信号が、外部に出力される。

以上、説明したように、本実施形態に係る半導体装置１００は、簡素な構成でありながら、加算信号の電圧Ｖ_ＢＧの温度特性が一定となっている。これにより、半導体装置１００の部品点数が減少されると共に、その構成が簡素化される。この結果、コストが減少されるとともに、半導体装置１００の体格が減少される。

ところで、本発明者は、ボトムとトップとを同一の温度範囲に位置させるために、第１実施形態と同様にして、半導体装置１００の構成要素３０〜６０がチップに形成された状態で、電圧Ｖ_ＢＧの温度特性を観測しながら、抵抗１５〜１７，５１，５２の抵抗値Ｒ_１〜Ｒ_５それぞれレーザートリミングによって調整して、半導体装置１００を製造している。なお、半導体装置１００の構成要素３０〜６０をチップに形成する前に、ボトムとトップとが同一の温度範囲に位置する抵抗値Ｒ_１〜Ｒ_５を予め求めておいても良い。

本実施形態では、半導体装置１００が、１つの第１基準電圧回路３０と、１つの第２基準電圧回路４０と、を有する例を示した。しかしながら、基準電圧回路３０，４０の数としては、上記例に限定されず、半導体装置１００が、基準電圧回路３０，４０を複数有しても良い。この場合、複数の第１基準電圧回路３０の出力端子が、抵抗などを構成要素として含む第１加算回路（図示略）を介して、電圧値調整部５０に接続され、第１基準電圧回路３０と同数の第２基準電圧回路４０の出力端子が、抵抗などを構成要素として含む第２加算回路（図示略）を介して、電圧値調整部５０に接続される。これによれば、第１基準電圧回路３０及び第２基準電圧回路４０それぞれの数を調整することで、加算信号の電圧Ｖ_ＢＧの温度特性を調整することができる。なお、この場合、複数の第１基準電圧回路３０の第１半導体素子１１それぞれのコレクタとベースの不純物濃度が異なり、複数の第２基準電圧回路４０の第２半導体素子１２それぞれのコレクタとベースの不純物濃度が異なっている。

以下、図７〜図１１に基づいて、第２実施形態に係る半導体装置１００の変形例を説明する。本実施形態では、半導体装置１００が、基準電圧回路３０，４０と、電圧値調整部５０と、出力回路６０と、を有する例を示した。しかしながら、図７に示すように、抵抗５１，５２が可変抵抗の場合、半導体装置１００は、抵抗５１，５２それぞれの抵抗値Ｒ_４，Ｒ_５を調整する調整部２０を有しても良い。この場合、抵抗５１，５２それぞれは、並列接続された複数の配線それぞれに、スイッチと抵抗とが設けられて成る。並列接続された各スイッチが、調整部２０に内蔵されたＥＥＰＲＯＭの記憶情報に基づいて開閉制御されることで、抵抗値Ｒ_４，Ｒ_５が変動される。第４抵抗５１から出力される電圧Ｖ_ＢＧ１の電圧レベルは、抵抗値Ｒ_４に依存し、第５抵抗５２から出力される電圧Ｖ_ＢＧ２の電圧レベルは、抵抗値Ｒ_５に依存する。したがって、抵抗値Ｒ_４，Ｒ_５を調整部２０で調整することで、加算信号の電圧Ｖ_ＢＧの温度特性を調整することができる。なお、第１実施形態と同様にして、抵抗１５〜１７を可変抵抗として、抵抗値Ｒ_１〜Ｒ_３を可変させても良い。

本実施形態では、出力回路６０が増幅回路である例を示した。しかしながら、出力回路６０としては、上記例に限定されず、例えば、図８に示すように、反転入力端子と電圧値調整部５０の出力端子とが接続され、非反転入力端子と出力端子とが接続されたボルテージホロアー回路を採用することもできる。この場合、加算信号の電圧レベルが反転しないので、出力回路６０から出力される加算信号を取り扱い易くなる。

本実施形態では、電圧値調整部５０が抵抗５１，５２によって構成された例を示した。しかしながら、電圧値調整部５０の構成要素としては、上記例に限定されず、例えば、図９に示すように、２つのスイッチトキャパシタ回路によって構成しても良い。この場合、抵抗５１，５２によって、電圧値調整部５０が構成される場合と比べて、消費電力を抑えることができる。なお、スイッチトキャパシタ回路は、図９に示すように、直列接続された２つのスイッチ５３，５４と、スイッチ５３，５４の中点とグランドとの間に配置されたコンデンサ５５と、から成る。この構成によれば、第１基準電圧回路３０と接続された第１スイッチトキャパシタ回路のコンデンサ５５と、第２基準電圧回路４０と接続された第２スイッチトキャパシタ回路のコンデンサ５５それぞれの静電容量を調整することで、第１基準電圧回路３０から出力される第１信号の電圧Ｖ_ＢＧ１と、第２基準電圧回路４０から出力される第２信号の電圧Ｖ_ＢＧ２それぞれの電圧レベルを調整することができる。

本実施形態では、第１基準電圧回路３０が、第１半導体素子１１と、増幅器１４と、抵抗１５〜１７とによって構成され、第２基準電圧回路４０が、第２半導体素子１２と、増幅器１４と、抵抗１５〜１７とによって構成される例を示した。しかしながら、基準電圧回路３０，４０の構成としては、上記例に限定されず、例えば、図１０に示す構成を採用することができる。

この変形例において、第１基準電圧回路３０は、第１半導体素子１１の他に、定電流を生成する第１定電流生成回路７１と、第１定電流生成回路７１によって生成された定電流を第１半導体素子１１に流す第１カレントミラー回路７２と、第１カレントミラー回路７２と第１半導体素子１１との間に接続された第６抵抗７３と、を有する。第１定電流生成回路７１は、２つのＰＮＰトランジスタと１つの抵抗とから構成され、第１カレントミラー回路７２は、３つのＮＰＮトランジスタと２つのＰＮＰトランジスタとから構成される。この場合、第１信号の電圧Ｖ_ＢＧ１は、第１定電流生成回路７１を構成する２つのＰＮＰトランジスタのエミッタ面積の比を１：Ｇ、第１定電流生成回路７１を構成する抵抗の抵抗値をＲ_６、第６抵抗の抵抗値をＲ_７とすると、下記に示す式によって示される。

第２基準電圧回路４０は、第２半導体素子１２の他に、定電流を生成する第２定電流生成回路７４と、第２定電流生成回路７４によって生成された定電流を第２半導体素子１２に流す第２カレントミラー回路７５と、第２カレントミラー回路７５と第２半導体素子１２との間に接続された第７抵抗７６と、を有する。第２定電流生成回路７４は、２つのＮＰＮトランジスタと１つの抵抗とから構成され、第２カレントミラー回路７５は、３つのＮＰＮトランジスタから構成される。この場合、第２信号の電圧Ｖ_ＢＧ２は、第２定電流生成回路７４を構成する２つのＮＰＮトランジスタのエミッタ面積の比を１：Ｈ、第２定電流生成回路７４を構成する抵抗の抵抗値をＲ_８、第７抵抗の抵抗値をＲ_９とすると、下記に示す式によって示される。

この構成においても、数９，１０に示すように、第１信号の電圧Ｖ_ＢＧ１、第２信号の電圧Ｖ_ＢＧ２それぞれは、負の温度特性を有する項と、正の温度特性を有する項との和によって表される。これによれば、正の温度特性を有する項（右辺第２項）の値を、抵抗値Ｒ_６〜Ｒ_９及びエミッタ面積比Ｇ，Ｈを調整することで、電圧Ｖ_ＢＧ１，Ｖ_ＢＧ２それぞれの温度特性を調整して、電圧Ｖ_ＢＧ１と電圧Ｖ_ＢＧ２とが加算された電圧Ｖ_ＢＧの温度特性を、一定とすることができる。

なお、図１０に示す構成の場合、電圧値調整部５０は、抵抗５１，５２の他に、バッファ５６，５７を有する。電圧Ｖ_ＢＧ１が、第１バッファ５６と第４抵抗５１とを介して出力回路６０に出力され、電圧Ｖ_ＢＧ２が、第２バッファ５７と第５抵抗５２とを介して出力回路６０に出力される。

本実施形態では、第１半導体素子１１がＰＮＰトランジスタであり、第２半導体素子１２がＮＰＮトランジスタである例を示した。しかしならが、半導体素子１１，１２としては、バイポーラトランジスタに限定されず、例えば、図１１に示すように、ＭＯＳトランジスタやダイオードを採用することができる。なお、半導体素子１１，１２として、ＭＯＳトランジスタを採用した場合、ＭＯＳトランジスタに形成される寄生バイポーラトランジスタのコレクタとベースとが接続される。また、当然ではあるが、第１実施形態の半導体装置１００を構成する半導体素子１１，１２として、バイポーラトランジスタではなく、ＭＯＳトランジスタやダイオードを採用することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

１０・・・基準電圧回路
１１・・・第１半導体素子
１２・・・第２半導体素子
１３ａ，１３ｂ・・・第１半導体素子群、第２半導体素子群
１４・・・増幅器
１５〜１７・・・第１〜第３抵抗
２０・・・調整部
３０・・・第１基準電圧回路
４０・・・第２基準電圧回路
５０・・・電圧値調整部
６０・・・出力回路
１００・・・半導体装置

Claims (20)

1. ＰＮ接合を有する第１半導体素子、及び、ＰＮ接合を有する第２半導体素子を構成要素として含む回路を有し、
   前記回路から、前記第１半導体素子のＰＮ接合に生じる第１順方向電圧と、前記第２半導体素子のＰＮ接合に生じる第２順方向電圧とが加算された加算信号が出力される半導体装置であって、
   前記第１半導体素子と前記第２半導体素子とが直列接続されており、
   前記第１半導体素子及び前記第２半導体素子それぞれの実使用温度域において、前記回路が前記第２半導体素子を構成要素として含まない場合に、前記回路から出力される第１信号の温度特性と、前記回路が前記第１半導体素子を含まない場合に、前記回路から出力される第２信号の温度特性と、が反転していることを特徴とする半導体装置。
2. 前記回路は、
   少なくとも１つの前記第１半導体素子と、該第１半導体素子と同数の前記第２半導体素子とが直列接続されて成る２つの半導体素子群と、
   一方の前記半導体素子群の一端が反転入力端子に接続され、他方の前記半導体素子群の一端が非反転入力端子に接続された第１増幅器と、
   前記第１増幅器の出力端子と反転入力端子との間に接続された第１抵抗と、
   前記第１増幅器の出力端子と非反転入力端子との間に接続され、前記第１抵抗と並列接続された第２抵抗と、
   一端が、前記第１増幅器の非反転入力端子に接続され、他端が、他方の前記半導体素子群の一端に接続された第３抵抗と、を有する基準電圧回路であることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体素子群は、複数の第１半導体素子と、該第１半導体素子と同数の前記第２半導体素子とが直列接続されて成ることを特徴とする請求項２に記載の半導体装置。
4. 前記第１〜第３抵抗の少なくとも１つは、可変抵抗であることを特徴とする請求項２又は請求項３に記載の半導体装置。
5. ＰＮ接合を有する第１半導体素子を構成要素として含む第１回路と、
   ＰＮ接合を有する第２半導体素子を構成要素として含む第２回路と、を有し、
   前記第１回路から出力される、前記第１半導体素子のＰＮ接合に生じる第１順方向電圧を含む第１信号と、前記第２回路から出力される、前記第２半導体素子のＰＮ接合に生じる第２順方向電圧を含む第２信号とが加算された加算信号が出力される半導体装置であって、
   前記第１半導体素子及び前記第２半導体素子それぞれの実使用温度域における、前記第１信号の温度特性と、前記第２信号の温度特性と、が反転していることを特徴とする半導体装置。
6. 前記第１信号と前記第２信号それぞれの電圧値を調整し、電圧値が調整された第１信号と第２信号とが加算された加算信号を出力する電圧値調整部と、
   該電圧値調整部から出力される加算信号を外部に出力する出力回路と、を有することを特徴とする請求項５に記載の半導体装置。
7. 前記電圧値調整部は、
   前記第１回路の出力端子と前記出力回路との間に設けられた第１抵抗と、
   前記第２回路の出力端子と前記出力回路との間に設けられた第２抵抗と、を備え、
   前記第１抵抗における前記出力回路側の端部と前記第２抵抗における前記出力回路側の端部とが接続され、前記第１抵抗と前記第２抵抗の中点が前記出力回路に接続されていることを特徴とする請求項６に記載の半導体装置。
8. 前記第１抵抗と前記第２抵抗の少なくとも１つが、可変抵抗であることを特徴とする請求項７に記載の半導体装置。
9. 前記電圧値調整部は、
   前記第１回路の出力端子と前記出力回路との間に形成された第１スイッチトキャパシタ回路と、
   前記第２回路の出力端子と前記出力回路との間に形成された第２スイッチトキャパシタ回路と、を備え、
   前記第１スイッチトキャパシタ回路における前記出力回路側の端部と前記第２スイッチトキャパシタ回路における前記出力回路側の端部とが接続され、前記第１スイッチトキャパシタ回路と前記第２スイッチトキャパシタ回路の中点が前記出力回路に接続されていることを特徴とする請求項６に記載の半導体装置。
10. 前記出力回路は、増幅回路であることを特徴とする請求項６〜９いずれか１項に記載の半導体装置。
11. 前記出力回路は、ボルテージホロアー回路であることを特徴とする請求項６〜９いずれか１項に記載の半導体装置。
12. 前記第１回路と前記第２回路とは、複数であることを特徴とする請求項５〜１１いずれか１項に記載の半導体装置。
13. 前記第１回路は、
    ２つの前記第１半導体素子と、
    一方の前記第１半導体素子の一端が反転入力端子に接続され、他方の前記第１半導体素子の一端が非反転入力端子に接続された第１増幅器と、
    前記第１増幅器の出力端子と反転入力端子との間に接続された第３抵抗と、
    前記第１増幅器の出力端子と非反転入力端子との間に接続され、前記第３抵抗と並列接続された第４抵抗と、
    一端が、前記第１増幅器の非反転入力端子に接続され、他端が、他方の前記第１半導体素子の一端に接続された第５抵抗と、を有する基準電圧回路であり、
    前記第２回路は、
    ２つの前記第２半導体素子と、
    一方の前記第２半導体素子の一端が反転入力端子に接続され、他方の前記第２半導体素子の一端が非反転入力端子に接続された第２増幅器と、
    前記第２増幅器の出力端子と反転入力端子との間に接続された第６抵抗と、
    前記第２増幅器の出力端子と非反転入力端子との間に接続され、前記第６抵抗と並列接続された第７抵抗と、
    一端が、前記第２増幅器の非反転入力端子に接続され、他端が、他方の前記第２半導体素子の一端に接続された第８抵抗と、を有する基準電圧回路であることを特徴とする請求項５〜１２いずれか１項に記載の半導体装置。
14. 前記第３〜第８抵抗の少なくとも１つは、可変抵抗であることを特徴とする請求項１３に記載の半導体装置。
15. 前記第１回路は、
    前記第１半導体素子の他に、
    定電流を生成する第１定電流生成回路と、
    該第１定電流生成回路によって生成された定電流を前記第１半導体素子に流す第１カレントミラー回路と、
    該第１カレントミラー回路と前記第１半導体素子との間に接続された第１０抵抗と、を有する基準電圧回路であり、
    前記第２回路は、
    前記第２半導体素子の他に、
    定電流を生成する第２定電流生成回路と、
    該第２定電流生成回路によって生成された定電流を前記第２半導体素子に流す第２カレントミラー回路と、
    該第２カレントミラー回路と前記第２半導体素子との間に接続された第１１抵抗と、を有する基準電圧回路であることを特徴とする請求項５〜１２いずれか１項に記載の半導体装置。
16. 前記第１半導体素子及び前記第２半導体素子それぞれは、コレクタとベースとが接続されたバイポーラトランジスタであることを特徴とする請求項１〜１５いずれか１項に記載の半導体装置。
17. 前記第１半導体素子及び前記第２半導体素子それぞれのエミッタ面積が異なることを特徴とする請求項１６に記載の半導体装置。
18. 前記第１半導体素子及び前記第２半導体素子は、ＭＯＳトランジスタであり、このＭＯＳトランジスタに形成される寄生バイポーラトランジスタのコレクタとベースとが接続されていることを特徴とする請求項１〜１５いずれか１項に記載の半導体装置。
19. 前記第１半導体素子及び前記第２半導体素子は、ダイオードであることを特徴とする請求項１〜１５いずれか１項に記載の半導体装置。
20. 請求項１〜１９いずれか１項に記載の半導体装置の製造方法であって、
    前記回路、若しくは、前記第１回路及び前記第２回路それぞれは、複数の抵抗を構成要素として含んでおり、
    レーザートリミングによって、前記加算信号の値を観測しながら、前記抵抗の抵抗値を調整することを特徴とする半導体装置の製造方法。

Images