CN105388349B - 远程的差动电压感测 - Google Patents

远程的差动电压感测 Download PDF

Info

Publication number
CN105388349B
CN105388349B CN201510531624.0A CN201510531624A CN105388349B CN 105388349 B CN105388349 B CN 105388349B CN 201510531624 A CN201510531624 A CN 201510531624A CN 105388349 B CN105388349 B CN 105388349B
Authority
CN
China
Prior art keywords
transistor
voltage
coupled
current path
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510531624.0A
Other languages
English (en)
Other versions
CN105388349A (zh
Inventor
陈微
张欣
格林·乐夫
彼得·J·摩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Americas LLC
Original Assignee
Intersil Americas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Americas LLC filed Critical Intersil Americas LLC
Publication of CN105388349A publication Critical patent/CN105388349A/zh
Application granted granted Critical
Publication of CN105388349B publication Critical patent/CN105388349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种具有一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，包括一双重差动输入级，其包含与一共闸极或是共基极的差动输入级并联的一共源极或是共集极的差动输入级。所述共源极或是共集极的差动输入级是具有差动输入，一差动输入是耦接至所述电压输入Vin，并且另一差动输入是耦接至所述电压输出Vout。所述共闸极或是共基极的差动输入级是具有差动输入，一差动输入是耦接至一本地的接地Agnd，并且另一差动输入是耦接至一远程的接地Rgnd。一输出级是通过所述双重差动输入级的一输出而被驱动，并且在所述电压输出Vout之处产生一输出电压。一补偿网络是耦接在所述电压输出Vout与所述双重差动输入级的输出之间。

Description

远程的差动电压感测
本发明要求美国在先申请的申请日为2014年8月26日、申请号为62/042,104的优先权，和申请日为2015年4月22日、申请号为14/692,979的优先权。
技术领域
本发明涉及远程的差动电压感测电路、包含远程的差动电压感测电路的系统、以及用于产生一输出电压(Vout)是等于一输入电压(Vin)加上或是减去在一远程的接地(Rgnd)与一本地的接地(Agnd)之间的一差值的方法。
背景技术
电性系统(亦可被称为电性装置)通常包含一硅接地以及一远程的接地两者。该硅接地(亦可被称为一本地的接地、一模拟接地、或是Agnd)是和一晶粒或芯片相关的接地。所述远程的接地(亦可被称为Rgnd、一返回接地、或是Rrtn)是和所述晶粒或芯片被附接到的一印刷电路板(PCB)相关的接地。
为了改善这种系统的正确性，远程的差动电压感测电路(有时或者被称为差动的远程电压感测电路)是经常被利用。图1是描绘一已知远程的差动电压感测电路102，其包含两个放大器AMP1及AMP2、以及两个电阻分压器，以达成远程的感测。所述电阻分压器中的一个包含电阻器R0及R1，并且所述电阻分压器中的另一个包含电阻器R2及R3。在图1中的远程的差动电压感测电路102的两个输入是Vin及Rgnd，并且所述远程的差动电压感测电路102的输出是Vout，其中Vout＝Vin+Rgnd-Agnd。图1的已知的远程的差动电压感测电路102实质是作用为一模拟计算电路。
和图1的已知的远程的差动电压感测电路102相关的缺点是其占用比所期望的更多的硅面积，其消耗比所期望的更大的功率(因为其包含两个放大器)，并且其具有一大于所期望的电压偏移(VOS)误差。更明确地说，VOS＝VOS1+2*VOS2，其中VOS1是和所述第一放大器(AMP1)相关的电压偏移误差，VOS2是和所述第二放大器(AMP2)相关的电压偏移误差，并且VOS是由图1的远程的差动电压感测电路102所引起的总电压偏移误差。
为了降低功率消耗、缩减硅面积、以及降低所述电压偏移误差，并联的互导(transconductance,Gm)级可被利用以差动感测一远程的信号。这种拓扑的一个例子是被描绘在图2中。更明确地说，图2是描绘一种远程的差动电压感测电路202，其中所述远程的差动电压感测电路202的三个输入是Vin、Rgnd以及Agrnd，并且所述远程的差动电压感测电路202的输出是Vout，其中Vout＝Vin+Rgnd-Agnd。和图2的远程的差动电压感测电路202相关的缺点是其需要在所述两个输入对之间的非常良好的匹配，由于接地作为输入会有一共模范围的限制，其仍然消耗比所期望的更大的功率，并且其仍然具有一大于所期望的电压偏移(VOS)误差。
发明内容
为解决上述技术问题，本发明的实施例提供一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，包括：
一双重差动输入级，所述双重差动输入级包含与一共闸极或是共基极的差动输入级并联的一共源极或是共集极的差动输入级；
其中所述共源极或是共集极的差动输入级是具有差动输入，其中的一差动输入是耦接至所述电压输入Vin，并且其中的另一差动输入是耦接至所述电压输出Vout；并且
其中所述共闸极或是共基极的差动输入级是具有差动输入，其中的一差动输入是耦接至一本地的接地Agnd，并且其中的另一差动输入是耦接至一远程的接地Rgnd。
优选的，所述的远程的差动电压感测电路进一步包括：
一输出级，所述输出级是通过所述双重差动输入级的一输出而被驱动并且在所述电压输出Vout之处产生一输出电压。
进一步的，所述的远程的差动电压感测电路进一步包括：
一补偿网络，所述补偿网络耦接在所述电压输出Vout与所述双重差动输入级的所述输出之间。
进一步的，所述补偿网络是包含一串联连接在所述电压输出Vout与所述双重差动输入级的所述输出之间的电容器以及电阻器。
优选的，所述的远程的差动电压感测电路，进一步包括：
一第一电流源，所述第一电流源偏压所述双重差动输入级；以及
一第二电流源，所述第二电流源偏压所述输出级。
优选的，所述共闸极或是共基极的差动输入级的所述差动输入耦接至所述本地的接地Agnd以及所述远程的接地Rgnd，使得Vout＝Vin+Rgnd-Agnd。
优选的，所述共闸极或是共基极的差动输入级的所述差动输入是耦接至所述本地的接地Agnd以及所述远程的接地Rgnd，使得Vout＝Vin-Rgnd+Agnd。
本发明的实施例还提供一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，包括：
一第一晶体管(Mp0或Qp0)，所述第一晶体管(Mp0或Qp0)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第一晶体管(Mp0或Qp0)的所述控制端子(闸极或基极)是耦接至所述电压输入Vin；
一第二晶体管(Mp1或Qp1)，所述第二晶体管(Mp1或Qp1)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第二晶体管(Mp1或Qp1)的所述控制端子(闸极或基极)是耦接至所述电压输出Vout，并且所述第二晶体管(Mp1或Qp1)的所述第二电流路径端子(源极或射极)是耦接至所述第一晶体管(Mp0或Qp0)的所述第二电流路径端子(源极或射极)；
一第三晶体管(Mn3或Qn3)，所述第三晶体管(Mn3或Qn3)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第三晶体管(Mn3或Qn3)的所述第一电流路径端子(汲极或集极)是耦接至所述第一晶体管(Mp0或Qp0)的所述第一电流路径端子(汲极或集极)，并且所述第三晶体管(Mn3或Qn3)的所述第二电流路径端子(源极或射极)是耦接至一本地的接地Agnd；
一第四晶体管(Mn2或Qn2)，所述第四晶体管(Mn2或Qn2)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第四晶体管(Mn2或Qn2)的所述控制端子(闸极或基极)以及所述第一电流路径端子(汲极或集极)是耦接在一起并且耦接至所述第二晶体管(Mp1或Qp1)的所述第一电流路径端子(汲极或集极)，并且所述第四晶体管(Mn2或Qn2)的所述第二电流路径端子(源极或射极)是耦接至一远程的接地Rgnd，所述第四晶体管(Mn2或Qn2)的所述控制端子(闸极或基极)亦耦接至所述第三晶体管(Mn3或Qn3)的所述控制端子(闸极或基极)；
一第五晶体管(Mn5或Qn5)，所述第五晶体管(Mn5或Qn5)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)是耦接至所述第一晶体管(Mp0或Qp0)以及所述第三晶体管(Mn3或Qn3)的所述耦接在一起的第一电流路径端子(汲极或集极)，所述第五晶体管(Mn5或Qn5)的所述第一电流路径端子(汲极或集极)是耦接至所述电压输出Vout，并且所述第五晶体管(Mn5或Qn5)的所述第二电流路径端子(源极或射极)是耦接至所述本地的接地Agnd；以及
一补偿网络，所述补偿网络耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间；
其中
所述第一及第二晶体管((Mp0或Qp0)以及(Mp1或Qp1))是PMOS晶体管，并且所述第三、第四及第五晶体管((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NMOS晶体管；或是
所述第一及第二晶体管((Mp0或Qp0)以及(Mp1或Qp1))是PNP晶体管，并且所述第三、第四及第五晶体管((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NPN晶体管。
优选的，Vout＝Vin+(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm0是包括所述第一晶体管(Mp0或Qp0)的一互导，并且Gm2是包括所述第四晶体管(Mn2或Qn2)的一互导。
优选的，所述的远程的差动电压感测电路，进一步包括：
一第一电流源I1，所述第一电流源I1耦接在一高电压轨AVDD与所述第一晶体管(Mp0或Qp0)以及所述第二晶体管(Mp1或Qp1)的所述耦接在一起的第二电流路径端子(源极或射极)之间；以及
第二电流源I2，所述第二电流源I2耦接在所述高电压轨AVDD与所述电压输出Vout之间。
优选的，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间，所述补偿网络包含一耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间的电容器C0。
进一步的，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间，所述补偿网络包含一与所述电容器C0串联耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间的电阻器R0。
本发明的实施例还提供一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，包括：
一第一晶体管(Mp0或Qp0)，所述第一晶体管(Mp0或Qp0)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第一晶体管(Mp0或Qp0)的所述控制端子(闸极或基极)是耦接至所述电压输入Vin；
一第二晶体管(Mp1或Qp1)，所述第二晶体管(Mp1或Qp1)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第二晶体管(Mp1或Qp1)的所述控制端子(闸极或基极)是耦接至所述电压输出Vout，并且所述第二晶体管(Mp1或Qp1)的所述第二电流路径端子(源极或射极)是耦接至所述第一晶体管(Mp0或Qp0)的所述第二电流路径端子(源极或射极)；
一第三晶体管(Mn3或Qn3)，所述第三晶体管(Mn3或Qn3)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第三晶体管(Mn3或Qn3)的所述第一电流路径端子(汲极或集极)是耦接至所述第一晶体管(Mp0或Qp0)的所述第一电流路径端子(汲极或集极)，并且所述第三晶体管(Mn3或Qn3)的所述第二电流路径端子(源极或射极)是耦接至一远程的接地Rgnd；
一第四晶体管(Mn2或Qn2)，所述第四晶体管(Mn2或Qn2)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第四晶体管(Mn2或Qn2)的所述控制端子(闸极或基极)以及所述第一电流路径端子(汲极或集极)是耦接在一起并且耦接至所述第二晶体管(Mp1或Qp1)的所述第一电流路径端子(汲极或集极)，并且所述第四晶体管(Mn2或Qn2)的所述第二电流路径端子(源极或射极)是耦接至一本地的接地(Rgnd)，所述第四晶体管(Mn2或Qn2)的所述控制端子(闸极或基极)亦耦接至所述第三晶体管(Mn3或Qn3)的所述控制端子(闸极或基极)；
一第五晶体管(Mn5或Qn5)，所述第五晶体管(Mn5或Qn5)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径，所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)是耦接至所述第一晶体管(Mp0或Qp0)以及所述第三晶体管(Mn3或Qn3)的所述耦接在一起的第一电流路径端子(汲极或集极)，所述第五晶体管(Mn5或Qn5)的所述第一电流路径端子(汲极或集极)是耦接至所述电压输出Vout，并且所述第五晶体管(Mn5或Qn5)的所述第二电流路径端子(源极或射极)是耦接至所述本地的接地Agnd；以及
一补偿网络，所述补偿网络耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间；
其中
所述第一及第二晶体管((Mp0或Qp0)以及(Mp1或Qp1))是PMOS晶体管，并且所述第三、第四及第五晶体管((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NMOS晶体管；或是
所述第一及第二晶体管((Mp0或Qp0)以及(Mp1或Qp1))是PNP晶体管，并且所述第三、第四及第五晶体管((Mn3或Qn3)、(Mn2或Qn2)以及(Mn5或Qn5))是NPN晶体管。
优选的，Vout＝Vin-(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm0包括所述第一晶体管(Mp0或Qp0)的一互导，并且Gm2包括所述第四晶体管(Mn2或Qn2)的一互导。
优选的，所述的远程的差动电压感测电路进一步包括：
一第一电流源I1，所述第一电流源I1耦接在一高电压轨AVDD与所述第一晶体管(Mp0或Qp0)以及所述第二晶体管(Mp1或Qp1)的所述耦接在一起的第二电流路径端子(源极或射极)之间；以及
一第二电流源I2，所述第二电流源I2耦接在所述高电压轨AVDD与所述电压输出Vout之间。
优选的，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间，所述补偿网络包含一耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间的电容器C0。
进一步的，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间，所述补偿网络包含一与所述电容器C0串联耦接在所述电压输出Vout与所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)之间的电阻器R0。
本发明的实施例还提供一种系统，包括：
一电压调节器，所述电压调节器包含一参考端子、一输出端子、一回授端子、一耦接至一本地的接地Agnd的本地的接地端子以及一耦接至一远程的接地Rgnd的远程的接地端子；
一远程的差动电压感测电路，所述远程的差动电压感测电路二择一地提供一电压至所述电压调节器的所述参考端子，或是连接在一介于所述电压调节器的所述输出端子与所述回授端子之间的回授路径内；
其中所述远程的差动电压感测电路是包括一双重差动输入级，所述双重差动输入级包含与一共闸极或是共基极的差动输入级并联的一共源极或是共集极的差动输入级；
其中所述共源极或是共集极的差动输入级是具有差动输入，其中的一差动输入是耦接至所述远程的差动电压感测电路的一电压输入，并且其中的另一差动输入是耦接至所述远程的差动电压感测电路的一电压输出；并且
其中所述共闸极或是共基极的差动输入级是具有差动输入，其中的一差动输入是耦接至所述本地的接地Agnd，并且其中的另一差动输入是耦接至所述远程的接地Rgnd。
优选的，所述远程的差动电压感测电路是包含一输出级，其是通过所述双重差动输入级的一输出而被驱动。
进一步的，所述的系统，进一步包括：
一补偿网络，所述补偿网络耦接在所述远程的差动电压感测电路的所述电压输出与所述双重差动输入级的所述输出之间。
本发明的实施例还提供一种用于产生一输出电压Vout是等于一输入电压Vin加上或是减去在一远程的接地Rgnd与一本地的接地Agnd之间的一差值的方法，所述方法包括：
(a)施加所述输入电压Vin至一共源极或是共射极的差动输入级的一对输入中的一输入；
(b)利用一共闸极或是共基极的差动输入级以感测在所述远程的接地Rgnd与所述本地的接地Agnd之间的一电压差，以便于在其中产生一电流不平衡；
(c)施加所述电流不平衡至所述共源极或是共射极的差动输入级以便于干扰所述共源极或是共射极的差动输入级的一对称性，并且藉此在所述共源极或是共射极的差动输入级的所述对的输入之间产生一电压偏移；以及
(d)通过利用所述共源极或是共射极的差动输入级作为一被配置为一单位增益电压随耦器的回授放大器的一输入级以产生所述输出电压Vout。
本发明的上述实施例至少包括以下有益效果：
本发明的上述实施例能够更好地减少功率消耗、降低电压偏移(VOS)误差。
附图说明
图1表示一种已知远程的差动电压感测电路；
图2表示一种远程的差动电压感测电路的一替代实施例；
图3A表示根据本发明的一实施例的一种远程的差动电压感测电路；
图3B表示根据本发明的另一实施例的一种远程的差动电压感测电路；
图4A表示根据本发明的一实施例的一种远程的差动电压感测电路；
图4B表示根据本发明的另一实施例的一种远程的差动电压感测电路；
图5A表示根据本发明的另一实施例的一种远程的差动电压感测电路；
图5B表示描绘根据本发明的又一实施例的一种远程的差动电压感测电路；
图6A表示根据本发明的另一实施例的一种远程的差动电压感测电路；
图6B表示根据本发明的又一实施例的一种远程的差动电压感测电路；
图7A表示根据本发明的一实施例的一种系统，其包含一具有一输入端子的电压调节器，所述输入端子是接收以上参考图3A、3B、6A及6B所述的远程的差动电压感测电路中之一个的输出电压；
图7B表示根据本发明的一实施例的一种包含一电压调节器的系统，所述电压调节器是在一回授路径内具有以上参考图4A、4B、5A及5B所述的远程的差动电压感测电路中之一个；
图8表示本发明的各种实施例的方法的高阶流程图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
在以下的详细说明中是参考到构成所述详细说明的一部分的所附的图式，并且在图式中是通过图示特定举例说明的实施例来加以展示。需要了解到的是，其它实施例亦可被利用，并且可以做成机械及电性的改变。因此，以下的详细说明并不以限制性的意思来看。在以下的说明中，相同的组件符号或参考指示符将会被用来指出通篇的类似部件或组件。此外，一组件符号的第一位数是指明所述组件符号第一次出现于其中的图。
图3A是描绘根据本发明的一实施例的一种远程的差动电压感测电路302a。如同可以从图3A观察到的，在其中所示的实施例可以只利用五个金属氧化物半导体场效晶体管(MOSFET)Mp0、Mp1、Mn2、Mn3及Mn5以及一电容器C0来加以实施。有利的是，所述小几何的装置(亦即，所述MOSFET)是轻易地被偏压在其次临界(sub-threshold)区中，并且具有一类似于双载子接面晶体管的互导(Gm)。如同在图3A中所示，所述次临界的设计是利用匹配在所述PMOS对Mp0及Mp1与所述NMOS对Mn3及Mn2之间的互导(Gm)而在所述差动输入级中加以实施。
在图3A的实施例中，所述NMOS晶体管Mn5是作用为一用于所述远程的差动电压感测电路302a的输出级310a。被展示于其中的电流源I1及I2是被用来偏压所述远程的差动电压感测电路302a。所述电阻器R0以及电容器C0是提供一补偿网络312a以稳定化所述远程的差动电压感测电路302a的两个级的放大器。在一实施例中，所述电阻器R0可以通过一作用为一电阻器的MOSFET装置来加以实施。所述电阻器R0(或等效物)是降低透过所述补偿电容器C0的前馈(feed-forward)的影响，其改善所述电路的小信号稳定性。所述电阻器R0是与所述电容器C0以及1/Gm5合作，以将右半平面(RHP)零点移动至左半平面(LHP)零点。从所述补偿网络312a中消除所述电阻器R0也是可行的。换言之，所述电阻器R0是选配的。
在图3A的实施例中，所述晶体管Mp0、Mp1、Mn3及Mn2系构成一双重差动输入级304a，其包含与一共闸极的差动输入级308a并联的一共源极的差动输入级306a。所述共源极的差动输入级306a是具有差动输入，其中的一差动输入是耦接至所述电压输入(Vin)，并且其中的另一差动输入是耦接至所述电压输出(Vout)。所述共闸极的差动输入级308a是具有差动输入，其中的一差动输入是耦接至一本地的接地(Agnd)，并且其中的另一差动输入是耦接至一远程的接地(Rgnd)。所述双重差动输入级304a的一输出是在所述晶体管Mp0及Mn3的连接在一起的汲极之处加以产生或是提供。在图3A的实施例中，所述晶体管Mn5是提供一输出级310a，其通过所述双重差动输入级304a的一输出而被驱动，并且在所述电压输出(Vout)之处产生一输出电压。所述补偿网络312a是耦接在所述电压输出(Vout)与所述双重差动输入级304a的输出之间。
在图3A的实施例中，Vout＝Vin+(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm2是所述晶体管Mn2的互导，并且Gm0是所述晶体管Mp0的互导。若Gm2＝Gm0(此可以透过在装置尺寸上的适当调整而被达成)，则所述方程式变成Vout＝Vin+Rgnd-Agnd。再者，需要注意到的是在此所述的实施例的每一个中，若Vout正在相关Agnd而被量测时，则Agnd可被假设为零，并且以上的方程式变成Vout＝Vin+Rgnd。在图3A的实施例中，所述晶体管Mp0及Mn2都工作在其次临界区中。所述NMOS及PMOS晶体管较佳的是具有相同的偏压电流(ID)。此外，Gm＝ID/(n*VT)，其中Gm0＝Gm2。VT是热电压，其例如对于双载子接面晶体管而言，在摄氏27度下大约是26mV，并且Gm＝IC/VT，其中IC是集极电流。对于一次临界MOSFET而言，若ID＝IC，则其Gm是小于一双载子接面晶体管的Gm，因而一MOSFET的热电压是被定义为n*VT，其中n是大于1并且相关于W/L比，其中W是MOSFET通道的宽度，并且L是通道长度。在图3A中，由于所述PMOS晶体管Mp1及Mp0是利用相同的偏压电流而被偏压，并且所述PMOS晶体管Mp1及Mp0是被设计以具有相同的互导(亦即，相同的Gm)，则通过所述PMOS晶体管Mp1及Mp0的源极至汲极电流将会是相同的。若Rgnd及Agnd是相同的，则通过所述NMOS晶体管Mn2及Mn3的汲极至源极电流将会是相同的，并且Vout将会等于Vin。然而，若Rgnd及Agnd是不同的(几乎总是如此)，则通过所述NMOS晶体管Mn2及Mn3的汲极至源极电流将会是不同的，此将会具有使得Vout＝Vin+Rgnd-Agnd、或单纯是Vout＝Vin+Rgnd(若Agnd被假设为零)的效应。
在一替代实施例中，如同在图3B中所示，双载子接面晶体管(BJT)Qp0、Qp1、Qn2、Qn3及Qn5可被利用以分别取代所述MOSFET晶体管Mp0、Mp1、Mn2、Mn3及Mn5。在图3B的实施例中，所述晶体管Qp0、Qp1、Qn3及Qn2是构成一双重差动输入级304b，其包含与一共基极的差动输入级308b并联的一共射极的差动输入级306b。所述共射极的差动输入级306b是具有差动输入，其中的一差动输入是耦接至所述电压输入(Vin)，并且其中的另一差动输入是耦接至所述电压输出(Vout)。所述共基极的差动输入级308a是具有差动输入，其中的一差动输入是耦接至一本地的接地(Agnd)，并且其中的另一差动输入是耦接至一远程的接地(Rgnd)。所述双重差动输入级304b的一输出是在所述晶体管Qp0及Qn3的连接在一起的集极之处加以产生或是提供。在图3B的实施例中，所述晶体管Qn5是提供一输出级310b，其通过所述双重差动输入级304b的一输出而被驱动，并且在所述电压输出(Vout)之处产生一输出电压。一补偿网络312b是耦接在所述电压输出(Vout)与所述双重差动输入级304b的输出之间。如同在图3A中的例子，所述补偿网络312b的电阻器R0是选配的，并且因此可被移除。若Rgnd及Agnd是相同的，则通过所述NPN晶体管Qn2及Qn3的集极至射极电流将会是相同的，并且Vout将会等于Vin。然而，若Rgnd及Agnd是不同的(几乎总是如此)，则通过所述NPN晶体管Qn2及Qn3的集极至射极电流将会是不同的，此将会具有使得Vout＝Vin+(Gm2/Gm0)*(Rgnd-Agnd)的效应，其中Gm2是所述晶体管Qn2的互导，并且Gm0是所述晶体管Qp0的互导。若Gm2＝Gm0(此可以透过在装置尺寸上的适当调整而被达成)，则所述方程式变成为Vout＝Vin+Rgnd-Agnd。再者，若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin+Rgnd。
交换在图3A中的NMOS晶体管Mn2及Mn3的源极联机也是在本发明的实施例的范畴内。更明确地说，参照图4A，通过连接所述晶体管Mn2的源极至Agnd，并且连接所述晶体管Mn3的源极至Rgnd，则Vout＝Vin-(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm2是所述晶体管Mn2的互导，并且Gm0是所述晶体管Mp0的互导。若Gm2＝Gm0，则所述方程式变成为Vout＝Vin-Rgnd+Agnd。再者，若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin-Rgnd。在图4A中，所述晶体管Mp0、Mp1、Mn3及Mn2是构成一双重差动输入级404a，其包含与一共闸极的差动输入级408a并联的一共源极的差动输入级406a。在图4A中，所述晶体管Mn5是提供一输出级410a，并且一补偿网络412a是稳定化所述远程的差动电压感测电路402a的两个级的放大器。
交换在图3B中的NPN晶体管Qn2及Qn3的射极联机也是在本发明的一实施例的范畴内。更明确地说，参照图4B，通过连接所述晶体管Qn2的射极至Agnd，并且连接所述晶体管Qn3的射极至Rgnd，则Vout＝Vin-(Gm2/Gm0)*(Rgnd-Agnd)，其中Gm2是所述晶体管Qn2的互导，并且Gm0是所述晶体管Qp0的互导。若Gm2＝Gm0，则所述方程式变成为Vout＝Vin-Rgnd+Agnd。再者，若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin-Rgnd。在图4B中，所述晶体管Qp0、Qp1、Qn3及Qn2是构成一双重差动输入级404b，其包含与一共基极的差动输入级408b并联的一共射极的差动输入级406b。在图4B中，所述晶体管Qn5是提供一输出级410b，并且一补偿网络412b是稳定化所述远程的差动电压感测电路402b的两个级的放大器。
图3A及3B的远程的差动电压感测电路302a及302b是运作为一电压加法器电路，并且因此亦可被称为一电压加法器电路。图4A及4B的远程的差动电压感测电路402a及402b是运作为一电压减法器电路，并且因此亦可被称为一电压减法器电路。
在上述的实施例中，一远程的差动感测电路是接受来自一远程的接地(Rgnd)以及本地的接地(Agnd)的输入，并且判断在这两个接地的电位上的差值。在Rgnd与Agnd之间的一差值是补偿所述差动输入级的操作。若Rgnd是较大的，则电流是在所述电路的左分支与右分支之间被调整，并且整体回授是迫使在所述输入对中的电流追踪此调整。例如，在图3A中，当所述电路操作时，一第一级的DC电流输出(其是通过所述晶体管Mn5的源极至汲极路径的电流)将会由于回授的关系而为零(亦即，平衡的)。来自所述第一级的电流输出是Gmp。由Mp1及Mp0所产生的AC电流是(Vin-Vout)*Gmp。被加到所述第一级的电流输出是由Mn2及Mn3所产生的AC电流，其是(Rgnd-Agnd)*Gmn。这两个AC电流加在一起是等于零。通过设计Gmp＝Gmn，一所要的结果被达成，其中所述两个Gm级是馈入彼此中。换言之，两个并联的Gm级是被迫使和彼此平衡。较佳的是，顶端级与底部级的Gm应该是实质相等的。因为这些晶体管共享相同的电流，并且因为它们操作在其次临界操作区中，因而所述Gm主要是依据所述电流而定，于是相当容易使得所述Gm是实质相等的。当操作在其次临界操作区中时，每个晶体管的Gm基本上等于电流除以某个固定的电压(其是用于所述晶体管的每一个之相同的固定的电压)。此使得所述各种的Gm能够加以平衡。相较于原本所可能的，此配置是使得所述各种的Gm的匹配更容易获得。通常为了匹配两个Gm，通常有需要匹配所述两个装置的尺寸比例以及所述两个装置的电流。按照定义，通过所述P型装置以及所述N型装置的电流是被匹配的。在此配置中的电子迁移率是二阶的(second order)，此是有利的。所述晶体管的宽度及长度的选择是被选择以使得所述晶体管能够操作在其次临界区中。
图5A是描绘根据本发明的另一实施例的一种远程的差动电压感测电路502a。在图5A的实施例中，所述MOSFET晶体管Mp0、Mp1、Mn3及Mn2是构成一双重差动输入级504a，其包含与一共闸极的差动输入级508a并联的一共源极的差动输入级506a。所述共源极的差动输入级506a是具有差动输入，其中的一差动输入是耦接至所述电压输入(Vin)，并且其中的另一差动输入是耦接至所述电压输出(Vout)。所述共闸极的差动输入级508a是具有差动输入，其中的一差动输入是耦接至一本地的接地(Agnd)，并且其中的另一差动输入是耦接至一远程的接地(Rgnd)。在图5A的实施例中，所述晶体管Mn3亦作用为一用于所述远程的差动电压感测电路502a的输出级510a。在图5A中，假设Gm0＝Gm2，Vout＝Vin-Rgnd+Agnd。若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin-Rgnd。
图5B是描绘根据本发明的另一实施例的一种远程的差动电压感测电路502b。在图5B的实施例中，所述BJT晶体管Qp0、Qp1、Qn3及Qn2是构成一双重差动输入级504b，其包含与一共基极的差动输入级508b并联的一共射极的差动输入级506b。所述共射极的差动输入级506b是具有差动输入，其中的一差动输入是耦接至所述电压输入(Vin)，并且其中的另一差动输入是耦接至所述电压输出(Vout)。所述共基极的差动输入级508b是具有差动输入，其中的一差动输入是耦接至一本地的接地(Agnd)，并且其中的另一差动输入是耦接至一远程的接地(Rgnd)。在图5B的实施例中，所述晶体管Qn3亦作用为一用于所述远程的差动电压感测电路502b的输出级510b。在图5B中，假设Gm0＝Gm2，Vout＝Vin-Rgnd+Agnd。若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin-Rgnd。
交换在图5A中的NMOS晶体管Mn2及Mn3的源极联机也是在本发明的实施例的范畴内。更明确地说，参照图6A，通过连接所述晶体管Mn2的源极至Agnd，并且连接所述晶体管Mn3的源极至Rgnd，假设Gm0＝Gm2，则Vout＝Vin+Rgnd-Agnd。若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin+Rgnd。在图6A的实施例中，所述MOSFET晶体管Mp0、Mp1、Mn3及Mn2是构成一双重差动输入级604a，其包含与一共闸极的差动输入级608a并联的一共源极的差动输入级606a。所述共源极的差动输入级606a是具有差动输入，其中的一差动输入是耦接至所述电压输入(Vin)，并且其中的另一差动输入是耦接至所述电压输出(Vout)。所述共闸极的差动输入级608a是具有差动输入，其中的一差动输入是耦接至一本地的接地(Agnd)，并且其中的另一差动输入是耦接至一远程的接地(Rgnd)。在图6A的实施例中，所述晶体管Mn3亦作用为一用于所述远程的差动电压感测电路602a的输出级610a。
交换在图5B中的NPN晶体管Qn2及Qn3的射极联机也是在本发明的一实施例的范畴内。更明确地说，参照图6B，通过连接所述晶体管Qn2的射极至Agnd，并且连接所述晶体管Qn3的射极至Rgnd，假设Gm0＝Gm2，则Vout＝Vin+Rgnd-Agnd。若Vout是相关Agnd来加以量测的，则Agnd可被假设为零，并且所述方程式变成为Vout＝Vin+Rgnd。在图6B的实施例中，所述BJT晶体管Qp0、Qp1、Qn3及Qn2是构成一双重差动输入级604b，其包含与一共基极的差动输入级608b并联的一共射极的差动输入级606b。所述共射极的差动输入级606b是具有差动输入，其中的一差动输入是耦接至所述电压输入(Vin)，并且其中的另一差动输入是耦接至所述电压输出(Vout)。所述共基极的差动输入级608b是具有差动输入，其中的一差动输入是耦接至一本地的接地(Agnd)，并且其中的另一差动输入是耦接至一远程的接地(Rgnd)。在图6B的实施例中，所述晶体管Qn3亦作用为一用于所述远程的差动电压感测电路602b的输出级610b。
如同在此所用的，根据上下文，所述术语"Vin"可被利用以代表一远程的差动电压感测电路的输入节点、以及在所述输入节点的电压两者。换言之，Vin是被用来指出一电路的输入端子、以及在所述输入端子的电压两者。类似地，根据上下文，所述术语"Vout"可被利用以代表一远程的差动电压感测电路的输出节点、以及在所述输出节点的电压两者。换言之，Vout被用来指出一电路的输出端子、以及在所述输出端子的电压两者。此外，Agnd可被利用以代表所述本地的接地节点以及在该节点的电压，并且Rgnd可被利用以代表所述远程的接地电压以及在该节点的电压。再者，I1代表一电流源以及通过所述电流源所产生的电流两者；并且I2代表一电流源以及通过所述电流源所产生的电流两者。从此种术语被使用于其中的上下文，此种术语是如何被使用的将会是明显的。
图4A、4B、5A及5B的产生Vout＝Vin-Rgnd+Agnd的远程的差动电压感测电路可被利用在Vin是一相对于芯片的外部的电压的情形中，并且在所述芯片内有对于复制Vin的要求。图3A、3B、6A及6B的产生Vout＝Vin+Rgnd-Agnd的远程的差动电压感测电路可被利用在Vin是一相对于芯片的内部的电压的情形中，并且在所述芯片外有对于复制Vin的要求。
在此所述的远程的差动电压感测电路是感测三个输入，亦即Vin、Rgnd及Agnd，并且产生一等于依据所述实施例而定的Vin+Rgnd-Agnd或是Vin-Rgnd+Agnd的输出Vout。所述Rgnd及Agnd输入通常将会有一低阻抗，并且是在彼此的数十mV内。在此所叙述的实施例中，一共闸极(或是共基极)的差动输入级(例如，308a、308b、408a、408b、508a、508b、608a或608b)是感测在Rgnd与Agnd之间的一差值，并且产生一指出所述差值的补偿电流。通过所述共闸极(或是共基极)的差动输入级所产生的补偿电流是被使用作为一共源极(或是共射极)的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)的一负载，所述共源极(或是共射极)的差动输入级是感测所述输入电压Vin(高于接地)并且监视所述输出电压Vout(同样高于接地)。通过建构所述共闸极(或是共基极)的差动输入级成为一回授放大器，在所述接地电位Rgnd与Agnd之间的一差值是自动地从所述共源极(或是共射极)的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)的输入中减去。于是，相同的电流是被使用于感测所述接地电位Rgnd及Agnd并且监视所述回授，此提供电流的节省。所述整个算术运算Vin+Rgnd-Agnd或是Vin-Rgnd+Agnd是在一双重差动输入级(例如，304a、304b、404a、404b、504a、504b、604a或604b)的四个晶体管(亦即，Mp0、Mp1、Mn2及Mn3；或是Qp0、Qp1、Qn2及Qn3)的一环中加以达成，此对于一给定的电流位准是提供最大的速度。
以另一种方式解说，在此所述的远程的差动电压感测电路是感测在一远程的接地点(Rgnd)以及一本地的接地(Agnd)之间的一电压差，并且施加此电压差在一共闸极(或是共基极)的差动输入级(例如，308a、308b、408a、408b、508a、508b、608a或608b)的源极(或射极)端子之间，以便于在其中产生一电流不平衡。此电流不平衡是被施加至一共源极(或是共射极)的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)，以便于干扰所述共源极(或是共射极)的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)的对称性，并且藉此在所述共源极(或是共射极)的差动输入级的输入(例如，Mp0及Mp1的闸极、或是Qp0及Qp1的基极)之间产生一电压偏移。
根据某些实施例，一电阻器可以耦接在Rgnd与Agnd之间，以限制施加在晶体管Mn2及Mn3上的源极接面之间(或是在晶体管Qn2及Qn3上的射极接面之间)的静电放电(ESD)应力的量。根据其它实施例，一串联电阻器可以耦接在Rgnd与晶体管Mn2的源极之间(或是在Rgnd与晶体管Qn2的射极之间)，并且另一串联电阻器可以耦接在Agnd与晶体管Mn3的源极之间(或是在Agnd与晶体管Qn3的射极之间)。或者是，任何其它习知或非习知的ESD保护技术都可被利用。根据某些实施例，晶体管M2的基体(body)是连系到其源极，并且晶体管M3的基体是连系到其源极。
本发明的某些实施例可被利用以提供一输入电压至一电压调节器的一输入端子。例如，图7A是描绘一种包含一电压调节器706的系统，所述电压调节器706具有一输入端子(其亦可被称为一参考输入端子、或单纯被称为一参考端子)，所述输入端子是接收以上参考图3A、3B、6A及6B所述的远程的差动电压感测电路302a、302b、602a或602b中的一个的输出电压(Vout)。所述电压调节器706例如可以是一DC-DC降压转换器，但是并不限于此。
本发明的某些实施例可以内含在一电压调节器的回授路径中。例如，图7B是描绘一种包含一电压调节器706的系统，所述电压调节器706是在一介于所述电压调节器706的一电压输出(Vout)端子与所述电压调节器706的回授端子(FB)之间的回授路径内具有以上参考图4A、4B、5A及5B所述的远程的差动电压感测电路402a、402b、502a或502b中的一个。
本发明的实施例亦针对于用于产生一输出电压(Vout)是等于一输入电压(Vin)加上或是减去在一远程的接地(Rgnd)与一本地的接地(Agnd)之间的一差值的方法。此种方法是被总结在图8的高阶流程图中。换言之，图8是一被用来总结根据本发明的各种实施例的方法的高阶流程图。参照图8，步骤802是牵涉到施加一输入电压(Vin)至一共源极或是共射极的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)的一对输入中的一输入。步骤804是牵涉到利用一共闸极或是共基极的差动输入级(例如，308a、308b、408a、408b、508a、508b、608a或608b)以感测在一远程的接地(Rgnd)与一本地的接地(Agnd)之间的一电压差，以便于在其中产生一电流不平衡。步骤806是牵涉到施加所述电流不平衡至所述共源极或是共射极的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)以便于干扰所述共源极或是共射极的差动输入级的对称性，并且藉此在所述共源极或是共射极的差动输入级的所述对的输入之间产生一电压偏移。步骤808是牵涉到通过利用所述共源极或是共射极的差动输入级(例如，306a、306b、406a、406b、506a、506b、606a或606b)作为一被配置为单位增益的电压随耦器(voltage follower)的回授放大器的一输入级以产生一输出电压(Vout)。作用为单位增益的电压随耦器的电路是被描绘在图3A、3B、4A、4B、5A、5B、6A及6B中。换言之，在此所述的远程的差动电压感测电路可以运作为单位增益的电压随耦器。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

1.一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，其特征在于，包括：
一双重差动输入级，所述双重差动输入级包含一共源极的差动输入级并联一共闸极的差动输入级或是一共集极的差动输入级并联一共基极的差动输入级；
其中所述共源极的差动输入级或是所述共集极的差动输入级是具有差动输入，其中的一差动输入是耦接至所述电压输入Vin，并且其中的另一差动输入是耦接至所述电压输出Vout；
其中所述共闸极的差动输入级或是所述共基极的差动输入级是具有差动输入，其中的一差动输入是耦接至一本地的接地Agnd，并且其中的另一差动输入是耦接至一远程的接地Rgnd；并且
其中所述电压输出Vout＝所述电压输入Vin+所述远程的接地Rgnd–所述本地的接地Agnd，或是所述电压输出Vout＝所述电压输入Vin–所述远程的接地Rgnd+所述本地的接地Agnd。
2.根据权利要求1所述的远程的差动电压感测电路，其特征在于，进一步包括：
一输出级，所述输出级是通过所述双重差动输入级的一输出而被驱动并且在所述电压输出Vout之处产生一输出电压。
3.根据权利要求2所述的远程的差动电压感测电路，其特征在于，进一步包括：
一补偿网络，所述补偿网络耦接在所述电压输出Vout与所述双重差动输入级的所述输出之间。
4.根据权利要求3所述的远程的差动电压感测电路，其特征在于，所述补偿网络是包含一串联连接在所述电压输出Vout与所述双重差动输入级的所述输出之间的电容器以及电阻器。
5.根据权利要求2所述的远程的差动电压感测电路，其特征在于，进一步包括：
一第一电流源，所述第一电流源偏压所述双重差动输入级；以及
一第二电流源，所述第二电流源偏压所述输出级。
6.一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，其特征在于，包括：
一第一晶体管，所述第一晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第一晶体管的所述控制端子是耦接至所述电压输入Vin；
一第二晶体管，所述第二晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第二晶体管的所述控制端子是耦接至所述电压输出Vout，并且所述第二晶体管的所述第二电流路径端子是耦接至所述第一晶体管的所述第二电流路径端子；
一第三晶体管，所述第三晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第三晶体管的所述第一电流路径端子是耦接至所述第一晶体管的所述第一电流路径端子，并且所述第三晶体管的所述第二电流路径端子是耦接至一本地的接地Agnd；
一第四晶体管，所述第四晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第四晶体管的所述控制端子以及所述第一电流路径端子是耦接在一起并且耦接至所述第二晶体管的所述第一电流路径端子，并且所述第四晶体管的所述第二电流路径端子是耦接至一远程的接地Rgnd，所述第四晶体管的所述控制端子亦耦接至所述第三晶体管的所述控制端子；
一第五晶体管，所述第五晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第五晶体管的所述控制端子是耦接至所述第一晶体管以及所述第三晶体管的所述耦接在一起的第一电流路径端子，所述第五晶体管的所述第一电流路径端子是耦接至所述电压输出Vout，并且所述第五晶体管的所述第二电流路径端子是耦接至所述本地的接地Agnd；以及
一补偿网络，所述补偿网络耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间；
其中
所述第一晶体管及所述第二晶体管是PMOS晶体管，并且所述第三晶体管、所述第四晶体管及所述第五晶体管是NMOS晶体管；或是
所述第一晶体管及所述第二晶体管是PNP晶体管，并且所述第三晶体管、所述第四晶体管及所述第五晶体管是NPN晶体管。
7.根据权利要求6所述的远程的差动电压感测电路，其特征在于，所述电压输出Vout＝所述电压输入Vin+(Gm2/Gm0)*(所述远程的接地Rgnd–所述本地的接地Agnd)，其中Gm0是包括所述第一晶体管的一互导，并且Gm2是包括所述第四晶体管的一互导。
8.根据权利要求6或7所述的远程的差动电压感测电路，其特征在于，进一步包括：
一第一电流源I1，所述第一电流源I1耦接在一高电压轨AVDD与所述第一晶体管以及所述第二晶体管的所述耦接在一起的第二电流路径端子之间；以及
第二电流源I2，所述第二电流源I2耦接在所述高电压轨AVDD与所述电压输出Vout之间。
9.根据权利要求6或7所述的远程的差动电压感测电路，其特征在于，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间，所述补偿网络包含一耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间的电容器C0。
10.根据权利要求9所述的远程的差动电压感测电路，其特征在于，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间，所述补偿网络包含与所述电容器C0串联耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间的一电阻器R0。
11.一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路，其特征在于，包括：
一第一晶体管，所述第一晶体管具有一控制端子以及包含一第一电流路径端子以及一第二电流路径端子的一电流路径，所述第一晶体管的所述控制端子是耦接至所述电压输入Vin；
一第二晶体管，所述第二晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第二晶体管的所述控制端子是耦接至所述电压输出Vout，并且所述第二晶体管的所述第二电流路径端子是耦接至所述第一晶体管的所述第二电流路径端子；
一第三晶体管，所述第三晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第三晶体管的所述第一电流路径端子是耦接至所述第一晶体管的所述第一电流路径端子，并且所述第三晶体管的所述第二电流路径端子是耦接至一远程的接地Rgnd；
一第四晶体管，所述第四晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第四晶体管的所述控制端子以及所述第一电流路径端子是耦接在一起并且耦接至所述第二晶体管的所述第一电流路径端子，并且所述第四晶体管的所述第二电流路径端子是耦接至一本地的接地Agnd，所述第四晶体管的所述控制端子亦耦接至所述第三晶体管的所述控制端子；
一第五晶体管，所述第五晶体管具有一控制端子以及一包含一第一电流路径端子以及一第二电流路径端子的电流路径，所述第五晶体管的所述控制端子是耦接至所述第一晶体管以及所述第三晶体管的所述耦接在一起的第一电流路径端子，所述第五晶体管的所述第一电流路径端子是耦接至所述电压输出Vout，并且所述第五晶体管的所述第二电流路径端子是耦接至所述本地的接地Agnd；以及
一补偿网络，所述补偿网络耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间；
其中
所述第一晶体管及所述第二晶体管是PMOS晶体管，并且所述第三晶体管、所述第四晶体管及所述第五晶体管是NMOS晶体管；或是
所述第一晶体管及所述第二晶体管是PNP晶体管，并且所述第三晶体管、所述第四晶体管及所述第五晶体管是NPN晶体管。
12.根据权利要求11所述的远程的差动电压感测电路，其特征在于，所述电压输出Vout＝所述电压输入Vin-(Gm2/Gm0)*(所述远程的接地Rgnd–所述本地的接地Agnd)，其中Gm0包括所述第一晶体管的一互导，并且Gm2包括所述第四晶体管的一互导。
13.根据权利要求11或12所述的远程的差动电压感测电路，其特征在于，进一步包括：
一第一电流源I1，所述第一电流源I1耦接在一高电压轨AVDD与所述第一晶体管以及所述第二晶体管的所述耦接在一起的第二电流路径端子之间；以及
一第二电流源I2，所述第二电流源I2耦接在所述高电压轨AVDD与所述电压输出Vout之间。
14.根据权利要求13所述的远程的差动电压感测电路，其特征在于，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间，所述补偿网络包含一耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间的电容器C0。
15.根据权利要求14所述的远程的差动电压感测电路，其特征在于，所述补偿网络是耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间，所述补偿网络包含一与所述电容器C0串联耦接在所述电压输出Vout与所述第五晶体管的所述控制端子之间的电阻器R0。
16.一种用于差动电压感测的系统，其特征在于，包括：
一电压调节器，所述电压调节器包含一参考端子、一输出端子、一反馈端子、一耦接至一本地的接地Agnd的本地的接地端子以及一耦接至一远程的接地Rgnd的远程的接地端子；
一远程的差动电压感测电路，所述远程的差动电压感测电路二择一地提供一电压至所述电压调节器的所述参考端子，或是连接在一介于所述电压调节器的所述输出端子与所述反馈端子之间的反馈路径内；
其中所述远程的差动电压感测电路是包括一双重差动输入级，所述双重差动输入级包含一共源极的差动输入级并联一共闸极的差动输入级或是一共集极的差动输入级并联一共基极的差动输入级；
其中所述共源极的差动输入级或是所述共集极的差动输入级是具有差动输入，其中的一差动输入是耦接至所述远程的差动电压感测电路的一电压输入，并且其中的另一差动输入是耦接至所述远程的差动电压感测电路的一电压输出；
其中所述共闸极的差动输入级或是所述共基极的差动输入级是具有差动输入，其中的一差动输入是耦接至所述本地的接地Agnd，并且其中的另一差动输入是耦接至所述远程的接地Rgnd；并且
其中所述电压输出Vout＝所述电压输入Vin+所述远程的接地Rgnd–所述本地的接地Agnd，或是所述电压输出Vout＝所述电压输入Vin–所述远程的接地Rgnd+所述本地的接地。
17.根据权利要求16所述的系统，其特征在于，所述远程的差动电压感测电路是包含一输出级，其是通过所述双重差动输入级的一输出而被驱动。
18.根据权利要求17所述的系统，其特征在于，进一步包括：
一补偿网络，所述补偿网络耦接在所述远程的差动电压感测电路的所述电压输出与所述双重差动输入级的所述输出之间。
19.一种用于产生一输出电压Vout是等于一输入电压Vin加上或是减去在一远程的接地Rgnd与一本地的接地Agnd之间的一差值的方法，其特征在于，所述方法包括：
(a)施加所述输入电压Vin至一共源极的差动输入级的一对输入中的一输入；
(b)利用一共闸极的差动输入级以感测在所述远程的接地Rgnd与所述本地的接地Agnd之间的一电压差，以便于在其中产生一电流不平衡；
(c)施加所述电流不平衡至所述共源极的差动输入级以便于干扰所述共源极的差动输入级的一对称性，并且藉此在所述共源极的差动输入级的所述对的输入之间产生一电压偏移；以及
(d)通过利用所述共源极的差动输入级作为一被配置为一单位增益电压跟随器的反馈放大器的一输入级以产生所述输出电压Vout。
20.一种用于产生一输出电压Vout是等于一输入电压Vin加上或是减去在一远程的接地Rgnd与一本地的接地Agnd之间的一差值的方法，其特征在于，所述方法包括：
(a)施加所述输入电压Vin至一共射极的差动输入级的一对输入中的一输入；
(b)利用一共基极的差动输入级以感测在所述远程的接地Rgnd与所述本地的接地Agnd之间的一电压差，以便于在其中产生一电流不平衡；
(c)施加所述电流不平衡至所述共射极的差动输入级以便于干扰所述共射极的差动输入级的一对称性，并且藉此在所述共射极的差动输入级的所述对的输入之间产生一电压偏移；以及
(d)通过利用所述共射极的差动输入级作为一被配置为一单位增益电压跟随器的反馈放大器的一输入级以产生所述输出电压Vout。
CN201510531624.0A 2014-08-26 2015-08-26 远程的差动电压感测 Active CN105388349B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462042104P 2014-08-26 2014-08-26
US62/042,104 2014-08-26
US14/692,979 US10175272B2 (en) 2014-08-26 2015-04-22 Remote differential voltage sensing
US14/692,979 2015-04-22

Publications (2)

Publication Number Publication Date
CN105388349A CN105388349A (zh) 2016-03-09
CN105388349B true CN105388349B (zh) 2020-01-31

Family

ID=55402193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510531624.0A Active CN105388349B (zh) 2014-08-26 2015-08-26 远程的差动电压感测

Country Status (3)

Country Link
US (1) US10175272B2 (zh)
CN (1) CN105388349B (zh)
TW (1) TWI672509B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128234B2 (en) * 2016-11-18 2018-11-13 Taiwan Semiconductor Manufacturing Company Limited Electromigration resistant semiconductor device
CN110022145B (zh) * 2018-01-10 2024-04-19 荣湃半导体（上海）有限公司 一种锁存器及隔离电路
CN110022138B (zh) * 2018-01-10 2023-11-17 荣湃半导体（上海）有限公司 一种锁存器及隔离电路
TWI677821B (zh) * 2018-05-21 2019-11-21 旺宏電子股份有限公司 電壓減法器及其電壓相減的運算方法
CN115308467A (zh) * 2021-05-07 2022-11-08 脸萌有限公司 集成电路内部电压检测电路、检测方法以及集成电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360785A (en) * 1980-05-27 1982-11-23 Rca Corporation Transistor amplifiers exhibiting low input offset potentials
CN1618022A (zh) * 2001-12-10 2005-05-18 米克罗恩技术公司 用于电压电平检测的输入缓冲器和方法
CN101226219A (zh) * 2007-01-15 2008-07-23 国际商业机器公司 集成电路中的电压检测电路以及产生触发标志信号的方法
CN101655517A (zh) * 2008-08-21 2010-02-24 联咏科技股份有限公司 电压检测电路与电压检测方法
CN101839941A (zh) * 2010-06-02 2010-09-22 西南交通大学 信号感测放大器
CN102288810A (zh) * 2011-08-11 2011-12-21 无锡中星微电子有限公司 电压检测电路
CN102498406A (zh) * 2009-08-27 2012-06-13 高通股份有限公司 高线性快速峰值检测器
CN102789260A (zh) * 2011-05-17 2012-11-21 意法半导体(鲁塞)公司 具有大电源抑制比的用于生成可调带隙参考电压的设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1467057A (en) * 1973-05-24 1977-03-16 Rca Corp Amplifier with over-current protection
US5504444A (en) * 1994-01-24 1996-04-02 Arithmos, Inc. Driver circuits with extended voltage range
JP2900995B2 (ja) 1996-08-19 1999-06-02 日本電気株式会社 電圧加算回路
US6831489B2 (en) * 2002-05-21 2004-12-14 The Hong Kong University Of Science And Technology Low-voltage high-speed frequency-divider circuit
US6937099B2 (en) * 2003-12-04 2005-08-30 Analog Devices, Inc. Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage reference
US7358799B2 (en) * 2005-04-13 2008-04-15 Finisar Corporation Switchable high pass configuration and an optical receiver with a switchable high pass configuration
US7514966B2 (en) * 2005-06-02 2009-04-07 Via Technologies, Inc. Fast, low offset ground sensing comparator
TWI340537B (en) * 2006-02-14 2011-04-11 Richwave Technology Corp Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology
US7345465B2 (en) 2006-06-12 2008-03-18 Intersil Americas Inc. Two pin-based sensing of remote DC supply voltage differential using precision operational amplifier and diffused resistors
US8120424B2 (en) 2010-06-15 2012-02-21 Intersil Americas Inc. Class AB output stages and amplifiers including class AB output stages
US8797098B2 (en) * 2012-05-22 2014-08-05 Fujitsu Limited Variable gain amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360785A (en) * 1980-05-27 1982-11-23 Rca Corporation Transistor amplifiers exhibiting low input offset potentials
CN1618022A (zh) * 2001-12-10 2005-05-18 米克罗恩技术公司 用于电压电平检测的输入缓冲器和方法
CN101226219A (zh) * 2007-01-15 2008-07-23 国际商业机器公司 集成电路中的电压检测电路以及产生触发标志信号的方法
CN101655517A (zh) * 2008-08-21 2010-02-24 联咏科技股份有限公司 电压检测电路与电压检测方法
CN102498406A (zh) * 2009-08-27 2012-06-13 高通股份有限公司 高线性快速峰值检测器
CN101839941A (zh) * 2010-06-02 2010-09-22 西南交通大学 信号感测放大器
CN102789260A (zh) * 2011-05-17 2012-11-21 意法半导体(鲁塞)公司 具有大电源抑制比的用于生成可调带隙参考电压的设备
CN102288810A (zh) * 2011-08-11 2011-12-21 无锡中星微电子有限公司 电压检测电路

Also Published As

Publication number Publication date
TWI672509B (zh) 2019-09-21
TW201621327A (zh) 2016-06-16
US20160061866A1 (en) 2016-03-03
US10175272B2 (en) 2019-01-08
CN105388349A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN105388349B (zh) 远程的差动电压感测
CN109947169B (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
US7880534B2 (en) Reference circuit for providing precision voltage and precision current
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
CN100514249C (zh) 一种带隙基准源产生装置
US9753473B2 (en) Two-stage low-dropout frequency-compensating linear power supply systems and methods
US20150331439A1 (en) Electronic Device and Method for Generating a Curvature Compensated Bandgap Reference Voltage
JP2006109349A (ja) 定電流回路及びその定電流回路を使用したシステム電源装置
JP6582594B2 (ja) 演算増幅回路
Psychalinos et al. Low-voltage current controlled current conveyor
CN106774572B (zh) 米勒补偿电路及电子电路
JP6740122B2 (ja) アクティブインダクタ及び増幅回路
US9448575B2 (en) Bipolar transistor adjustable shunt regulator circuit
US10992271B2 (en) Amplifier with input bias current cancellation
Pierco et al. A 16 channel high-voltage driver with 14 bit resolution for driving piezoelectric actuators
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
US10310539B2 (en) Proportional to absolute temperature reference circuit and a voltage reference circuit
US20160342172A1 (en) Low-voltage current mirror circuit and method
CN103797712A (zh) 高速放大器
Kouhalvandi et al. Design of a high gain telescopic-cascode operational amplifier based on the ZTC operation condition
US20210359647A1 (en) Operational amplifier with indirect current feedback current limiter
JP2019095840A (ja) 電流源回路および増幅装置
US7863985B1 (en) High frequency amplifier linearization technique
Shama 170 MHz GBW, two stage CMOS operational amplifier with high slew rate using 180 nm technology
JP2006352756A (ja) フィードバックバイアス回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant