CN101655517A - 电压检测电路与电压检测方法 - Google Patents
电压检测电路与电压检测方法 Download PDFInfo
- Publication number
- CN101655517A CN101655517A CN200810214214A CN200810214214A CN101655517A CN 101655517 A CN101655517 A CN 101655517A CN 200810214214 A CN200810214214 A CN 200810214214A CN 200810214214 A CN200810214214 A CN 200810214214A CN 101655517 A CN101655517 A CN 101655517A
- Authority
- CN
- China
- Prior art keywords
- voltage
- source
- grid
- path
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种电压检测电路与电压检测方法。电压检测电路,用以检测一电压源的一电压状态,包括一第一路径、一第二路径以及一比较器。第一路径在电压源与地电压之间,包括第一电流源与第一MOS电阻器,藉由第一节点串联且输出一第一电压。第二路径在该电压源与该地电压之间,包括二电流源与二MOS电阻器,藉由二节点串联且输出第二电压。比较器接收第一电压与第二电压且输出电压状态。比较器包括一补偿电路,对第二电压产生一补偿电压;以及一电压比较单元比较第一电压与被补偿后该第二电压,且依照一相差值的变动输出该电压状态。
Description
技术领域
本发明涉及一种电压检测技术,特别是涉及一种电压检测电路与方法,至少可以减少由于工艺差异产生的检测不稳定。
背景技术
一般集成电路都会使用一电压源,例如VDD。然而在电路操作时,电压源时常会被开启或关闭,因此一些电路需要准确检测电压源的电压状态。
传统的电压检测电路有多种设计。较复杂的电路设计会使用能隙(Band-gap)电路。然而在不使用能隙电路时,其检测电压将随着工艺改变而有严重的飘移量。
图1示出了传统的不使用能隙电路的电压检测电路示意图。参阅图1,传统电压检测电路有一个电流源100,连接于电压源VDD,而提供电流I1。电流I1流经MOS晶体管(M1)102。MOS晶体管(M1)102当作电阻器用。电流I1在节点A产生一个电压VA。另外PMOS晶体管(M3)104与NMOS晶体管(M2)106构成一个反相器,其二个栅极是连接到节点A。反相器的切换电压的机制可以由式(1)表示:
其中β是一般MOS晶体管的特性参数。
图2示出了图1的电压检测电路的操作电压讯号波形示意图。同时参阅图2,电压讯号108是在输出端(OUT)的电压,电压讯号110是在节点A的电压VA,电压讯号112是电压源VDD的变化。在VDD上升过程中,于初始阶段114无须考虑。在下一个阶段116电压VA开始上升,当电压VA大于由晶体管104与106所组成的反相器的切换电压(trigger voltage)118时,输出的电压OUT就会转态。电压VDD的下降过程原理与前述相同。
此传统电路缺点为切换电压将随着半导体元件的阈值电压Vth及特性参数β的不同而有变异。阈值电压Vth及特性参数β会受到工艺的影响而不同,因此也造成检测结果的变异。
传统电压检测电路仍有需要更进一设计的需要。
发明内容
本发明提出一种电压检测电路与电压检测方法,在不使用能隙电路下,改善检测电压对于工艺的容忍度。
本发明提出一种电压检测电路,用以检测一电压源的一电压状态,包括一第一路径、一第二路径以及一比较器。第一路径在电压源与地电压之间,包括第一电流源与第一MOS电阻器,藉由第一节点串联且输出一第一电压。第二路径在该电压源与该地电压之间,包括二电流源与二MOS电阻器,藉由二节点串联且输出第二电压。比较器接收第一电压与第二电压且输出电压状态。比较器包括一补偿电路,对第二电压产生一补偿电压;以及一电压比较单元比较第一电压与被补偿后该第二电压,且依照一相差值的变动输出该电压状态。
依照本发明一实施例,于所述电压检测电路中,例如电压比较单元有一正输入端与一负输入端,第一电压是输入到该正输入端,第二电压藉由该补偿电路连接到该负输入端。
依照本发明一实施例,于所述电压检测电路中,例如第一路径的第一MOS电阻器是一NMOS晶体管,其中一栅极连接到该第一节点。
依照本发明一实施例,于所述电压检测电路中,例如第二路径的第二MOS电阻器是一NMOS晶体管,其中一栅极连接到该第二节点。
依照本发明一实施例,于所述电压检测电路中,例如该比较器包括一第一PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该漏极与该栅极连接;一第一NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第一电压,该漏极连接到该第一PMOS晶体管的该漏极;一第三电流源,有一第一端连接到该第一NMOS晶体管以及一第二端连接到该地电压;一第二PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该栅极连接的该第一PMOS晶体管的该栅极,该漏极连接到一输出端;一第二NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第二电压,该漏极连接到该输出端,该源极连接到该第三电流源。其中藉由该第一NMOS晶体管与该第二NMOS晶体管产生该补偿电压。
依照本发明一实施例,于所述电压检测电路中,例如第一电压与二电压的一时间相差变化跨过该补偿电压时,输出的该电压状态产生转态。
本发明还提出一种电压检测方法,用以检测一电压源的一电压状态。此方法包括藉由一第一路径,在该电压源与一地电压之间输出一第一电压,其中该第一路径使用一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出该第一电压;藉由一第二路径,在该电压源与该地电压之间输出一第二电压,其中该第二路径使用一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出该第二电压;施加一补偿电压给该第二电压;以及比较该第一电压与被补偿后的该第二电压,且依照一相差值输出该电压状态。
依照本发明一实施例,于所述电压检测方法中,例如比较该第一电压与被补偿后的该第二电压的该步骤是该第一电压减去被补偿后的该第二电压。
依照本发明一实施例,于所述电压检测方法中,例如使用一NMOS晶体管当作该第一路径的该第一MOS电阻器,其中将一栅极连接到该第一节点。
依照本发明一实施例,于所述电压检测方法中,例如使用一NMOS晶体管当作该第二路径的该第二MOS电阻器,其中一栅极连接到该第二节点。
依照本发明一实施例,于所述电压检测方法中,例如使用一比较器来进行施加该补偿电压给该第二电压以及比较该第一电压与被补偿后的该第二电压,其中使用该比较器包括:
使用一第一PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该漏极与该栅极连接;
使用一第一NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第一电压,该漏极连接到该第一PMOS晶体管的该漏极;使用一第三电流源,有一第一端连接到该第一NMOS晶体管以及一第二端连接到该地电压;使用一第二PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该栅极连接的该第一PMOS晶体管的该栅极,该漏极连接到一输出端;以及使用一第二NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第二电压,该漏极连接到该输出端,该源极连接到该第三电流源。其中藉由该第一NMOS晶体管与该第二NMOS晶体管产生该补偿电压。
依照本发明一实施例,于所述电压检测方法中,例如当该第一电压与该二电压的一时间相差变化跨过该补偿电压时,将该电压状态转态。
本发明还提出一种电压检测方法,用以检测一电压源的一电压状态,包括藉由一第一路径,在该电压源与一地电压之间输出一第一电压,其中该第一路径使用一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出该第一电压。藉由一第二路径,在该电压源与该地电压之间输出一第二电压,其中该第二路径使用一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出该第二电压。在要升电压或降电压时,比较该第一电压与该第二电压随时间变动的一相差值,当该相差值变动时跨过一阈值值时,使该电压状态转态。
依照本发明一实施例,于所述电压检测方法中,例如第一路径与第二路径的电路结构相同,其中所述路径分别包含的MOS元件有一工艺制造差异产生该第一电压与该第二电压的不同。
为使本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并结合附图详细说明如下。
附图说明
图1示出了传统的不使用能隙电路的电压检测电路示意图。
图2示出了图1的电压检测电路的操作电压讯号波形示意图。
图3示出了依据本发明实施例,电压检测电路前阶利用二个电压的差异变化产生检测电压的电路示意图。
图4示出了依据本发明实施例,电压检测电路后阶比较器的电路示意图。
图5示出了依据本发明一实施例,比较器的电路结构示意图。
图6示出了依据本发明一实施例,本发明电压检测电路的操作电压讯号波形示意图。
附图符号说明
100:电流源
102、104、106:MOS晶体管
108、110、112:电压讯号
114:初始阶段
116:下一阶段
118:切换电压
200、206:电路路径
202、208:电流源
204、210:MOS晶体管
212:比较器
214:电压比较单元
216:补偿电路
218:比较器集成电路
220、224:NMOS晶体管
222、226:PMOS晶体管
227:电流源
228、230、232:电压讯号
234:切换电压
具体实施方式
本发明提出电压检测电路与电压检测方法,在不使用能隙电路的情况下,至少可以改善检测电压对于工艺的容忍度。以下举一些实施例来说明,但是本发明不仅限于所举实施例。
图3示出了依据本发明实施例,电压检测电路前阶利用二个电压的差异变化产生检测电压的电路示意图。参阅图3,本发明提出二个电路路径200、206分别产生一电压,以做为分析,如此可减少由于个别MOS元件的差异所产生的检测不稳定的问题。电路路径200有一个电流源202与电压源连接,产生电流I2。相似地,电路路径206有一个电流源208与电压源连接,产生电流I3。电流源,I2与I3分别流经MOS晶体管204与210。在电路路径200的节点B产生电压VB,其也是晶体管的偏压VGS4。在电路路径206的节点C产生电压VC,其也是晶体管的偏压VGS5。电压VB(VGS4)与电压VC(VGS5)至少具有由于工艺差异的原因所产生的差异。
图4示出了依据本发明实施例,电压检测电路后阶比较器的电路示意图。参阅图4,本发明的比较器212,除了包含一个电压比较单元214外,还有一补偿电路(offset circuit)216,设置在电压比较单元214的其中一个输入端,产生一补偿电压Vos。于本实施例,例如补偿电路是设置在电压比较单元214的负输入端。电压比较单元214的正输入端例如接受电路路径200的节点B的电压VB。补偿电路216的输入端接收电路路径206的节点C的电压VC。
图5示出了依据本发明一实施例,比较器的电路结构示意图。参阅图5,将电压比较单元214与补偿电路216整合的比较器集成电路218例如包括二个PMOS晶体管222、226,二个NMOS晶体管220、224,一电流源227。比较器集成电路218有一输出端OUT1。PMOS晶体管222有一源极,一漏极以及一栅极,其源极连接到电压源VDD,漏极与该栅极连接在一起。NMOS晶体管220有一源极,一漏极以及一栅极,其栅极接收电压VB,漏极连接到PMOS晶体管222的漏极。电流源227有一端连接到NMOS晶体管220,而另一端连接到地电压。PMOS晶体管226有一源极,一漏极以及一栅极,其源极连接到电压源VDD,栅极连接到PMOS晶体管226的栅极,漏极连接到输出端OUT1。NMOS晶体管224有一源极,一漏极以及一栅极,其栅极接收电压VC,漏极连接到输出端OUT1,源极连接到电流源227。此电路218藉由NMOS晶体管220与NMOS晶体管224产生补偿电压。
对于有补偿电路216的比较器212(图4),其输入分别接到节点B及节点C的电压VB、VC。为了方便说明,假设图3中的电流源202与208是一个相同电流源,而产生的电流I2与I3是I2=I3,其电流值随着VDD变大(小)而变大(小)。因此VB与VC的差值亦随着VDD变大(小)而变大(小)。此差值可由公式(2)表示
其中β是图3中晶体管204、210的特性参数,ΔVov1是电压VB与VC的差值。
图6示出了依据本发明一实施例,本发明电压检测电路的操作电压讯号波形示意图。同时参阅图5,电压讯号228是输出端OUT 1的电压,电压讯号230是节点B、C的电压VB、VC,电压讯号232是电压源VDD的电压变化。在VDD上升过程中,当VB与VC的差值ΔVov1由小变化到大,在初始时段时无须考虑。在下一个时段时,当大于比较器212的补偿电压(Vos)时,输出电压OUT1就会转态。VDD下降过程原理相同,当VB与VC的差值ΔVov1由小变化到大,而当大于比较器212的补偿电压(Vos)时,输出电压OUT1就会转态。以图5的电路为例,若是电流源227的电流I4是I4=I2,其补偿电压Vos可由公式(3)表示:
当电流I2随着工艺变动时,ΔVov1及Vos会一起变大或变小,故本发明电路至少可以改善传统电路的缺点,其切换电压234较不随着工艺变动。
反之,如果是VDD下降过程中,ΔVov1由大变化到小,当跨过补偿电压Vos时,输出电压讯号228也会转态。
换句话说,本发明藉由二个电路路径产生二个电压,又藉由检测此二个电压差值的大小变化,较稳定得知VDD是否下降或上升。
本发明从方法而言,是一种电压检测方法,用以检测一电压源的一电压状态。此方法包括藉由一第一路径,在该电压源与一地电压之间输出一第一电压,其中该第一路径使用一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出该第一电压;藉由一第二路径,在该电压源与该地电压之间输出一第二电压,其中该第二路径使用一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出该第二电压;施加一补偿电压给该第二电压;以及比较该第一电压与被补偿后的该第二电压,且依照一相差值输出该电压状态。
又可以更是一般性的一种电压检测方法,用以检测一电压源的一电压状态,包括藉由一第一路径,在该电压源与一地电压之间输出一第一电压,其中该第一路径使用一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出该第一电压。藉由一第二路径,在该电压源与该地电压之间输出一第二电压,其中该第二路径使用一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出该第二电压。在要升电压或降电压时,比较该第一电压与该第二电压随时间变动的一相差值,当该相差值变动时跨过一阈值值时,使该电压状态转态。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围的前提下,可作若干的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。
Claims (14)
1.一种电压检测电路,用以检测一电压源的一电压状态,包括:
一第一路径,在该电压源与一地电压之间,包括一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出一第一电压;
一第二路径,在该电压源与该地电压之间,包括一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出一第二电压;以及
一比较器,接收该第一电压与该第二电压且输出该电压状态,该比较器包括:
一补偿电路,对该第二电压产生一补偿电压;以及
一电压比较单元,比较该第一电压与被补偿后的该第二电压,且依照一相差值的变动输出该电压状态。
2.如权利要求1所述的电压检测电路,其中该电压比较单元有一正输入端与一负输入端,该第一电压是输入到该正输入端,该第二电压藉由该补偿电路连接到该负输入端。
3.如权利要求1所述的电压检测电路,其中该第一路径的该第一MOS电阻器是一NMOS晶体管,其中一栅极连接到该第一节点。
4.如权利要求1所述的电压检测电路,其中该第二路径的该第二MOS电阻器是一NMOS晶体管,其中一栅极连接到该第二节点。
5.如权利要求1所述的电压检测电路,其中该比较器包括:
一第一PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该漏极与该栅极连接;
一第一NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第一电压,该漏极连接到该第一PMOS晶体管的该漏极;
一第三电流源,有一第一端连接到该第一NMOS晶体管以及一第二端连接到该地电压;
一第二PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该栅极连接到该第一PMOS晶体管的该栅极,该漏极连接到一输出端;以及
一第二NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第二电压,该漏极连接到该输出端,该源极连接到该第三电流源,
其中藉由该第一NMOS晶体管与该第二NMOS晶体管产生该补偿电压。
6.如权利要求1所述的电压检测电路,其中当该第一电压与该二电压的一时间相差变化跨过该补偿电压时,输出的该电压状态产生转态。
7.一种电压检测方法,用以检测一电压源的一电压状态,包括:
藉由一第一路径,在该电压源与一地电压之间输出一第一电压,其中该第一路径使用一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出该第一电压;
藉由一第二路径,在该电压源与该地电压之间输出一第二电压,其中该第二路径使用一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出该第二电压;
施加一补偿电压给该第二电压;以及
比较该第一电压与被补偿后的该第二电压,且依照一相差值输出该电压状态。
8.如权利要求7所述的电压检测方法,其中比较该第一电压与被补偿后的该第二电压的该步骤是该第一电压减去被补偿后的该第二电压。
9.如权利要求7所述的电压检测方法,其中使用一NMOS晶体管当作该第一路径的该第一MOS电阻器,其中将一栅极连接到该第一节点。
10.如权利要求7所述的电压检测方法,其中使用一NMOS晶体管当作该第二路径的该第二MOS电阻器,其中一栅极连接到该第二节点。
11.如权利要求7所述的电压检测方法,其中使用一比较器来进行施加该补偿电压给该第二电压以及比较该第一电压与被补偿后的该第二电压,其中使用该比较器包括:
使用一第一PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该漏极与该栅极连接;
使用一第一NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第一电压,该漏极连接到该第一PMOS晶体管的该漏极;
使用一第三电流源,有一第一端连接到该第一NMOS晶体管以及一第二端连接到该地电压;
使用一第二PMOS晶体管,有一源极,一漏极以及一栅极,该源极连接到该电压源,该栅极连接到该第一PMOS晶体管的该栅极,该漏极连接到一输出端;以及
使用一第二NMOS晶体管,有一源极,一漏极以及一栅极,该栅极接收该第二电压,该漏极连接到该输出端,该源极连接到该第三电流源,
其中藉由该第一NMOS晶体管与该第二NMOS晶体管产生该补偿电压。
12.如权利要求7所述的电压检测方法,其中当该第一电压与该二电压的一时间相差变化跨过该补偿电压时,将该电压状态转态。
13.一种电压检测方法,用以检测一电压源的一电压状态,包括:
藉由一第一路径,在该电压源与一地电压之间输出一第一电压,其中该第一路径使用一第一电流源与一第一MOS电阻器,藉由一第一节点串联且输出该第一电压;
藉由一第二路径,在该电压源与该地电压之间输出一第二电压,其中该第二路径使用一第二电流源与一第二MOS电阻器,藉由一第二节点串联且输出该第二电压;以及
在要升电压或降电压时,比较该第一电压与该第二电压随时间变动的一相差值,当该相差值变动时跨过一阈值值时,使该电压状态转态。
14.如权利要求13所述的电压检测方法,其中该第一路径与该第二路径的电路结构相同,其中所述路径分别包含的MOS元件有一工艺制造差异产生该第一电压与该第二电压的不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102142143A CN101655517B (zh) | 2008-08-21 | 2008-08-21 | 电压检测电路与电压检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102142143A CN101655517B (zh) | 2008-08-21 | 2008-08-21 | 电压检测电路与电压检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101655517A true CN101655517A (zh) | 2010-02-24 |
CN101655517B CN101655517B (zh) | 2011-09-14 |
Family
ID=41709883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102142143A Expired - Fee Related CN101655517B (zh) | 2008-08-21 | 2008-08-21 | 电压检测电路与电压检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101655517B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102998513A (zh) * | 2012-11-01 | 2013-03-27 | 长沙景嘉微电子股份有限公司 | 一种mos管阈值电压测试电路 |
CN104914286A (zh) * | 2014-03-13 | 2015-09-16 | 精工电子有限公司 | 电压检测电路 |
CN105388349A (zh) * | 2014-08-26 | 2016-03-09 | 英特希尔美国公司 | 远程的差动电压感测 |
CN105699735A (zh) * | 2014-12-09 | 2016-06-22 | 精工半导体有限公司 | 电压检测电路 |
CN105988036A (zh) * | 2015-03-19 | 2016-10-05 | 精工半导体有限公司 | 电流检测电路 |
CN114935714A (zh) * | 2022-07-21 | 2022-08-23 | 成都利普芯微电子有限公司 | 电源检测电路、驱动芯片、控制器及led驱动系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2613491B1 (fr) * | 1987-04-03 | 1989-07-21 | Thomson Csf | Dispositif de detection du niveau haut d'une tension en technologie mos |
JP3806011B2 (ja) * | 2001-10-05 | 2006-08-09 | セイコーインスツル株式会社 | 電圧検出回路 |
JP2006112906A (ja) * | 2004-10-14 | 2006-04-27 | Sanyo Electric Co Ltd | 電圧検出回路 |
-
2008
- 2008-08-21 CN CN2008102142143A patent/CN101655517B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102998513A (zh) * | 2012-11-01 | 2013-03-27 | 长沙景嘉微电子股份有限公司 | 一种mos管阈值电压测试电路 |
CN102998513B (zh) * | 2012-11-01 | 2014-07-02 | 长沙景嘉微电子股份有限公司 | 一种mos管阈值电压测试电路 |
CN104914286A (zh) * | 2014-03-13 | 2015-09-16 | 精工电子有限公司 | 电压检测电路 |
CN105388349A (zh) * | 2014-08-26 | 2016-03-09 | 英特希尔美国公司 | 远程的差动电压感测 |
CN105388349B (zh) * | 2014-08-26 | 2020-01-31 | 英特希尔美国公司 | 远程的差动电压感测 |
CN105699735A (zh) * | 2014-12-09 | 2016-06-22 | 精工半导体有限公司 | 电压检测电路 |
CN105988036A (zh) * | 2015-03-19 | 2016-10-05 | 精工半导体有限公司 | 电流检测电路 |
CN105988036B (zh) * | 2015-03-19 | 2019-09-03 | 艾普凌科有限公司 | 电流检测电路 |
CN114935714A (zh) * | 2022-07-21 | 2022-08-23 | 成都利普芯微电子有限公司 | 电源检测电路、驱动芯片、控制器及led驱动系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101655517B (zh) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101655517B (zh) | 电压检测电路与电压检测方法 | |
US7501862B2 (en) | Comparator with low offset voltage | |
CN102053198B (zh) | 电压检测电路、方法及电子系统 | |
US20230074005A1 (en) | Temperature measurement circuit | |
Saneyoshi et al. | A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect | |
US9812960B2 (en) | Methods and apparatus for a low standby current DC-DC power controller with improved transient response | |
US9209747B1 (en) | Crystal oscillator with resistorless feedback biasing | |
US9425795B2 (en) | Circuit and method for detection and compensation of transistor mismatch | |
Sangeetha et al. | An overview of dynamic cmos comparators | |
US9638761B2 (en) | Magnetic sensor circuit with power supply fluctuation detection | |
CN102128970A (zh) | 宽负载范围高精度低功耗电流检测电路 | |
CN110703010A (zh) | 测试电路 | |
CN101079617B (zh) | 精确的定时信号发生器及其方法 | |
CN112653431B (zh) | 低压锁存电路 | |
CN107436615B (zh) | 用于检测电源电压的系统 | |
CN109347459A (zh) | 基于温度传感的松弛振荡器 | |
US9577661B2 (en) | Voltage-controlled oscillator and analog-digital converter | |
US8179194B2 (en) | System and method for a reference generator | |
CN104579245A (zh) | Rc振荡器 | |
CN102187575B (zh) | 低压自校准cmos峰值检测器 | |
CN102928774A (zh) | 用于混合信号集成电路的可测性电路 | |
US20240056079A1 (en) | Interface circuit | |
US8264287B2 (en) | Method, apparatus, and system for measuring analog voltages on die | |
KR100360717B1 (ko) | Cmos논리회로의 고장감지장치 | |
WO2010082239A1 (ja) | 比較器およびa/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110914 Termination date: 20140821 |
|
EXPY | Termination of patent right or utility model |