DE2951835C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Bezugsspannungsquelle gemäß dem Oberbegriff des Patentanspruches 1.

Eine solche Bezugsspannungsquelle, die als monolithisch integrierte Halbleiterschaltungsanordnung ausgeführt ist, ist aus der US-PS 39 75 648 bekannt. Hierbei werden zwei weitgehend gleiche Feldeffekttransistoren (Bezugstransistoren) mit isolierter Silizium-Gate- Elektrode verwendet, die verschiedene "Flat-band"- Spannungswerte aufweisen. Die Gate-Elektroden sind zumindest teilweise aus polykristallinem Silizium und weisen hierbei unterschiedliche Dotierungen auf. Die Transistoren sind hierbei so hergestellt, daß sie bei gleichen Drain-Spannungen gleiche Drain- Ströme führen. Die sich dadurch ergebende Potentialdifferenz zwischen den Gate-Elektroden erzeugt ein bereits im wesentlichen temperaturunabhängige Bezugs­ spannung. Die Verwirklichung dieser bekannten Bezugs­ spannungsquelle beruht jedoch auf der Verwendung von verschiedenen Metallen bzw. von verschiedenen Halbleitermaterialien zur Bildung der Gate-Elektroden der Bezugstransistoren. Dies führt jedoch zu zusätz­ lichen und darüber hinaus kostspieligen Verfahrens­ schritten bei der Herstellung dieser Bezugsspannungs­ quellen.

Aus Solid-State Elektronics, 1970, Band 13, Seiten 1125 bis 1144 ist es in Zusammenhang mit der Silizium- Gate-Technologie bekannt, das Silizium-Gate von MOS-Transistoren sowohl entgegengesetzt als auch gleichartig zu dotieren wie die Kanal- bzw. die Source- und Drain-Zone. Durch eine solch unterschied­ liche Dotierung kann die Schwellenspannung des Transis­ tors variiert werden. Die Schwellenspannung hängt dabei im wesentlichen wiederum von der Dotierungs­ dichte ab. In diesem Aufsatz ist jedoch kein Hinweis darauf enthalten, derartige Transistoren mit unter­ schiedlichen Dotierungen in Bezugsspannungsquellen zu verwenden. Insbesondere ist hier auch kein Hinweis enthalten, daß durch Verwendung solcher Transistoren die Temperaturstabilität von Schaltungen verbessert werden kann.

Der Erfindung liegt die Aufgabe zugrunde, eine Bezugs­ spannungsquelle nach dem Oberbegriff des Patentan­ spruches 1 vorzuschlagen, die einfach herstellbar ist und darüber hinaus in ihrer Temperaturstabilisie­ rung verbessert ist.

Diese Aufgabe ist gemäß der Erfindung durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.

Demgemäß wird in der Bezugsspannungsquelle eine Kompensationsspannung zur Verfügung gestellt, die linear von der absoluten Temperatur abhängt, wobei diese Kompensationsspannung der Versorgungsspannung der Bezugstransistoren überlagert wird.

Der Vorteil der angegebenen Bezugsspannungsquelle liegt insbesondere in der einfachen Herstellung, da die unterschiedlich dotierten Gate-Elektroden jeweils vom gleichen Dotierungstyp wie auch andere Gebiete der aufzubauenden integrierten Schaltung sind. Aus diesem Grunde kann mit wesentlich verein­ fachten Masken gearbeitet werden. Durch diese Dotierung wird auch erreicht, daß die Kennlinien der beiden Bezugstransistoren die gleiche Form haben, jedoch spannungsgemäß gegeneinander verschoben sind. Dies ermöglicht die oben angegebene einfache Überlagerung der Versorgungsspannung und der Kompensationsspannung, die die gewünschte Temperaturstabilisierung liefert.

Die für die Schaltung notwendige Versorgungsspannung ist verhältnismäßig niedrig und liegt in der Größenord­ nung von etwa zwei Volt, so daß auch der Stromver­ brauch der Bezugsspannungsquelle sehr gering ist. Die gelieferte Bezugsspannung hat einen entsprechend niedrigen Wert und beträgt beispielsweise etwa 1,2 Volt.

Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.

Die Erfindung ist in zwei Ausführungsbeispielen anhand der Zeichnung näher erläutert. In dieser stellen dar:

Fig. 1 das Schaltschema des ersten Ausführungsbeispiels einer temperaturkompensierten Bezugsspannungsquelle gemäß der Erfindung;

Fig. 2 ein Schaltschema der zweiten Ausführungsform einer Bezugsspannungsquelle gemäß der Erfindung;

Fig. 3 die Abhängigkeit der in der Schaltungsanordnung gemäß Fig. 2 für die Temperaturkompensation maßgeblichen Spannungen von der absoluten Temperatur;

Fig. 4 ein detailliertes Schaltbild einer Bezugs­ spannungsquelle gemäß Fig. 2;

Fig. 5a und b jeweils im Schnitt und in schematischer Draufsicht einen in normaler Art dotierten Bezugstransistor und

Fig. 5c und d jeweils im Schnitt und in schematischer Draufsicht einen Bezugstransistor mit umgekehrt dotiertem polykristallinen Silizium-Gate zur Verwendung in einer Bezugsspannungsquelle gemäß der Erfindung.

Eine Bezugsspannungsquelle gemäß Fig. 1 weist zwei Bezugstransistoren T₁ und T₂ auf, wobei der erste Transistor T₁ ein N-Kanal-MOS-Transistor ist, dessen Gate-Eletrode zumindest teilweise aus polykristallinem Silizium besteht, welches entgegengesetzt dotiert ist wie die Drain- und Source-Zonen dieses Transistors. Diese spezielle Ausführungsform ist symbolisch durch einen Kreis um das übliche Transistorsymbol darge­ stellt. Der zweite Bezugstransistor T₂ ist ebenfalls ein N-Kanal-MOS-Transistor, jedoch in der üblichen Ausführungsform, in der die Gate-Elektrode aus poly­ kristallinem Silizium besteht, das in derselben Art wie die Drain- und Source-Zonen dotiert sind. Die Gate- und Drain-Elektroden des ersten Bezugstransistors T₁ sind miteinander verbunden, wobei dieser Verbindungspunkt über eine gesteuerte Spannungsquelle U _C in die Klemme 0 (Masse) einer Versorgungsspannungs­ quelle, d. h. an das Substrat der Transistoren ange­ schlossen ist. Die Spannungsquelle U _C liefert eine zur absoluten Temperatur T proportionale Spannung.

Die Drain-Elektrode des Bezugstransistors T₂ ist ebenfalls mit Masse verbunden, wobei zwei Stromquelle K 1 und K 2 jeweils in Serie mit den Leitungsstrecken der Bezugstransistoren T₁ bzw. T₂ zwischen die jeweiligen Source-Elektroden der Bezugstransistoren und eine negative Klemme -V _CC der Versorgungsspannungs­ quelle geschaltet sind. Ein Differentialverstärker A ist mit seinem einen Eingang E 1 an die Source-Elektrode des ersten Bezugstransistors T₁ und mit seinem anderen, invertierenden Eingang E 2 an die Source-Elek­ trode des zweiten Bezugstransistors T₂ angeschlossen. Die Ausgangsklemme S des Differentialverstärkers A ist an die Gate-Elektrode des zweiten Bezugstransistors angeschlossen. In diesem Falle stellt die Diffe­ rentialverstärker somit eine gesteuerte Stromquelle dar, wobei die Bezugsspannung VR zwischen Masse und der Gate-Elektrode des Bezugstransistors T₂ erscheint. Diese Bezugsspannung ist gleich der Diffe­ renz zwischen den Gate-Spannungen der beiden Bezugs­ transistoren T₁, T₂ minus der Kompensationsspannung U _C. Die Stromquellen K 1 und K 2 liefern hierbei jeweils den Strom I₁ bzw. I₂. In dieser Schaltung kann die Drain-Elektrode des ersten Bezugstransistors T₁ auch mit Masse verbunden werden, da der Drain-Strom nur wenig von der Drain-Spannung abhängt.

Fig. 2 zeigt eine andere Ausführungsform einer temperatur­ kompensierten Bezugsspannungsquelle, in der die Kompensations­ spannung U _C nicht zur Versorgungsspannung von T₁ addiert wird, sondern von der regulierten Spannung subtrahiert wird, wodurch eine niedrigere Speisespannung verwendet werden kann.

In der Schaltung haben die Transistoren T₁ und T₂ praktisch dieselben Abmessungen und sind Teil des Eingang­ kreises eines Differentialverstärkers A₁. Die Source-Elektroden dieser beiden Transistoren sind miteinander verbunden und an eine Stromquelle K _T angeschlossen, die einen Strom I _T liefert. Die Leitungsstrecken der Transistoren T₁ und T₂ sind in Serie mit Widerständen R₃ bzw. R₄ und mit der gemeinsamen Stromquelle K _T zwischen die Klemmen 0 und -V _CC der Versorgungsspannungsquelle geschaltet.

Die Drain-Elektroden der Transistoren T₁ und T₂ sind jeweils mit den Eingangsklemmen + und - des Differentialverstärkers A₁ verbunden, dessen Ausgang über einen Spannungsteiler R₁, R₂ mit der Masse-Klemme 0 verbunden ist. Der Zwischenpunkt des Spannungsteilers ist über eine Kompensations-Spannungsquelle U _C, entsprechend derjenigen von Fig. 1, mit der Gate-Elektrode des Transistors T₂ verbunden. Eine Ausführungsform einer solchen Kompensations- Spannungsquelle wird nachfolgend im Zusammenhang mit Fig. 4 näher beschrieben.

Die Gate-Elektrode des Transistors T₁, die aus entgegengesetzt dotiertem polykristallinen Silizium besteht, ist an Masse gelegt. Der Strom I _T aus der Stromquelle K _T teilt sich zwischen den Bezugstransistoren T₁ und T₂ auf und die entsprechenden Teilströme fließen jeweils durch die Widerstände R₃ und R₄. Wenn diese Widerstände gleich groß sind, dann wird die Differenz zwischen den Spannungen am Eingang des Differentialverstärkers A₁ gleich der Differenz zwischen den durch diese Widerstände fließenden Strömen. Diese Differenzspannung wird verstärkt und regelt die Gate-Spannung des Transistors T₂ derart, daß diese Differenz 0 wird, d. h. daß gleich große Ströme durch die Transistoren T₁ und T₂ fließen. Im ausgeglichenen Zustand ist die Spannung auf Zwischenpunkt des Spannungsteilers R₁, R₂ gleich

V _R=V_{GS 1}-V _{GS 2}+U _C

und die Ausgangsspannung des Verstärkers A₁

Fig. 3 veranschaulicht die Temperaturkompensation in den Schaltungen gemäß Fig. 1 und 2. Die Kurve a stellt die Differenz V _{G 2}-V _{G 1} zwischen den Gate-Spannungen der Transistoren T₁ und T₂, die von gleichen Strömen durchfloßen werden, in Abhängigkeit von der absoluten Temperatur T in Grad Kelvin dar. Die gemessene Ver­ änderung dieser Differenz erweist sich als praktisch linear von der Temperatur abhängig. Durch Extraplation des linearen Teiles a bis T=0, erhält man einen Spannungswert V _RO. Die Kompensations­ spannungsquelle U _C ist aus ausgeführt, daß sie eine zu T proportio­ nale Spannung liefert, wie sie durch die Gate b dargestellt ist, welche die gleiche Steigung wie die Gerade a besitzt. Wird diese Spannung U _C von V _{G 2}-V _{G 1} abgezogen, dann erhält man eine Bezugs­ spannung V _R, die unabhängig von der Temperatur und gleich V _RO ist (Linie c).

Der Spannungsteiler R₁, R₂ ermöglicht den Abgriff einer temperatur­ kompensierten Ausgangsspannung V _OUT, die höher als V _R ist und leicht auf einen gewünschten Wert eingestellt werden kann. Eine Feinabstimmung dieser Ausgangsspannung kann während der Herstellung erfolgen und erlaubt Schwankungen von V _{G 2}-V _{G 1} von einigen Prozent auszugleichen. Ein Potentiometer kann ebenfalls an Stelle von R₁ und R₂ verwendet werden, um eine einstellbare Bezugsspannung zu erhalten. Wenn der Verstärker A₁ einen gewissen Strom zu liefern vermag, dann kann eine Widerstandslast an den Ausgang des Verstärkers angeschlossen werden, ohne daß die Ausgangsspannung, dank des geringen internen Widerstandes des Kreises, merklich absinkt.

Fig. 4 zeigt ein detailliertes Schaltbild einer temperatur­ kompensierten Bezugsspannungsquelle. Die gemeinsame Stromquelle K _T ist in diesem Schaltbild ein N-Kanal-Transistor T₁₀. Die Widerstände R₃ und R₄ von Fig. 2 werden von zwei P-Kanal-Transistoren T₁₃ und T₁₁ gebildet, deren Gate-Elektroden jeweils an den entsprechenden Drain-Elektroden dieser Transistoren angeschlossen sind. T₁₃ und T₁₁ verhalten sich daher wie nicht-lineare Widerstände. Die Eingänge des Verstärkers A₁ von Fig. 2 sind mit den Gate- Elektroden der P-Kanal-Transistoren T₁₂ und T₁₄ verbunden. Die Leitungsstrecken dieser Transistoren sind jeweils in Serie mit denjenigen von N-Kanal-Transistoren T₁₅ bzw. T₁₆ geschaltet. Die Transistor-Paare T₁₃, T₁₄ und T₁₁, T₁₂ können als zwei Strom- Spiegelschaltungen betrachtet werden. Der Vorteil des gezeigten Kreises ist seine geringe Abhängigkeit von den herstellungs-technologischen Parametern, da er lediglich durch die Unterschiede der charakteristischen Größen von benachbarten Transistoren beeinflußt wird. Das N-Kanal-Transistorpaar T₁₅, T₁₆, stellt eine dritte Strom- Spiegelschaltung dar, wobei die Gate-Elektroden dieser Transistoren miteinander und mit der Drain-Elektrode des Transistors T₁₅ ver­ bunden sind. Der tatsächlich zwischen T₁₂ und T₁₆ fließende Strom ist der kleinere der beiden durch die Transistoren T₁₁ und T₁₃ bestimmten Ströme. Eine sehr kleine Stromdifferenz bewirkt bereits eine starke Änderung der gemeinsamen Drain-Spannung von T₁₆ und T₁₂. Diese Spannung bestimmt den Ausgangsstrom des Verstärkers, der normalerweise durch den Spannungsteiler R₁, R₂ fließt. Im Schaltbild von Fig. 4 wird diese Spannung an die Gate-Elektrode eines N-Kanal-Transistors T₁₇ angelegt, dessen Source-Elektrode mit der negativem Klemme -V _CC der Versorgungsspannungsquelle verbunden ist und deren Drain-Elektrode die Ausgangsklemme der Bezugs­ spannungsquelle darstellt und die Ausgangsspannung V _OUT liefert. Ein Kondensator C₁ ist zwischen die Gate-Elektrode von T₁₇ und die Klemme -V _CC geschaltet, um das Arbeiten des Verstärkers A₁ zu stabilisieren.

Im Schaltbild von Fig. 4 sind die P-Kanal-Transistoren mit einem nach inen gerichteten Pfeil an ihrem Source-Anschluß dargestellt. Alle diese Transistoren sind in einem gemeinsamen, nicht dargestellten Substrat verwirklicht. Die N-Kanal-Transistoren sind mit einem nach außen gerichteten Pfeil an ihrem Source- Anschluß dargestellt. Wo die Substrate dieser Transistoren in der Zeichnung nicht gezeigt sind, sind die entsprechenden Transistoren in einem gemeinsamen Diffusionsgraben verwirklicht, der mit der negativen Klemme -V _CC der Versorgungsspannungsquelle verbunden ist. Diejenigen Transistoren, die in einem getrennten Diffusionsgraben hergestellt sind, sind in der Zeichnung mit einem zusätzlichen Anschluß dargestellt, der einen Pfeil trägt und mit dem gewünschten Potential verbunden ist.

Die Kompensationsspannungsquelle U _C kann eine PTAT-Spannungs­ quelle sein, wie sie in der DE-OS 29 35 346 beschrieben ist. Da die in der Schaltung von Fig. 4 benötigte Kompensationsspannung 4 bis 5 Mal kT/q beträgt, ist eine PTAT- Spannungsquelle des genannten Typs mit zwei Stufen im allgemeinen für die Temperaturkompensation ausreichend. Wie in Fig. 9 gezeigt, sind die Transistoren T₂₁ und T₂₂ in Kaskade geschaltet, um eine erste Stufe der Kompensations-Spannungsquelle zu bilden. Die Transistoren T₂₁ und T₂₂ besitzen ein gemeinsames Substrat und die Drain-Elektrode von T₂₁ ist mit einer gemeinsamen Verbindung der Gate-Elektroden dieser Transistoren verbunden. Entsprechend dem in der oben erwähnten DE-OS 29 35 346 beschriebenen Prinzip arbeiten beide Transistoren im Bereich schwacher Inversion und das Potential des gemeinsamen Verbindungspunktes ihrer Leitungs­ strecken ist demnach proportional der absoluten Temperatur T. Ein zweites Transistorpaar T₁₈ und T₁₉ bildet eine zweite Stufe der Kompensationsspannungsquelle. Die Transistoren T₁₈ und T₁₉ sind miteinander in der gleichen Weise wie die Transistoren T₂₁ und T₂₂ verbunden. Die Source-Elektrode von T₂₂ ist mit dem gemeinsamen Verbindungspunkt der Leitungsstrecken der Transistoren T₁₈ und T₁₉ verbunden, so daß sich die Kompensationsspannungen der beiden Stufen zueinander addieren. Da die Ausgangsspannung einer Stufe bei Raumtemperatur auf etwa 70 mV beschränkt ist und die insgesamt benötigte Kompensationsspannung etwa 130 mV beträgt, sind zwei Stufen ausreichend zur Erzielung der gesamten Spannung U _C. Die Transistorpaare T₂₁, T₂₂ und T₁₈, T₁₉, sind jeweils den Speisetransistoren T₂₃ bzw. T₂₀ zugeordnet, welche P-Kanal-Transistoren sind und deren Leitungsstrecken in Serie mit denjenigen der entsprechenden Transistorpaare geschaltet sind. Die Source-Elektroden der Transistoren T₂₃ und T₂₀ sind an Masse angeschlossen und die Gate-Elektroden dieser Transistoren sind miteinander sowie mit einer nachstehend beschriebenen Bezugsstromquelle I _P verbunden. Durch geeignete Wahl der Transistor­ abmessungen und der Ströme in der Kompensationsspannungsquelle kann der Proportionalitätsfaktor zwischen U _C und der Temperatur T auf einen gewünschten Wert gebracht werden.

Die Bezugsstromquelle I _p, die im Schaltbild von Fig. 4 enthalten ist, weist insbesondere zwei P-Kanal-Transistoren T₂₄ und T₂₅, sowie zwei N-Kanal-Transistoren T₂₆ und T₂₇ auf. Die Leiter­ strecken der Transistoren T₂₄ und T₂₆ sind in Serie zwischen den Zwischenpunkt des Spannungsteilers R₁, R₂ und die negative Klemme -V _CC der Versorgungsspannungsquelle geschaltet und die Leitungs­ strecken der Transistoren T₂₅ und T₂₇ sind in Serie zwischen die beiden Klemmen dieser Versorgungsspannungsquelle geschaltet.

Die Gate-Elektroden von T₂₄ und T₂₅ sind miteinander sowie mit der Drain-Elektrode von T₂₄ verbunden und die Gate-Elektroden der Transistoren T₂₆ und T₂₇ sind miteinander und mit der Drain- Elektrode des Transistors T₂₇ verbunden.

Der Drain-Strom des Transistors T₂₅ ist gleich

wobei β₂₅ den Gewinn dieses Transistors, V _{G 25} seine Gate-Spannung und V _T seine Schwellenspannung darstellen. Zur Vereinfachung der Erläuterung wird angenommen, daß die Ströme in den Transistoren T₂₄ und T₂₅ durch die Strom-Spiegelschaltung der Transistoren T₂₆ und T₂₇ gleich groß sind. Dies bedeutet ferner,

und es folgt, daß

Der Strom I _p hängt daher lediglich von der Spannung V _R am Widerstand R₂ und von den Gewinnen β₂₄ und β₂₅ der Transistoren T₂₄ bzw. T₂₅ ab. Er ist jedoch praktisch unabhängig von der Schwellenspannung dieser Transistoren. Dieser Strom kann auf einfache Weise auf 10 bis 20 Prozent genau eingestellt werden, was durchaus ausreicht, da die Genauigkeit der Bezugsspannung V _R wesentlich höher als die Genauigkeit der Ströme in den einzelnen Teilen der Schaltung ist. Zu bemerken ist, daß die in Teilen A und U _C von Fig. 4 dargestellten Schaltkreise Spannungen liefern, die nur sehr wenig von den Strömen abhängen.

Die Gate-Elektroden der Transistoren T₁₀ und T₂₇ sind miteinander verbunden und diese Transistoren bilden somit eine Stromspiegel­ schaltung, die den Strom I _T, der vom Tansistor T₁₀ an die Transistoren T₁ und T₂ geliefert wird, in Abhängigkeit des Bezugsstroms I _p bestimmt.

Wie in Fig. 4 gezeigt ist, weist der Block I _p ferner einen P-Kanal-Transistor T₂₉ und einen N-Kanal-Transistor T₂₈ auf, deren Leiterstrecken in Serie zwischen die Klemmen der Versorgungs­ spannungsquelle geschaltet sind. Die Gate-Elektrode des Transistors T₂₉ ist mit denjenige der Transistoren T₂₃ und T₂₀ verbunden und die Gate-Elektrode vom Transistor T₂₈ ist mit derjenigen vom Transistor T₂₇ verbunden. Die Transistoren T₂₇ und T₂₈ stellen daher eine Stromspiegelschaltung dar und liefern die Vorspannung für den Transistor T₂₉, welcher die Höhe der durch T₂₃ und T₂₀ fließenden Ströme bestimmt.

Die Transistoren T₂₄ und T₂₆ erfüllen ferner die Aufgabe, einen Strom von entgegengesetzter Richtung zu dem von der Kompensations­ spannungsquelle U _C verbrauchten Strom zu liefern. Diese Ströme müssen einander genau ausgleichen, um dem durch die Widerstände R₁ und R₂ bestimmten Spannungsverhältnis gerecht zu werden. Dies kann durch geeignete Wahl der Dimensionsverhältnisse der Transistoren T₂₆, T₂₈, T₂₉, T₂₀ und T₂₃ erreicht werden, welche folgender Beziehung genügen müssen:

(S₂₃+S₂₀) S₂₈=S₂₆ S₂₉

worin S das W/L Verhältnis des mit dem gleichen Index bezeichneten Transistors darstellt.

Um beim Einschalten der Betriebsspannung das richtige Arbeiten der Schaltung zu gewährleisten, enthält der Block I _p einen Start­ kreis, der durch zwei P-Kanal-Transistoren T₃₀ und T₃₁ sowie einen Kondensator C₂ gebildet wird. Die Source-Elektroden von T₃₀ und T₃₁ sind mit der 0-Klemme der Versorgungsspannungsquelle verbunden. Der Kondensator C₂ ist mit einem seiner Anschlüsse mit der Klemme -V _CC der Versorgungsspannungsquelle und mit seinem anderen Anschluß mit einem gemeinsamen Verbindungspunkt der Drain- Elektrode von T₃₁ und der Gate-Elektrode von T₃₀ verbunden.

Die Drain-Elektrode vom Transistor T₃₀ ist mit der Gate- Elektrode vom Transistor T₂₈ und die Gate-Elektrode vom Transistor T₃₁ mit den Drain- und Gate-Elektroden vom Transistor T₂₉ verbunden. Wenn die Speisespannung eingeschaltet wird, so erlaubt der ursprünglich entladene Kondensator C₂ das Leitend­ werden des Transistors T₃₀, wodurch auch die Transistoren T₁₀, T₂₆, T₂₇, T₂₈, deren Gate-Elektroden mit der Source-Elektrode von T₃₀ verbunden sind, leitend zu werden. Wenn die Gate-Elektroden der entsprechenden P-Kanal-Transistoren genügend vorgespannt sind, wird der Transistor T₃₁ ebenfalls leitend und lädt den Kondensator C₂ auf, wodurch der Start-Transistor T₃0 gesperrt wird. Der gesamte Kreis stabilisiert sich dann bei den oben erwähnten Stromwerten.

Die von der Schaltungsanordnung nach Fig. 4 gelieferte Bezugs­ spannung V _R sowie die einstellbare Ausgangsspannung V _OUT am Spannungsteiler R₁, R₂, sind sehr wenig empfindlich gegenüber Änderungen der Speisespannung, welche Werte zwischen 2 und 10 V annehmen kann, und gegenüber Temperaturänderungen in einem Bereich von -50 bis +100°C.

Die Fig. 5a und 5b zeigen den Aufbau eines normalen N-Kanal- Transistors, während die Fig. 5c und 5d einen N-Kanal-Transistor mit entgegengesetzt dotierter poylkristalliner Silizium-Gate- Elektrode darstellen.

Die Fig. 5a und 5c zeigen die Transistoren im Schnitt und die Fig. 5b und 5d sind schematische Draufsichten, die der Maskenanordnung zur Herstellung der Transistoren entsprechen. Bei beiden Transistoren wurde das Substrat der integrierten Schaltung mit 20 bezeichnet, der den jeweiligen Transistor enthaltende Diffusionsgaben mit 21 und mit 22 eine dicke Oxydschicht, in der Öffnung 23 zur Abgrenzung der Drain- Gate- und Source-Zonen des Transistors angeordnet sind. Inner­ halb dieser Öffnungen ist eine dünne Oxydschicht 24 von einer polykristallinen Siliziumschicht 25 bedeckt.

Im Fall des normalen Transistors von Fig. 5a sind die Drain- Source- und Gate-Zonen vollständig von einer mit Phosphor dotierten Oxydschicht 27 bedeckt, welche nach thermischer Diffusion eine N-Dotierung der jeweils mit 28 und 28′ gezeichneten Source- und Drain-Zonen zur Grenzlinie 26 der Gate-Zone bewirkt, sowie eine N-Dotierung der ganzen Gate-Zone 25. Die effektive Länge L _eff des Kanals dieses normalen Transistors ist in Fig. 3a einge­ zeichnet, während Fig. 5b die Breite W dieses Kanals zeigt. Ferner ist in Fig. 5b eine Gate-Kontaktzone 32 erkennbar, welche außerhalb der Schnittebene von Fig. 5a liegt. Dieser Gate- Kontaktzone ist ein metallisierter Teil 33 zugeordnet.

Wie aus Fig. 5c ersichtlich, ist beim Transistor T₁ der mittlere Teil der polykristallinen Silizium-Gate-Schicht 25 mit einer Schicht 30 aus Bor-dotiertem Oxyd bedeckt. Die Schicht 30 wurde mit Hilfe einer entsprechend Fig. 3d angeordneten Maske 34 durch Ätzen so begrenzt, daß die Source-Zone 28, die Drain-Zone 28′ und die Ränder 25′, 25′′ der Gate-Elektrode über eine Länge von einigen Mikron freibleiben. Diese freigebliebenen Zonen stehen mit der Phosphor-dotierten Oxydschicht 27, wie im Fall des normalen Transistors, in Berührung. Dementsprechend sind nach erfolgter Diffusion die Drain- und Source-Zonen wie üblich dotiert, während der Mittelteil 29 der Gate-Schicht 25 durch eine komplementär dotierte Siliziumschicht gebildet wird. Ein solcher Transistor zeigt das gleiche Verhalten wie drei homogene, in Serie geschaltete Transistoren, und zwar der Mitteltransistor mit ent­ gegengesetzt dotierter polykristalliner Silizium-Gate-Elektrode und zwei kurze seitliche Transistoren mit normaler polykristalliner Silizium-Gate-Elektrode. Der Mitteltransistor verhält sich im wesentlichen gleich wie ein normaler Transistor von derselben effektiven Kanallänge, bei gleichem elektrischen Feld. Jedoch bewirkt der Unterschied zwischen den Kontaktpotentialen des P-dotierten polykristallinen Siliziums und des N-dotierten polykristallinen Siliziums, daß eine höhere Gate-Spannung an den Mitteltransistor angelegt werden muß, um das gleiche elektrische Feld zu erzielen. Der Einfluß der beiden Seitentransistoren ist vernachlässigbar, da diese als kurzgeschlossen betrachtet werden können, wenn der Mitteltransistor im Bereich schwacher Inversion arbeitet.

Aus Fig. 5c ist weiter ersichtlich, daß die effektive Kanal­ länge im Fall des speziellen Transistors gleich dem Abstand zwischen den Begrenzungslinien der entgegengesetzt dotierten Gate- Zone ist, während im Fall des normalen Transistors entsprechend Fig. 3a diese Länge durch den Abstand zwischen den Kanten der seitlichen Diffusionszonen unter der Gate-Schicht dargestellt wird.

Fig. 5d zeigt, daß die Gate-Kontaktzone 32 einerseits die Zonen 25′ und 25′′ und andererseits die Zone 29 überdeckt und daß dieser Kontaktzone ein metallisierter Teil 33 zugeordnet ist.

Ein Transistor mit entgegengesetzt dotierter polykristalliner Siliziumschicht als Gate-Elektrode besitzt eine Gate-Spannung/ Drain-Strom-Kennlinie, die gegenüber der eines normalen Transistors um einen genau definierten Spannungsbetrag verschoben ist, und zwar um ungefähr 1,2 V. Diese Spannungsverschiebung ist gut reproduzierbar, wenn ein hoher Dotierungsgrad im polykristallinen Silizium für beide Dotierungsarten erzielt wurde. Dies bedeutet in der Praxis, daß die Dotierung mehr als als 10²⁰/cm³ beträgt, was dem Degenerationszustand eines Halbleiter-Materials entspricht.

Claims (6)

1. Bezugsspannungsquelle, die als monolithische integrierte Halbleiterschaltungsanordnung in CMOS-Transistortechnik mit Silizium-Gate-Elektrode ausgeführt ist und zwei Bezugstransistoren vom selben Leitfähigkeitstyp aufweist, wobei die Bezugstransistoren Gate-Elektroden aufweisen, die zumindest teilweise aus polykristallinem Silizium bestehen und unterschiedliche Dotierungen aufweisen und die Bezugsspannungsquelle so herge­ stellt ist, daß die Bezugsspannung bereits im wesentlichen temperaturunabhängig ist, dadurch gekennzeichnet, daß die Gate-Elektrode des ersten Bezugstransistors (T 1) eine Dotierung aufweist, die dem Dotierungstyp der Drain- und Source-Zonen dieses Bezugs­ transistors entgegengesetzt ist, daß die Gate-Elektrode des zweiten Bezugstransistors (T 2) vom gleichen Dotierungstyp wie die Drain- und Source-Zone dieses zweiten Transistors (T 2) ist, und daß zur zusätzlichen Temperaturstabili­ sierung eine gesteuerte Spannungsquelle zur Liefe­ rung einer zur absoluten Temperatur proportionalen Kompensationsspannung (U _C) vorgesehen ist, die der Versorgungsspannung der Bezugstransistoren (T 1, T 2) überlagert ist.

2. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugstransistoren (T 1), T 2) mit ihren Source-Elektroden miteinander und über ein strombestimmendes Element (K _T) mit der ersten Klemme (-V _CC) der Versorgungsspannungsquelle verbunden sind, während die Drain-Elektroden dieser Bezugstransistoren jeweils über ein Wider­ standselement (R 3, R 4) mit der zweiten Klemme (0) dieser Versorgungsspannungsquelle sowie jeweils mit einer entsprechenden Eingangsklemme eines Differentialverstärkers (A₁) verbunden sind, dessen Ausgang mit der zweiten Klemme (0) der Versorgungsspannungsquelle verbunden ist, und daß ferner die Kompensationsspannungsquelle (U _C) so geschaltet ist, daß sie eine mit der Temperatur steigende Kompensationsspannung liefert, die zwischen der Gate-Elektrode des zweiten Bezugs­ transistors (T 2) und der Ausgangsklemme des Differential­ verstärkers (A 1) angelegt ist, so daß die Kompen­ sationsspannung von der Potentialdifferenz zwischen der Gate-Elektrode des zweiten Bezugstransistors (T 2) und der zweiten Klemme (0) der Versorgungs­ spannungsquelle substrahiert wird, um die resultie­ rende Bezugsspannung (VR) temperaturunabhängig zu machen.

3. Bezugsspannungsquelle nach Anspruch 2, dadurch gekennzeichnet, daß sie einen Spannungsteiler (R₁, R₂) aufweist, der zwischen die Ausgangsklemme (V _out) des Differentialverstärkers (A₁) und die zweite Klemme (0) der Versorgungsspannungsquelle geschaltet ist, wobei die Kompensations-Spannungs­ quelle (U _C) so geschaltet ist, daß die Kompensations­ spannung zwischen einem Zwischenpunkt des Spannungs­ teilers und der Gate-Elektrode des zweiten Bezugs­ transistors (T 2) angelegt wird und damit eine Ausgangsspannung (V _out), die proportional zur Bezugsspannung (V _R) ist, zwischen den Klemmen des Spannungsteilers (R₁, R₂) auftritt.

4. Bezugsspannungsquelle nach Anspruch 2, dadurch gekennzeichnet, daß das strombestimmende Element ein Speisetransistor (T₁₀) vom selben Leitfähigkeits­ typ wie der Bezugstransistor (T 1, T 2) ist, wobei die Leitungsstrecke dieses Speisetransistors zwischen den gemeinsamen Verbindungspunkt der Source-Elektroden der Bezugstransistoren und der ersten Klemme (-V _CC) der Versorgungsspannungs­ quelle geschaltet ist und das Gate-Potential desselben die Summe der Drain-Ströme der beiden Bezugstransistoren bestimmt, und daß die Drain- Elektroden der Bezugstransistoren jeweils mit den Drain-Elektroden von ersten Transistoren (T₁₃, T₁₁) einer ersten und einer zweiten Stromspiegel­ schaltung verbunden sind, welche Stromspiegel­ schaltungen jeweils einen weiteren Transistor (T₁₄, T₁₂) eines zu dem der Bezugstransistoren entgegen­ gesetzten Leitfähigkeitstyp aufweisen, wobei die Source-Elektroden dieser ersten und zweiten Transistoren der Stromspiegelschaltungen mit der zweiten Klemme (0) der Versorgungsspannungs­ quelle verbunden sind und die Gate-Elektroden der ersten und zweiten Transistoren jeder Strom­ spiegelschaltung miteinander und mit der Drain-Elektrode der ersten Transistoren der Stromspiegelschaltungen verbunden sind, wobei die Drain-Elektrode des zweiten Transistors (T₁₄) der ersten Stromspiegel­ schaltung mit der Drain-Elektrode und der Gate- Elektrode eines ersten, der dritten Stromspiegelschaltung zugeordneten Transistors (T₁₅) verbunden ist, welcher erste Transistor (T₁₅) vom selben Leitfähigkeitstyp wie die Bezugstransistoren ist und mit seiner Source-Elektrode an die erste Klemme (-V _CC) der Versorgungsspannungsquelle angeschlossen ist, wobei die Drain-Elektrode des zweiten Transistors (T₁₂) der zweiten Stromspie­ gelschaltung mit der Drain-Elektrode eines zweiten, der dritten Stromspiegelschaltung zugeordneten Transistors (T₁₆) verbunden ist, welcher zweite Transistor vom selben Leitfähigkeitstyp wie die Bezugstransistoren ist und mit seiner Source- Elektrode und seiner Gate-Elektrode jeweils mit der Source-Elektrode bzw. der Gate-Elektrode des ersten, der dritten Stromspiegelschaltung zugeordneten Transistors (T₁₅) verbunden ist, so daß die Drain-Source-Spannung des zweiten, der dritten Stromspiegelschaltung zugeordneten Transistors (T₁₆) die Ausgangsspannung des Differentialverstärkers (A₁) dargestellt.

5. Bezugsspannungsquelle nach Anspruch 2, dadurch gekennzeichnet, daß die Kompensationsspannungsquelle (U _C) zumindest ein Paar von Transistoren desselben Leitfähigkeitstyps aufweist, die im Bereich schwacher Inversion arbeiten, wobei jedes dieser Transistor­ paare einen ersten Transistor (T₂₂, T₁₉) auf­ weist, der mit seiner Drain-Elektrode an die Source-Elektrode eines zweiten Transistors (T₂₁, T₁₈) desselben Paares angeschlossen ist, wobei die Gate-Elektroden der Transistoren jedes Paares miteinander und mit der Drain-Elektrode des zweiten Transistors dieses Paares verbunden ist und die Substrate oder Diffusionsgräben der Transistoren jedes Paares miteinander verbunden sind, wobei ferner die Drain-Elektroden der zweiten Transistoren jedes Paares jeweils über ein entsprechendes strombestimmendes Element (T₂₃, T₂₀) mit der zweiten Klemme (0) der Versorgungsspannungsquelle verbunden sind, die Drain-Elektrode des ersten Transistors (T₂₂) des ersten Paares mit der Gate- Elektrode des zweiten Bezugstransistors (T₂) verbunden ist, die Source-Elektrode des ersten Transistors (T₂₂) jedes Paares mit der Drain-Elektrode des ersten Transistors (T₁₉) des folgenden Paares und die Source-Elektrode des ersten Transis­ tors (T₁₉) des letzten Paares mit einem Punkt verbunden ist, dessen Potential sich in Abhängigkeit von der Ausgangsspannung des Differentialverstärkers (A₁) ändert.

6. Bezugsspannungsquelle nach Anspruch 4, dadurch gekennzeichnet, daß sie eine Bezugsstromquelle (I _p) zur Bestimmung zumindest der Summe der Drain- Ströme der Bezugstransistoren, welche Bezugsstrom­ quelle einen ersten (T₂₅) und einen zweiten (T₂₄) Transistor eines zu dem des Speisetransistors (T₁₀) entgegengesetzten Leitfähigkeitstyps auf­ weist, sowie einen dritten (T₂₄) und einen vierten (T₂₆) Transistor desselben Leitfähigkeitstyps wie der genannte Speisetransistor aufweist, wobei die Leitungsstrecken des ersten und dritten Transistors in Serie zwischen die Klemmen der Speisespannungsquelle geschaltet sind und die Leitungsstrecken des zweiten und vierten Transis­ tors in Serie zwischen einem Punkt, dessen Potential sich in Abhängigkeit von der Ausgangsspannung des Differentialverstärkers ändert, und der ersten Klemme (-V _CC) der Versorgungsspannungsquelle geschaltet sind, wobei die Gate-Elektroden des ersten und des zweiten Transistors untereinander und mit der Drain-Elektrode des zweiten Transistors verbunden sind und die Gate-Elektroden des dritten und des vierten Transistors miteinander und mit der Drain-Elektrode des dritten Transistors sowie mit der Gate-Elektrode des Speisetransistors verbunden sind.