DE2951835A1

DE2951835A1 - Integrierte bezugsspannungsquelle

Info

Publication number: DE2951835A1
Application number: DE19792951835
Authority: DE
Inventors: Bernard Dipl Phys Gerber; Henri Oguey
Original assignee: Centre Electronique Horloger SA
Current assignee: Centre Electronique Horloger SA
Priority date: 1978-12-22
Filing date: 1979-12-21
Publication date: 1980-07-10
Also published as: DE2951835C2; GB2044530A; JPS55123160A; GB2044530B; CH628462A5; US4327320A

Description

Integrierte BezugsspannungsquelLe

Die vorliegende Erfindung betrifft eine Bezugsspannungsquelle entsprechend dem Oberbegriff des Patentanspruchs 1.

Aus dem Artikel von Yannis P. Tsividis und Richard W. Ulmer "A CMOS Reference Voltage Source", erschienen in "1978 IEEE International Solid-state Circuits conference, Digest of Technical Papers", Band XXI, Seiten 48 und 49, ist ein Vorschlag bekannt, wonach zwei im schwachen Inversionsbereich arbeitende MOS-Transistoren verwendet werden, deren Gate-Elektroden jeweils mit den Drain-Elektroden verbunden sind, wobei aus der Differenz zwischen den an diesen Transistoren auftretenden Spannungen eine Spannung mit positivem Temperaturkoeffizienten abgeleitet wird. Diese kann zu einer an einem als Diode geschalteten bipolaren Transistor auftretenden Spannung mit negativem Temperatur-Koeffizientenaddiert werden. Diese Lösung läuft jedoch darauf hinaus, zwei stark temperaturabhängige Spannungen zu kombinieren und es ist daher schwierig in der Praxis eine resultierende Temperatur-unabhängige Spannung zu erreichen,insbesondere im Hinblick auf die Streuung der Herstellungsparameter.

Eine weitere Bezugsspannungsquelle wurde von Robert A. Blauschild und anderen in der oben genannten Veröffentlichung, Seiten 50 und 51, unter dem Titel "An NMOS Voltage Reference" beschrieben. Dieser Vorschlag benutzt die Differenz zwischen den Gate-Spannungen von MOS-Transistoren des Anreicherungs- und des Verarmungstyps. Dies erlaubt eine wenig temperaturabhängige Bezugsspannung zu erzielen, doch wird deren Wert von einem Implantationsverfahren bestimmt. Ein solches Verfahren erfordert im übrigen einen zusätzlichen Verfahrensschritt, welcher selektiv bei einem der Transistoren angewandt werden muss, wodurch sich die Herstellungskosten der komplementären Siliziumgate-Transistoren, in denen ein solcher Verfahrensschritt normalerweise nicht verwendet wird,

030028/0 7 99

buträchtlieh erhöhen.

Aus der US-Patentschrift 3'975'648 ist auch eine Bezugsspannungsquelle bekannt, die zwei weitgehend gleiche Feldeffekt-Transistoren mit isolierter Gate-Elektrode verwendet, die verschiedene "flat-band-Spannungswerte aufweisen. Diese Transistoren werden so vorgespannt, dass sie bei gleichen Drain-Spannungen gleiche Drain-Ströme führen und die sich ergebende Potentialdifferenz zwischen den Gate-Anschlüssen erzeugt eine leicht temperaturabhängige Bezugsspannung. Die Verwirklichung dieser bekannten Bezugsspannungsquelle beruht jedoch auf der Verwendung von verschiedenen Metallen oder von verschiedenen Halbleiter-Materialien zur Bildung der Gate-Elektroden der Bezugstransistoren. Dies führt zu zusätzlichen und kostspieligen Verfahrensschritten.

Schliesslich ist bereits an sich bekannt, dass die zur Inversion einer MOS-Anordnung notwendige Schwellenspannung durch Verwendung eines in geeigneter Weise dotierten Halbleiter-Materials als Gate-Elektrode verschoben und selektiv bestimmt werden kann (US-Patentschrift 3'673'47I, DE-OS 2'338'239).

Der Erfindung liegt die Aufgabe zugrunde, eine in CMOS-Transistortechnik mit Silizium-Gate-Elektrode herstellbare Bezugsspannungsquelle zu schaffen, die praktisch unabhängig von den üblichen Herstellungstoleranzen, sowie von den Herstellungs- und Betriebsbedingungen der verwendeten Transistoren ist. Insbesondere strebt die Erfindung die Erzielung einer geringen Temperaturabhängigkeit und die Möglichkeit an, den Temperatur-Koeffizienten der gesamten Ausgangsspannung der Bezugsspannungsquelle auf einfache Weise auf null zu bringen, wobei diese Ausgangsspannung ferner praktisch unabhängig von Abweichungen der Speisespannung sein soll.

Dies wird erfindungsgemäss durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale erreicht.

Die solcherweise erhaltende Bezugsspannung wird somit durch die

0 3 0 0 2 8 / C 7 ":; 9

Differenz zwischen den Kontaktpotentialen der Gate-Elektroden zweier Bezugstransistoren von sehr ähnlichem Aufbau bestimmt. Die Bezugsspannung hängt demnach im wesentlichen von einer physikalischen Grundgrösse ab und wird nur in äusserst geringem Masse von den Herstellungstoleranzen und den Arbeitsbedingungen des Kreises, insbesondere auch von der Speisespannung beeinflusst. Die notwendige Speisespannung ist verhältnisniässig niedrig, nämlich in der Grössenordnung von 2 V, und der Stromverbrauch der Bezugsspannungsquelle ist ebenfalls sehr gering. Die gelieferte Bezugsspannung hat einenentsprechend niedrigen Trent und beträgt beispielsweise etwa 1,2 V.

Die Erfindung wird im folgenden anhand verschiedener Ausführungsbeispiele und mit Hilfe der beigefügten Zeichnungen näher beschrieben. Es zeigen

Figur 1 das Grundschema der Schaltungsanordnung der erfindungsgemässen Bezugsspannungsquelle.

Figur 2 das Schaltschema einer ersten Ausführungsform,

die Figuren 3a und 3b, jeweils im Schnitt und in schematischer Draufsieht,einen in normaler Art dotierten Bezugstransistor,

die Figuren 3c und 3d, jeweils im Schnitt und in schematischer Draufsicht, einen Bezugstransistor mit umgekehrt dotiertem polykristallinem Silizium-Gate,

Figur 4 das Schaltschema einer anderen Ausführungsform der erfindungsgemässen Bezugsspannungsquelle,

Figur 5 ein detailliertes Schaltbild der Quelle nach Figur 4,

Figur· 6 das Schaltschema einer temperaturkompensierten Bezugsspannungsque1Ie,

Figur 7 das Schaltschema einer anderen Ausführungsform einer

030028/0703

temperaturkonipensierten Bezugsspannungsquel ie ,

figur 8 die Abhängigkeit der in der Schaltungsanordnung von Figur 7 für die Temperaturkompensation massyeblichen Spannungen von der absoluten Temperatur und

Figur 9 ein detailliertes Schaltbild einer Bezugsspannungsquolle, gemäss Figur 7.

Die allgemeine Schaltungsanordnung der erfindungsgemässen Bezugsspannungsquelle nach Figur 1 weist zwei Bezugstransistoren Ί' und T auf, wobei der Transistor T ein N-Kanal-MOS-Transistor ist, dessen Gate-Elektrode zu mindest teilweise aus polykristallinem Silizium besteht, welches entgegengesetzt dotiert ist wie die Drain- und Source-Zonen dieses Transistors. Diese spezielle Ausführung ist symbolisch durch einen Kreis um das übliche Transistorsymbol dargestellt. Der zweite Bezugstransistor T ist ebenfalls ein N-Kanal-MOS-Transistor, jedoch in der üblichen Ausführungsform, in der die Gate-Elektrode aus polykristallinem Silizium besteht, das in derselben Art wie die Drain- und Source-Zonen dotiert ist. Die Leitungsstrecke zwischen der Drain-Elektrode D, und der Source-Elektrode S des Bezugstransistors T. wird von einer ersten Stromquelle K, gespeist, die einen Strom I. liefert, und die Spannung zwischen Drain-Elektrode D und Gate-Elektrode G₁ wird durch eine Spannungsquelle U. bestimmt, die im wesentlichen unabhängig von Schwankungen des Stromes I. ist. Die Leitungsstrecke des zweiten Bezugstransistors T zwischen Drain-Elektrode D„ und Source-Elektrode S₂, wird von einer zweiten Stromquelle K-gespeist, die einen zu I, proportionalen Strom I„ liefert. Die Spannung zwischen Gate-Elektrode G» und Source-Elektrode S_? wird von einer gesteuerten Spannungsquelle U bestimmt, wobei die zur Erzielung des gewünschten Stromes I₂ dienenden Steuermittel in Figur 1 nicht dargestellt sind. Die Schaltung von Figur 1 enthält ferner Mittel B,, B„ und B.zur Herstellung einer Spannung V , welche gleich der Differenz zwischen den Gate-Source-

030028/0793

Spannungen der beiden BezugstransisLoren ist.

Zur Erklärung der Funktionsweise dieser Anordnung wird der Fall betrachtet, in dem die Trans is Loren T, und T jeweils in getrennten Diffusionsgräben hergestellt sind, wobei die Source-Elektrode jedes Transistors mit dem entsprechenden Diffusionsgraben verbunden ist, und in dem T eine niedrige Schwellenspannung aufweist, während T eine um etwa 1,2 V höhere Schwellenspannung als T₂ besitzt. Die Transistoren T und T haben vorzugsweise die gleichen Abmessungen, d.h. die gleiche effektive Kanallänge und -breite, und die Stromquellen liefern sehr kleine Ströme I und I , beispielsweise von weniger als 1 ilA, so dass die Stromdichten in den Transistoren dem Bereich schwacher Inversion entsprechen. Die Drain-Source-Spannung von T wird grosser als 1,2 V gewählt, so dass T, im Sättigungsbereich arbeitet. Wenn der stationäre Zustand des Kreises erreicht ist, hat der Transistor T die gleiche Drain-Source-Spannung wie T, und ist ebenfalls gesättigt. Die Source-Strom/ Gate-Source-Spannung-Kennlinien haben dann die gleiche Form, sind jedoch spannungsmässig um die Differenz AV zwischen den Kontaktpotentiala^ der beiden verschieden dotierten polykristallinen Silizium-Gate-Elektroden gegeneinander verschoben. Da die Stromquellen K,, K dasselbe Stromniveau in beiden Transistoren herstellen, beträgt die Differenz V zwischen den Gate-Source-Spannungen beider Transistoren V„„, und V„„_ praktisch auch AV.

Figur 2 zeigt schematisch eine praktische Ausführungsform einer Schaltung, die aus der allgemeinen Anordnung von Figur 1 abgeleitet ist. In diesem Beispiel ist die Spannung U₁ null, wobei die Gate- und Drain-Elektroden von T miteinander verbunden sind und der gemeinsame Verbindungspunkt an die Klemme 0 (Masse) der Speisespannungsquelle, d.h. an das Substrat der Transistoren angeschlossen ist. Die Drain-Elektrode des Transistors T ist ebenfalls mit Masse verbunden und die Stromquellen K.. und K„

030028/0793

sind jeweils in Serie mit den Leitungsstrecken von T und Inzwischen die jeweiligen Source-Elektroden dieser Transistoren und die negative Klemme ~V der Speisespannungsquelle geschaltet. Ein Differentialverstärker A ist mit. einem Eingang E an die Source-Elektrode von T, und mit einem anderen, invertierenden Eingang E- an die Source-Elektrode von T angeschlossen. Die Ausgangsklemme S des Differentialverstärkers ist an die Gate-Elektrode von T- angeschlossen. In diesem Fall stellt somit der Di fferentialverstarker die gesteuerte Stromquelle U_ von Figur dar und die Bezugsspannung V erscheint zwischen Masse und der Gate-Elektrode des Transistors T .

Eine Alternative zu der Ausführungsform, in der die beiden Transistoren T₁ und T- in getrennten Diffusionsgräben angeordnet sind, um jeglichen Modulationseffekt der Schwellenspannung dieser Transistoren zu vermeiden, besteht darin, die Transistoren T und T in einem gemeinsamen Diffusionsgraben herzustellen, der an eine der Source-Elektroden dieser Transistoren oder an ein negativeres Potential angeschlossen ist. Die Differenz zwischen den Gate-Spannungen wird von dem Potential des Diffusionsgrabens nicht beeinflusst und die Modulation der Schwellenspannungen durch dieses Potential hat daher die gleiche Wirkung auf beide Transistoren.

Gemäss einer anderen Ausführungsform sind T und T P-Kanal-

Transistoren, deren Drain-Elektroden und die Gate-Elektrode von

T- mit der negativen Klemme ~V der Speisespannungsquelle verbunden sind.

Die Figuren 3a und 3b zeigen den Aufbau eines normalen N-Kanal-Transistors, während die Figuren 3c und 3d einen N-Kanal-Transistor mit entgegengesetzt dotierter polykristalliner Silizium-Gate-Elektrode darstellen.

030028/07 9

Die Figuren 3a und 3c zeigen die Transistoren im Schnitt und die Figuren 3b und 3d sind schematische Draufsichten, die der Maskenanordnung zur Herstellung der Transistoren entsprechen. Bei beiden Transistoren wurde das Substrat der integrierten Schaltung mit 20 bezeichnet, der den jeweiligen Transistor enthaltende Diffusionsgraben mit 21, und mit 22 eine dicke Oxydschicht, in der Oeffnungen 2 3 zur Abgrenzung der Drain-Gate- und Source-Zonen des Transistors angeordnet sind. Innerhalb dieser Oeffnungen ist eine dünne Oxydschicht 24 von einer polykristallinen Siliziumschicht 25 bedeckt.

Im Fall des normalen Transistors von Figur 3a sind die Drain-Source- und Gate-Zonen vollständig von einer mit Phosphor dotierten Oxydschicht 27 bedeckt, welche nach thermischer Diffusion eine N-Dotierung der jeweils mit 28 und 28' gezeichneten Source- und Drain-Zonen zur Grenzlinie 26 der Gate-Zone bewirkt, sowie eine N-Dotierung der ganzen Gate-Zone 25. Die effektive Länge L _f_ des Kanals dieses normalen Transistors ist in Figur 3a eingezeichnet, während Figur 3b die Breite W dieses Kanals zeigt. Ferner ist in Figur 3b eine Gate-Kontaktzone 32 erkennbar, welche ausserhalb der Schnittebene von Figur 3a liegt. Dieser Gate-Kontaktzone ist ein metallisierter Teil 33 zugeordnet.

Wie aus Figur 3c ersichtlich, ist beim Transistor T, der mittlere Teil der polykristallinen Silizium-Gate-Schicht 25 mit einer Schicht 30 aus Bor-dotiertem Oxyd bedeckt. Die Schicht 30 wurde mit Hilfe einer entsprechend Figur 3d angeordneten Maske 34 durch Ätzenso begrenzt, dass die Source-Zone 21, die Drain-Zone 21' und die Ränder 25'> 25'' der Gate-Elektrode über eine Länge von einigen Mikron freibleiben. Diese freigebliebenen Zonen stehen mit der Phosphor-dotierten Oxydschicht 27,wie im Fall des normalen Transistors, in Berührung. Dementsprechend sind nach erfolgter Diffusion die Drain- und Source-Zonen wie üblich dotiert, während der Mittelteil 29 der Gate-Schicht 2 5 durch eine komplementär

030028/0798

ORIGINAL INSPECTED

dotierte Siliziumschicht gebildet wird. Ein solcher Transistor zeigt das gleiche Verhalten wie drei homogene, in Serie geschaltete Transistoren, und zwar der Mitteltransistor mit entgegengesetzt dotierter polykristalliner Silizium-Gate-Elektrode und zwei kurze seitliche Transistoren mit normaler polykristalliner Silizium-Gate-Elektrode. Der Mitteltransistor verhält sich im wesentlichen gleich wie ein normaler Transistor von derselben effektiven Kanallänge, bei gleichem elektrischen Feld. Jedoch bewirkt der Unterschied zwischen den Kontaktpotentialen des P-dotierten polykristallinen Siliziums und des N-dotierten polykristallinen Siliziums, dass eine höhere Gate-Spannung an den Mitteltransistor angelegt werden muss, um das gleiche elektrische Feld zu erzielen. Der Einfluss der beiden Seitentransistoren ist vernachlässigbar, da diese als kurzgeschlossen betrachtet werden können, wenn der Mitteltransistor im Bereich schwacher Inversion arbeitet.

Aus FigurJ3c ist weiter ersichtlich, dass die effektive Kanallänge im Fall des speziellen Transistors gleich dem Abstand zwischen den Begrenzungslinien der entgegengesetzt dotierten Gate-Zone ist, während im Fall des normalen Transistors entsprechend Figur 3a diese Länge durch den Abstand zwischen den Kanten der seitlichen Diffusionszonen unter der Gate-Schicht dargestellt wird.

Figur 3d zeigt, dass die Gate-Kontaktzone 32 einerseits die Zonen 25' und 25¹¹ und andererseits die Zone 29 überdeckt und dass dieser Kontaktzone ein metallisierter Teil 33 zugeordnet ist.

Ein Transistor mit entgegengesetzt dotierter polykristalliner Siliziumschicht als Gate-Elektrode besitzt eine Gate-Spannung/ Drain-Strom-Kennlinie, die gegenüber der eines normalen Transistors um einen genau definierten Spannungsbetrag verschoben ist, und

030028/07S8

zwar um ungefähr 1,2 V. Diese Spannungsverschiebung ist gut reproduzierbar, wenn ein hoher Dotierungsgrad im polykristallinen Silizium für beide Dotierungsarten erzielt wurde. Dies bedeutet

20 in der Praxis, dass die Dotierung mehr als 10 /cm3 beträgt, was dem Degenerationszustand eines Halbleiter-Materials entspricht.

Figur 4 zeigt schematisch eine andere Ausführungsform einer Bezugsspannungsquelle, die aus dem allgemeinen Schaltbild von Figur 1 abgeleitet ist. Diese Ausführungsform ist in besonders einfacher Weise aufgebaut. Der Transistor T, ist mit siner Source-Elektrode an die negative Klemme "V _r einer Speisespannungsquelle angeschlossen, während seine Gate-Elektrode und seine Drain-Elektrode an eine Stromquelle K* und an die Gate-Elektrode des Bezugstransistors T₂ angeschlossen sind. Die Drain-Elektrode des Transistors T_ ist mit der andern Klemme 0 der Speisespannungsquelle, d.h. mit der Masse verbunden. Die Source-Elektrode des Transistors T₂ ist mit einer zweiten Stromquelle K* verbunden. Die beiden Stromquellen K* und K* , welche jeweils Ströme I, und I„ liefern, sind daher in Serie mit den Leitungsstrecken der entsprechenden Bezugstransistoren geschaltet.

Bezeichnet man mit V-,und V_„ die Gate-Spannungen und mit V_, und

CjI G2 oJ.

V_cO die Source-Spannungen gegenüber Masse der Transistoren T₁ bzw. T_, so ergibt sich aus der Anordnung von Figur 4, dass

V-, = V-,_ und weiter, dass

OJ. IjZ
^VR - ^VGS1 - ^VGS2 ^{= (V}G1 " ^VSl> " ^(VG2 " ^V _S2^} = ^VS2 " ^VS1.

Die Bezugsspannung V_D erscheint daher unmittelbar zwischen den Source-Elektroden der Bezugstransistoren, wobei die Mittel B, bis B₃ von Figur 1 eine einfache Zwischenverbindung zwischen den Gate-Elektroden der beiden Transistoren werden und die Spannung U-automatisch durch die Schaltung des Transistors T₂ als Source-Folger erhalten wird.

030028/0798

Figur 5 zeigt ein detailliertes Schaltbild einer Bezugsspannungsquelle, die auf der Anordnung von Figur 4 beruht. Der Transistor T, erhält Strom durch einen Speisetransistor Tj., dessen Leitungsstrecke in Serie mit der des Transistors T. geschaltet ist und der Teil einer Stromspiegelanordnung T , T ist. Ein Transistor T_ von bezüglich T komplementärer Art,ist mit seiner Leitungsstrecke in Serie mit derjenigen von T. geschaltet, wobei die Gate-Elektrode von T^ mit derjenigen von T₁ verbunden ist. Ein Transistor T₆ vom selben Leitfähigkeitstyp wie T₃, ist mit seiner Source- bzw. Drain-Elektrode jeweils mit denjenigen des Transistors T verbunden, während seine Gate-Elektrode mit dem Zwischenpunkt einer Serienschaltung einer Diode D und eines Transistors C verbunden ist, welche Serienschaltung zwischen den Klemmen 0 und -ν__ der Speisespannungsquelle liegt. Der Transistor T_ß, C und D dienen dazu, den Kreis T., T-, T-, T₁. betriebsbereit zu machen. Dieser Kreis erreicht seinen Gleichgewichtszustand bei einem Stromverhältnis in T_ und T , welches dem Stromverhältnis in der Spiegelschaltung T₄, T_{5 entspricht>
Der} Transistor T₃ besitzt einen sehr kleinen Gewinnfaktor.

Die Source-Elektrode des Transistors T ist mit der Drain-Elektrode des Transistors T_q verbunden, dessen Source-Elektrode ihrerseits mit der negativen Klemme -V verbunden ist und welcher Teil einer Stromspiegelschaltung T_g, T ist. Die Drain- und Gate-Elektrodendes zweiten Transistors T₀ dieser Spiegelschaltung

sind mit der Drain-Elektrode eines Transistors T verbunden, dessen Source-Elektrode an Masse liegt und dessen Gate-Elektrode mit denjenigen der Transistoren T und T verbunden ist. Durch diese Verbindung der Gate-Elektroden wird erreicht, dass der durch den Transistor T fliessende Strom I₃ praktisch gleich dem durch den Transistor T, fliessenden Strom I. wird.

Die Transistoren von Figur 5 können z.B. die nachstehenden geometrischen Abmessungen besitzen, wobei W und L die Breite

030028/07Q8

bzw. effektive Länge der entsprechenden Transistoren darstellen und in Mikron ausgedrückt sind.

^Tl	: W/L	= 100/20	^T6	: W/L = 12/8
^T2	: W/L	= 100/22	^T7	: W/L = 10/20
^T3	: W/L	8/660	^T8	: W/L =, 20/20
^T4	: W/L	= 200/20	^T9	: W/L = 20/20
^T5	: W/L	= 10/20

Bei der Herstellung der diesem Beispiel entsprechenden Schaltung wurden beide Arten von polykristallinem Silizium durch die angewandte Technologie in hohem Grade dotiert (etwa 10 /cm²) und wurden die folgenden charakteristischen Ergebnisse erzielt:

V_n : Mittelwert 1,164 V, Standard-Abweichung : 0,012 V I₁ = I₂ = 5 bis 15 nA

Auswirkung der Aenderung von V= 1,8 bis 3 V :AV_D = 0,001 V Auswirkung der Aenderung von T = -20 bis 80°C:AV = -0,039 V

Die mit Hilfe der vorstehend beschriebenen Schaltungen erhaltenen Bezugsspannungen weisen eine praktisch lineare Temperaturabhängigkeit mit negativer Steigung auf. Es hat sich gezeigt, dass diese Abhängigkeit zu_mindest um einen Faktor 10 verringert werden kann, wenn man eine zur absoluten Temperatur proportionale Kompensationsspannung U der Speisespannung des Transistors T, überlagert.

Figur 6 zeigt das Grundschema einer solchen temperaturkompensierten Bezugsspannungsquelle, welche von dem Schaltbild von Figur 2 abgeleitet ist. Eine Spannungsquelle U-, welche eine zur absoluten Temperatur T proportionale Spannung liefert, ist zwischen Masse (0) und der Gate-Elektrode des Transistors T, geschaltet. Die weitere Schaltung ist analog zu Figur 2. An der Gate-Elektrode von T₂ erscheint daher eine Bezugsspannung V_n, welche gleich der Differenz

030028/0738

zwischen den Gate-Spannungen von T, und T weniger der Spannung U ist. In dieser Schaltung kann die Drain-Elektrode von T, auch mit Masse verbunden werden, da der Drain-Strom sehr wenig von der Drain-Spannung abhängt.

Figur 7 zeigt eine andere Ausführungsform einer temperaturkompensierten Bezugsspannungsquelle, in der die Kompensationsspannung U-, nicht zur Speisespannung von T, addiert wird, sondern von der regulierten Spannung subtrahiert wird, wodurch eine niedrigere Speisespannung verwendet werden kann.

In der Schaltung von Figur 7 haben die Transistoren T, und T» im wesentlichen dieselben Abmessungen und sind Teil des Eingangkreises eines DifferentialverstärkeraA, Die Source-Elektroden dieser beiden Transistoren sind miteinander verbunden und an eine Stromquelle Κ~ angeschlossen, die einen Strom I„, liefert. Die Leitungsstrecken der Transistoren T, und T„ sind in Serie mit Widerständen R₃ bzw. R. und mit der gemeinsamen Stromquelle K„ zwischv-.i die Klemmen 0 und -V einer Speisespannungsquelle geschaltet.

Die Drain-Elektroden der Transistoren T₁ und T₂ sind jeweils mit den Eingangsklemmen + und - des Differentialverstärkers A, verbunden, dessen Ausgang über einen Spannungsteiler R^, R, mit der Masse-Klemme 0 verbunden ist. Der Zwischenpunkt des Spannungsteilers ist über eine Kompensations-Spannungsquelle U_,, wie derjenigen von Figur 6, mit der Gate-Elektrode des Transistors T₂ verbunden. Eine Ausführungsform einer solchen Kompensations-Spannungsquelle wird nachfolgend im Zusammenhang mit Figur näher beschrieben.

Die Gate-Elektrode des Transistors T,, die aus entgegengesetzt dotiertem polykristallinen Silizium besteht, ist an Masse gelegt. Der Strom I₁- aus der Stromquelle K teilt sich zwischen den Bezugstransistoren T, und T„ auf und die entsprechenden Teilströme

030028/0738

fliessen jeweils durch die Widerstände R^ und R.. Wenn diese Widerstände gleich gross sind, dann wird die Differenz zwischen den Spannungen am Eingang des Differenzialverstärkers A, gleich der Differenz zwischen den durch diese Widerstände fliessenden Strömen. Diese Differenzspannung wird verstärkt und regelt die Gate-Spannung des Transistors T» derart, dass diese Differenz 0 wird, d.h. dass gleich grosse Strome durch die Transistoren T₁ und T fliessen. Im ausgeglichenen Zustand ist die Spannung am Zwischenpunkt des Spannungsteilers R,, R₀ gleich

^VR ^{= V}GS1 - ^VGS2 ^{+ U}C und die Ausgangsspannung des Verstärkers A,

V
^VOÜT

^R2

Figur 8 veranschaulicht die Temperaturkompensation in den Schaltungen von Figur 6 und 7. Die Kurve a stellt die Differenz V„_o - V_. zwischen den Gate-Spannungen der Transistoren T₁ und T₀,

KjZ CjX X Z

die von gleichen Strömen durchflossen werden, in Abhängigkeit von der absoluten Temperator T in Grad Kelvin dar.Die gemessene Veränderung dieser Differenz erweist sich als praktisch linear von der Temperatur abhängig. Durch Extrapolation des linearen Teiles a bis T=O, erhält man einen Spannungswert V_D_. Die Kompensations-

— VXJ

Spannungsquelle U ist so ausgeführt, dass sie eine zu T proportionale Spannung liefert, wie sie durch die Gerade b dargestellt ist, welche die gleiche Steigung wie die Gerade a besitzt. Wird diese Spannung U von V_ß2 - V_Q, abgezogen, dann erhält man eine Bezugsspannung V , die unabhängig von der Temperatur und gleich V_RQ ist (Linie c) .

Der Spannungsteiler R,, R- ermöglicht den Abgriff einer temperaturkompensierten Ausgangsspannung ^ν _Οπτ' ^{die noner als v}r ^{ist und} leicht auf einen gewünschten Wert eingestellt werden kann. Eine

030028/0708

Feinabstimmung dieser Ausgangsspannung kann während der Herstellung erfolgen und erlaubt Schwankungen von V„„ - V^₁ von einigen Prozent auszugleichen. Ein Potentiometer kann ebenfalls an Stelle von R, und R„ verwendet werden, um eine einstellbare Bezugsspannung zu erhalten. Wenn der Verstärker A, einen gewissen Strom zu liefern vermag, dann kann eine Widerstandslast an den Ausgang des Verstärkers angeschlossen werden, ohne dass die Ausgangsspannung,dank des geringen internen Widerstandes des Kreises,merklich absinkt.

Figur 9 zeigt ein detailliertes Schaltbild einer temperaturkompensierten Bezugsspannungsquelle entsprechend dem Prinzipschema von Figur 5. Die gemeinsame Stromquelle K_T ist in diesem Schaltbild ein N-Kanal-Transistor T_1n. Die Widerstände R_ und R.

10 3 4

von Figur 7 werden von zwei P-Kanal-Transistoren T,., ^und T₁₁ gebildet, deren Gate-Elektroden jeweils an die entsprechenden Drain-Elektroden dieser Transistoren angeschlossen sind. T , und T₁₁ verhalten sich daher wie nicht-lineare Widerstände. Die Eingänge des Verstärkers A, von Figur 7 sind mit den Gate-Elektroden der P-Kanal Transistoren T₁₂ und T,. verbunden. D; Leitungsstrecken dieser Transistoren sind jeweils in Serie mit denjenigen von N-Kanal Transistoren T₁₁. bzw. T₁ g geschaltet. Die Transistor-Paare T-₃, T₁. und T,,, T₁₂ können als zwei Strom-Spiegelschaltungen betrachtet werden. Der Vorteil des gezeigten Kreises ist seine geringe Abhängigkeit von den technologischen Parametern, da er lediglich durch die Unterschiede der charakteristischen Grossen von benachbarten Transistoren beeinflusst wird. Das N-Kanal Transistorpaar T₅, T. , stellt eine dritte Strom-Spiegelschaltung dar, wobei die Gate-Elektroden dieser Transistoren miteinander und mit der Drain-Elektrode des Transistors T₁₅ verbunden sind. Der tatsächlich zwischen T und T,Afliessende Strom ist der kleinere der beiden· durch- die Transistoren T^und Tj_ bestimmten Ströme. Eine sehr kleine Stromdifferenz bewirkt bereits eine starke Aenderung der gemeinsamen Drain-Spannung von T₁₆ und

030028/07 0 8

T.-. Diese Spannung bestimmt den Ausgangsstrom des Verstärkers, der normalerweise durch den Spannungsteiler R,, R„ fliesst. Im Schaltbild von Figur 9 wird diese Spannung an die Gate-Elektrode eines N-Kanal Transistors T,_ angelegt, dessen Source-Elektrode mit der negativen Klemme - V der Speisespannungsquelle verbunden ist und deren Drain-Elektrode die Ausgangsklemme der Bezugsspannungsquelle darstellt und die Ausgangsspannung V . liefert. Ein Kondensator C, ist zwischen die Gate-Elektrode von T₁₇ und die Klemme -V geschaltet, um das Arbeiten des Verstärkers A₁ zu stabilisieren.

Im Schaltbild von Figur 9 sind die P-Kanal-Transistoren mit einem nach innen gerichteten Pfeil an ihrem Source-Anschluss dargestellt. Alle diese Transistoren sind in einem gemeinsamen, nicht dargestellten Substrat verwirklicht. Die N-Kanal-Transistoren sind mit einem nach aussen gerichteten Pfeil an ihrem. Source-Anschluss dargestellt.Wo die Substrate dieser Transistoren in der Zeichnung nicht gezeigt sind, sind die entsprechenden Transistoren in einem gemeinsamen Diffusionsgraben verwirklicht, der mit der negativen Klemme -V_n- der Speisespannungsquelle

vv

verbunden ist. Diejenigen Transistoren, die in einem getrennten Diffusionsgraben hergestellt sind, sind in der Zeichnung mit einem zusätzlichen Anschluss dargestellt, der einen Pfeil trägt und mit dem gewünschten Potential verbunden ist.

Die Kompensationsspannungsquelle U_ kann eine PTAT-Spannungsquelle sein, wie sie in der deutschen Patentanmeldung P 29 35 beschrieben ist. Da die in der Schaltung von Figur 9 benötigte Kompensationsspannung 4 bis 5 Mal kT/q beträgt, ist eine PTAT-Spannungsquelle des genannten Typs mit zwei Stufen im allgemeinen für die Temperaturkompensation ausreichend. Wie in Figur 9 gezeigt, sind die Transistoren T_, und T₃₂ in Kaskade geschaltet, um eine erste Stufe der Kompensations -Spannungsquelle zu bilden. Transistoren T», und T_₂ besitzen ein gemeinsames Substrat und die Drain-Elektrode VOnJT₃, ist mit einer gemeinsamen Verbindung

030023/07 3 8

der Gate-Elektroden dieser Transistoren verbunden. Entsprechend dem in der oben erwähnten Patentanmeldung beschriebenen Prinzip arbeiten beide Transistoren im Bereich schwacher Inversion und das Potential des gemeinsamen Verbindungspunktes ihrer Leitungsstrecken ist demnach proportional der absoluten Temperatur T. Ein zweites Transistorpaar T₁₈ und T _g bildet eine zweite Stufe der Kompensationsspannungsquelie. Die Transistoren T_{1 ft} und T_1q sind miteinander in der gleichen Weise wie die Transistoren T₂₁ und Τ»- verbunden. Die Source-Elektrode von T_₂ ist mit dem gemeinsamen Verbindungspunkt der Leitungsstrecken der Transistoren T₁Q und Τ.» verbunden, so dass sich die Kompensationsspannungen der beiden Stufen zueinander addieren. Da die Ausgangs spannung einer Stufe bei Raumtemperatur auf etwa 70 mV beschränkt ist und die insgesamt benötigte Kompensationsspannung etwa 130 mV beträgt, sind zwei Stufen ausreichend zur Erzielung der gesamten Spannung ü_c· Die Transistorpaare T₂₁, T und T₁₈ T , sind jeweils den Speisetransistoren T₂-, bzw. T₂₀ zugeordnet, welche P-Kanal-Transistoren sind und deren Leitungsstrecken in Serie mit denjenigen der entsprechenden Transistorpaare geschaltet sind. Die Source-Elektroden der Transistoren T₃₃ und T _ sind an Masse angeschlossen und die Gate-Elektroden dieser Transistoren sind miteinander sowie mit einer nachstehend beschriebenen Bezugsstromquelle I verbunden. Durch geeignete Wahl der Transiitorabmessungen und der Ströme in der Kompensationsspannungsquelie kann der Proportionalitätsfaktor zwischen U und der Temperatur T auf einen gewünschten Wert gebracht werden.

Die Bezugsstromquelle I , die im Schaltbild von Figur 9 enthalten ist, weist insbesondere zwei P-Kanal-Transistoren T₃₄ und T₂^, sowie zwei N-Kanal-Transistoren T₃₆ und T₃₇ auf. Die Leiterstrecken der Transistoren T₃₄ und T₃₆ sind in Serie zwischen den Zwischenpunkt des Spannungsteilers R,, R₂ und die negative Klemme -V_,_ der Speisespannungsquelle geschaltet und dis Leitungsstrecken der Transistoren T₂₅ und T₃₇ sind in Serie zwischen die beiden Klemmen dieser Speisespannungsquelle geschaltet.

030028/0798

Die Gate-Elektroden von T_. und T__c sind miteinander sowie mit

24 25

der Drain-Elektrode von T_. verbunden und die Gate-Elektroden

der Transistoren T_, und T„_ sind miteinander und mit der Drain-

Zb 2. ι

Elektrode des Transistors T_?7 verbunden.

Der Drain-Strom des Transistors T _ ist gleich

¹P ⁼ \ /^₂₅ ^(VG25 - ^VT⁾²

wobei/S j. den Gewinn dieses Transistors, V_r25 seine Gate-Spannung und V„ seine Schwellenspannung darstellen. Zur Vereinfachung der Erläuterung wird angenommen, dass die Ströme in den Transistoren T . und T₂₅ durch die Strom-Spiegelschaltung der Transistoren T_J(. und T₅₇ gleich gross sind.Dies bedeutet ferner,

¹P =\ fV_R ^(VG25 - ^VT- ^{V )2}

folgt, dass

I =1 V_n2 1^24 (^ 25
P 2 ^R "

Der Strom I hängt daher lediglich von der Spannung V_, am

Widerstand R₃ und von den Gewinnen Λ94 ^und /^»25 ^{der Transistoren} T . bzw. T₃₅ ab. Er ist jedoch praktisch unabhängig von der Schwellenspannung dieser Transistoren. Dieser Strom kann auf einfache Weise auf 10 bis 20 Prozent genau eingestellt werden, was durchaus ausreicht, da die Genauigkeit der Bezugsspannui. j V_R wesentlich höher als die Genauigkeit der Ströme in den einzelnen Teilen der Schaltung ist. Zu bemerken-ist, dass die in den Teilen A und IL, von Figur 9 dargestellten Schaltkreise Spannungen liefern, die nur sehr wenig von den Strömen abhängen.

Die Gate-Elektroden der Transistoren T₁₀ und T₃₇ sind miteinander verbunden und diese Transistoren bilden somit eine Stromspiegelschaltung, die den Strom I_T,der vom Transistor T₁₀ an die Transisto

ren T₁ und T_ geliefert wird, in Abhängigkeit des Bezugsstroms 1 Ll ρ

030028/0703

bestimmt.

Wie in Figur 9 gezeigt ist, weist der Block I ferner einen P-Kanal-Transistor T„_Q und einen N-Kanal-Transistor T__o auf, deren Leiterstrecken in Serie zwischen die Klemmen der Speisespannungsquelle geschaltet sind. Die Gate-Elektrode des Transistors T_g ist mit denjenigen der Transistoren T und T„_o verbunden und die Gate-Elektrode vom Transistor T ist mit derjenigen vom Transistor T _ verbunden. Die Transistoren T„_ und T._o stellen

Zl Zl Zo

daher eine Stromspiegelschaltung dar und liefern die Vorspannung für den Transistor T„g, weld
fliessenden Ströme bestimmt.

für den Transistor T„g, welcher die Höhe der durch T _ und

Die Transistoren T und T- erfüllen ferner die Aufgabe, einen Strom von entgegengesetzter Richtung zu dem von der Kompensationsspannungsquelle U verbrauchten Strom zu liefern.Diese Ströme müssen einander genau ausgleichen, um dem durch die Widerstände R, und R₂ bestimmten Spannungsverhältnis gerecht zu werden. Dies kann durch geeignete Wahl der Dimensionsverhältnisse der Transistoren T-,, T„_o, T_0n, T_ori und T~~ erreicht werden, welche

ZO ZO Zy ZK) Zi

folgender Beziehung genügen müssen:

^(S2 3 ^{+ S}20^{} S}28 ^{= S}26 ^S29

worin S das W/L Verhältnis des mit dem gleichen Index bezeichneten Transistors darstellt.

Um beim Einschalten der Betriebsspannung das richtige Arbeiten der Schaltung zu gewährleisten, enthält der Block I einen Startkreis, der durch zwei P-Kanal-Transistoren T _ und T-, sowie einen Kondensator C gebildet wird. Die Source-Elektroden von T₃₀ und T,, sind mit der O-Klemme der Speisespannungsquelle verbunden. Der Kondensator C„ ist mit einem seiner Anschlüsse mit der Klemme ~V_C_ der Speisespannungsquelle und mit seinem anderen Anschluss mit einem gemeinsamen Verbindungspunkt der Drain-Elektrode von T^, und der Gate-Elektrode von T^- verbunden.

0 3 0 0 2 8 / 0 7 \i 8

Die Drain-Elektrode vom Transistor T ist mit der Gate-Elektrode vom Transistor T₂₈ und die Gate-Elektrode vom Transistor T-. mit den Drain- und Gate-Elektroden vom Transistor T₂g verbunden. Wenn die Speisespannung eingeschaltet wird, so erlaubt der ursprünglich entladene Kondensator C„ das Leitendwerden des Transistors T _, wodurch auch die Transistoren T₁₀, ^T26' ^T2 7' ^T28' ^deren Gate-Elektroden mit der Source-Elektrode von T₃₀ verbunden sind, leitend zu werden. Wenn die Gate-Elektroden der entsprechenden P-Kanal-Transistoren genügend vorgespannt sind, wird der Transistor T , ebenfalls leitend und lädt den Kondensator C₂ auf, wodurch der Start-Transistor T₃₀ gesperrt wird. Der gesamte Kreis stabilisiert sich dann bei den oben erwähnten Stromwerten.

Die von der Schaltungsanordnung nach Figur 9 gelieferte Bezugsspannung V₀ sowie die einstellbare Ausgangsspannung V,__t1_ am

K (JUI

Spannungsteiler R₁, R₂, sind sehr wenig empfindlich gegenüber Aenderungen der Speisespannung, welche Werte zwischen 2 und 10 V annehmen kann, und gegenüber Temperaturänderungen in einem Bereich von -50 bis + 100⁰C.

Unter Bezugnahme auf die Grundschaltung von Figur 1 und die daraus abgeleiteten Schaltungen nach Figur 2 und 4 ergibt sich eine weitere Lösung zur Erzielung einer temperaturunabhängigen Bezugsspannung V_, die,wie nachstehend ausgeführt, die Verwendung einer zusätzlichen Kompensationsspannung U vermeidet. Diese Lösung kann selbst angewandt werden, wenn im Schaltschema von Figur 1 U, = 0 und U- = 0 ist und sie beruht in der Festlegung der Stromdichten in den Bezugstransistoren gemäss folgenden Bedingungen:

a) die Ströme in den Transistoren T₁ und T₂ müssen klein sein, um ein Arbeiten dieser Transistoren im Bereich schwacher Inversion zu gewährleisten. Die Bedingungen dieser Betriebsart sind beispielsweise im Artikel von Eric Vittoz und Jean Fellrath "CMOS Analog Integrated Circuits based on Weak Inversion Operation"

030028/0708

erschienen im IEEE Journal of Solid State Circuits, Band SC-12, No. 3, Juni 1977, Seiten 224-231, beschrieben.

Die Gleichung (12) dieses Artikels gibt eine Grössenordnung für den maximalen Drain-Strom eines im Bereich schwacher Inversion arbeitenden MOS Transistors an, nämlich

worin I der Drain-Strom, S das Verhältnis der effektiven Breite zur effektiven Länge des Kanals, y* die effektive Beweglichkeit der Ladungsträger im Kanal, C die Gate-Kapazität per Flächeneinheit, U= kT/q die thermodynamische Spannung und η ein Steigungsfaktor sind. Letzterer hängt vom Verhältnis der Verarmungskapazität zur Gate-Kapazität entsprechend Gleichung (8) des genannten Artikels ab.

Zum Beispiel bei

η = 1,7 ; SZ| _{= 0},l = 1 ^e

J^ = 750 cm²/Vs

C = 45 nF/cm

U_T = 26 mV
muss I ^ 2nA sein.

b) Das Stromverhältnis 1-,/I₂ ^muss einen bestimmten Wert haben. Unter Bezugnahme auf den oben erwähnten Artikel von Vittoz und Fellrath, insbesondere die darin angegebene Gleichung (7), kann der Drain-Strom eines im schwachen Inversionsbereich arbeitenden Transistors wie folgt geschrieben werden:

I = S l_oe V^nüT I -<VV

worin I eine charakteristische Stromgrösse ν_β, V und V_D jeweils die Spannungen zwischen Gate-Elektrode und Substrat,

030028/0 7 98

ϊ und Substr.

Source-Elektrode und Substrat und Drain-Elektrode und Substrat darstellen. Im Fall eines N-Kanal-Transistors wird das Substrat durch einen Diffusionsgraben gebildet.

Die vorstehende Gleichung ergibt in ihrer Anwendung auf die N-Kanal-Transistoren T, und T„ folgendes. Die Source-Elektroden dieser Transistoren sind mit dem Diffusionsgraben verbunden (V₀ = 0) und die Drain-Elektroden liegen auf einer mehr als 5U„ höheren Spannung als der Diffusionsgraben. Ferner ist die Gate-Elektrode von T, im Vergleich zu den anderen Transistoren entgegengesetzt dotiert, so dass dieser Transistor eine um Δ V höhere Gate-Spannung benötigt, um denselben Strom zu führen. Dies ergibt

(V_G1 - Δ V/nU_T

^{= S}l ¹O ^e

¹I = ^S2 ¹O ^e

Es können zwei verschiedene Fälle betrachtet werden

1. Gleiche Stromdichten in beiden Transistoren:

h Ii

^Sl " ^S2
Dies ergibt

= e

I₂ S₁

oder einfach

^VG1 - ^VG2 - ^{Δ V}

In diesem Fall entspricht die Differenz zwischen den Schwellenspannungen der Differenz Δ V zwischen den Kontaktpotentialen der

030028/0 7 98

N-dotierten und P-dotierten polykristallinen Silizium-Elektroden. Bei hohen Dotierungsgraden entspricht diese Differenz im wesentlichen der Breite des verbotenen Bandes von Silizium, d.h. E /q = 1,12 V.

Es zeigt sich, dass Δ V leicht von der Temperatur abhängt. Diese Abhängigkeit kann durch eine lineare Funktion beschrieben werden, nämlich

Δ V = V_ + <* T
Ro

worin V-, = 1,2 V, oC = - 4.10~⁴V/°K und T ist die absolute

KO

Temperatur in K.

2. Unterschiedliche Stromdichten in T und T : ¹I ^S2 ^(VG1 - ^VG2 - ^Δν)ηυτ

Die Differenz zwischen den Gate-Spannungen kann unter Voraussetzung einer wie oben angegebenen linearen Abhängigkeit von V in folgender Weise geschrieben werden:

^VG1 - ^VG2 - ^VRO ^{+ T} < * ⁺ ψ ^ln ^ )

Es ist zu erkennen,dass es einen Wert des Stromverhältnisses gibt, für den der Klammerausdruck O wird. Die entsprechende Bezugsspannung

ν = ν — ν = ν
^VR ^VG1 G2 ^VRO

ist daher unabhängig von der Temperatur und nimmt den gleichen Wert an, den man durch Extrapolation des oben erwähnten empirischen Ausdrucks für Δ V bei T = O erhält. Diese Art der Temperaturkompensation hat demnach dieselbe Wirkung wie das Hinzufügen einer Kompensationsspannungsquelle U-,. Die graphische Darstellung von Figur 8 gilt ebenfalls für die vorliegende Kompensation.

030028/07 9 8

Die oben erwähnte Bedingung zur Erzielung der bestmöglichen Temperaturkompensation bedeutet,dass

I₁ _ S₁ -*.q/^nk
^Γ2 " ^S2 ^e
Beispiel:

S₁Zs₂ = ι

OC	= -4.	10	"⁴VZ°K
kZq	⁼ 8/	67	.10 ~⁵vz°K
η	= 1/	7
I₁Zi₂	= 15

In der Praxis ergeben sich Abweichungen in den technologischen Parametern bei der Herstellung, welche eine Abweichung des Koeffizienten «*. bewirken. Die Temperaturkompensation wird daher in einem bestimmten Bereich des Verhältnisses der Stromdichten I₁S₂Zl₂S₁ stattfinden, wobei ein typischer Bereich zwischen 7 und 30 liegt.

030028/0 7 98

ο ·

To * J

FIG. 6 FIG. 4

F/G. 5

030028/0 7 93

GSl

V₁

'B

GS2

FIG. I

FIG. 2

FIG 3a

FIG. 3 c

23

26

-32 33 23

29 25'-

K^

-26

'25' ■32

33

FIG. 3b

030028/07 9 FIG. 3d

Claims

Dipl.-Phys. U. M. Haft 8 München 22,

Patentanwalt Maxi.nilianatraßu 15

Telefon 294818

Centre Electronique Horloger S.A., Rue A.-L. Breguet 2, Neuchate1/Schweiz

Patentansprüche

/ 1. jBezugsspannungsquelle, die als monolithische integrierte ^«—/Halbleiter-Schaltungsanordnung in CMOS-Transistortechnik mit Silizium-Gate-Elektrode ausgeführt ist und zwei Bezugstransistoren vom selben Leitfähigkeitstyp, sowie Mittel zur Bestimmung der Drain-Ströme dieser Transistoren aufweist, dadurch gekennzeichnet, dass ein erster Bezugstransistor eine Gate-Elektrode besitzt, die zumindest teilweise aus polykristallinem Silizium eines zu dem der Drain- und Source-Zonen dieses Transistors entgegengesetzten Dotierungstyps besteht und der zweite Bezugstransistor eine Gate-Elektrode besitzt, die aus polykristallinem Silizium desselben Dotierungstyps wie die Drain- und Source-Zonen dieses zweiten Transistors besteht, dass die Bezugsspannungsquelle an die Drain-Sourcestrecken der beiden Bezugstransistoren angeschlossene Stromquellen aufweist, derart, dass die Drain-Ströme dieser Transistoren im stationären Betriebszustand ein bestimmtes

030028/0798

vorgegebenes Verhältnis besitzen, wobei diese Transistoren im Sättigungsbereich arbeiten, und dass die Bezugsspannungsquelle Mittel zur Herstellung einer Gate-Drain-Spannung am ersten Bezugstransistor aufweist, die zur Erzielung des Sättigungszustands desselben geeignet ist, sowie Mittel zur Herstellung einer Gate-Source-Spannung am zweiten Bezugstransistor, die zur Bestimmung des Drain-Stromes dieses zweiten Bezugstransistors entsprechend dem genannten vorgegebenen Verhältnis geeignet ist, und Mittel zur Erzeugung einer Ausgangsspannung, die gleich der Differenz zwischen den Gate-Source-Spannungen der beiden Bezugstransistoren ist und die Bezugsspannung darstellt.
2. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet, dass zwei strombestimmende Elemente (K,, K) jeweils in Serie mit den Leitungsstrecken der beiden Bezugstransistoren (T , T) zwischen die Klemmen einer Speisespannungsquelle geschaltet sind, wobei die Gate- und die Drain-Elektroden des ersten Transistors untereinander und mit einer der Klemmen der Speisespannungsquelle verbunden sind,die Drain-Elektrode des zweiten Eezugstransistors an die gleiche Speisespannungsquelle angeschlossen ist und der gemeinsame Verbindungspunkt der Source-Elektroden der beiden Bezugstransistoren und der entsprechenden strombestimmenden Elemente jeweils mit den Eingangsklemmen (E₁, E_) eines Differentialverstärkers (A) verbunden sind und die Ausgangsklemme (S) dieses Differentialverstärkers mit der Gate-Elektrode des zweiten Bezugstransistors verbunden ist, so dass die Bezugsspannung (V ) zwischen den Drain- und Gate-Elektroden des zweiten Bezugstransistors auftritt.
3. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet, dass zwei strombestimmende Elemente (K, , K ' ) jeweils in Serie mit den Leitungsstrecken der beiden Bezugstransistoren (T^, T) zwischen die Klemmen einer Speisespannungsquelle geschaltet sind ,

0 ;3 0 0 2.8 / 0 7 9 fi

wobei die Source-Elektrode des ersten Transistors und die Drain-Elektrode des zweiten Transistors jeweils an entgegengesetzte Klemmen der Speisespannungsquelle angeschlossen sind und die Drain- und Gate-Elektroden des ersten Bezugstransistors miteinander und mit der Gate-Elektrode des zweiten Bezugstransistors verbunden sind, so dass die Bezugsspannung (V ) zwischen den Source-Elektroden der Bezugstransistoren auftritt.
4. Bezugsspannungsquelle nach Anspruch 3, dadurch gekennzeichnet, dass die Leitungsstrecke eines ersten Speisetransistors (T^) eines zu dem des ersten Bezugstransistors (T₁) entgegengesetzten Leitfähigkeitstyps in Serie mit derjenigen des ersten Bezugstransistors zwischen die Drain-Elektrode desselben und eine erste Klemme (0) der Speisespannungsquelle geschaltet ist, die Leitungsstrecke eines zweiten Speisetransistors (T„) desselben Leitfähigkeitstyps wie der zweite Bezugstransistor (T„) in Serie mit derjenigen des zweiten Bezugstransistors zwischen der Source-Elektrode desselben und der zweiten Klemme (~V_rc) der Speisespannungsquelle geschaltet ist, wobei die Speisetransistoren jeweils Teile einer ersten bzw. zweiten Stromspiegelschaltung (T., T ; T„, T) sind, welche jeweils einen zweiten Transistor (T₄; T„) desselben Leitfähigkeitstyps wie der entsprechende Speisetransistor aufweisen, die Gate- und die Source-Elektrode des zweiten Transistors der zweiten Stromspiegelschaltung jeweils mit der Gate-Elektrode und der Source-Elektrode des entsprechenden Speisetransistors verbunden sind, die Gate-Elektroden der genannten zweiten Transistoren mit den entsprechenden Drain-Elektroden derselben verbunden sind, die Leitungsstrecken von dritten Transistoren (T₃; T) eines zu dem der entsprechenden Speisetransistoren entgegengesetzten Leitungstyps jeweils in Serie mit denjenigen der genannten zweiten Transistoren jeder Stromspiegelschaltung geschaltet sind, die Gate-Elektrode des der ersten Stromspiegelschaltung zugeordneten dritten Transistors (T~) mit derjenigen des

030028/0 7 ij

ersten Bezugstransistors (T,) verbunden ist, und die Gate-Elektrode des der zweiten Stromspiegelschaltung zugeordneten dritten Transistors (T_) mit dem Gate des ersten Speisetransistors (T₅) verbunden ist.
5. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet, dass die Bezugstransistoren (T,, T„) mit ihren Source-Elektroden miteinander und über ein strombestimmendes Element (K ) mit

der ersten Klemme (~^v _rc) einer Speisespannungsquelle verbunden sind, wahrend die Drain-Elektroden dieser Bezugstransistoren jeweils über ein Widerstandselement (R.,, R₄)* welches einen Spannungsabfall erzeugt, mit der zweiten Klemme (0) dieser Speisespannungsquelle sowie mit einer entsprechenden Eingangsklemme eines Differentialverstärkers (A,) verbunden sind, wobei die Gate- Elektroden des ersten Bezugstransistors (T,) mit der zweiten Klemme (0) der Speisespannungsquelle und die Gate-Elektrode des zweiten Bezugstransistors mit dem Ausgang des Differentialverstärkers verbunden sind, so dass die Bezugsspannung (V₀) zwischen den Gate-Elektroden der Bezugstransistoren κ

auftritt.
6. Bezugsspannungsquelle nach Anspruch 2 zur Erzeugung einer temperaturkompensierten Bezugsspannung,. gekennzeichnet durcheine Kompensationsspannungsquelle (U_c), die eine mit der Temperatur steigende Spannung liefert, wobei diese Spannung zwischen dem gemeinsamen Verbindungspunkt der Gate-Elektrode und der Drain-Elektrode des ersten Bezugstransistors (T,) und der entsprechenden Klemme (0) der Speisespannungsquelle angelegt wird und daher zu der Speisespannung des ersten Bezugstransistors adiert wird, um eine temperaturunabhängige Bezugsspannung (V ) zu erzielen.

030028/0798
7. Bezugsspannungsquelle nach Anspruch 5 zur Erzielung einer teinperaturkompensierten Bezugsspannung, dadurch gekennzeichnet, dass sie eine Kompensationsspannungsquelle (U ) aufweist, die eine mit der Temperatur steigende Kompensationsspannung liefert, wobei diese Kompensationsspannung zwischen der Gate-Elektrode des zweiten Bezugstransistors und der Ausgangsklemme des Differentialverstärkers angelegt wird, so dass die Kompensationsspanaung von der Potentialdifferenz zwischen der Gate-Elektrode des zweiten Bezugstransistors und der zweiten Klemme (0) der Speisespannungsquelle subtrahiert wird, um die resultierende Bezugsspannung (V_R) temperaturunabhängig zu machen.
8. Bezugsspannungsquelle nach Anspruch 7, dadurch gekennzeichnet, dass sie einen Spannungsteiler (R,,R„) aufweist, der zwischen die Ausgangsklemme des Differentialverstärkers (A,) und die zweite Klemme (0) der Speisespannungsquelle geschaltet ist, wobei die Kompensationa-Spannungsquelle (U ) so geschaltet ist, dass die Kompensationsspannung zwischen einem Zwischenpunkt des Spannungsteilers und der Gate-Elektrode des zweiten Bezugstransistors angelegt wird und damit eine Ausgangsspannung (V_._tim) , die proportional zur Bezugsspannung (V ) ist, zwischen

OUu. K

den Klemmen des Spannungsteilers (R,, R_) auftritt.
9. Bezugsspannungsquelle nach Anspruch 5, dadurch gekennzeichnet, dass das strombestimmende Element ein Speisetransistor (^Tn_Q) vom selben Leitfähigkeitstyp wie der Bezugstransistor ist, wobei die Leitungsstrecke dieses Speisetransistors zwischen den gemeinsamen Verbindungspunkt der Source-Elektroden der Bezugstransistoren und der ersten Klemme (~^v _cc) der Speisespannungsquelle geschaltet ist und das Gate-Potential desselben die Summe der Drain-Ströme der beiden Bezugstransistoren bestimmt, und dass die Drain-Elektroden der Bezugstransistoren jeweils mit den Drain-Elektroden von ersten Transistoren (T,,, T₁₁) einer ersten und einer zweiten Stromspiegelschaltung

030028/0798

verbunden sind, welche Stromspiegelschaltungen jeweils einen weiteren Transistor (T,-, T „) eines zu dem der Bezugstransistoren entgegengesetzten Leitfähigkeitstyps aufweisen, wobei die Source-Elektroden dieser ersten und zweiten Transistoren der Stromspiegelschaltungen mit der zweiten Klemme (0) der Speisespannungsquelle verbunden sind und die Gate-Elektroden der ersten und zweiten Transistoren jeder Stromspiegelschaltung miteinander und mit der Drain-Elektrode der ersten Transistoren der Stromspiegelschaltungen verbunden sind, wobei die Drain-Elektrode des zweiten Transistors (T₁₄) der ersten Stromspiegelschaltung mit der Drain-Elektrode und der Gate-Elektrode eines ersten, der dritten Stromspiegelschaltung zugeordneten Transistors (T,,.) verbunden ist, welcher erste Transistor (T, -J vom selben Leitfähigkeitstyp wie die Bezugstransistoren ist und mit seiner Source-Elektrode an die erste Klemme (-V) der Speisespannungsquelle angeschlossen ist, wobei die Drain-Elektrode des zweiten Transistors (T „) der zweiten Stromspiegelschaltung mit der Drain-Elektrode eines zweiten,der dritten Stromspiegelschaltung zugeordneten Transistors (T,^) verbunden ist, welcher zweite Transistor vom selben Leitfähigkeitstyp wie die Bezugstransistoren ist und mit seiner Source-Elektrode und seiner Gate-Elektrode jeweils mit der Source-Elektrode bzw. der Gate-Elektrode des ersten,der dritten Stromspiegelschaltung zugeordneten Transistors (T,,-) verbunden ist, so dass die Drain-Source-Spannung des zweiten, der dritten Stromspiegelschaltung zugeordneten Transistors (T,,) die Ausgangsspannung des Differentialverstärkers (A,) darstellt.
10. Bezugsspannungsquelle nach Anspruch 7, dadurch gekennzeichnet, dass die Kompensationsspannungsquelle (IL,) zu mindest ein Paar von Transistoren desselben Leitfähigkeitstyps aufweist, die im Bereich schwacher Inversion arbeiten, wobei jedes dieser Transistorpaare einen ersten Transistor (T₂-, T₁₉) aufweist, der mit seiner Drain-Elektrode an die Source-Elektrode eines

030028/07 0 8

zweiten Transistors (^T2i'^Ti«^ desselben Paares angeschlossen ist, wobei die Gate-Elektroden der Transistoren jedes Paares miteinander und mit der Drain-Elektrode des zweiten Transistors dieses Paares verbunden ist und die Substrate oder Diffusionsgräben der Transistoren jedes Paares miteinander verbunden sind, wobei ferner die Drain-Elektroden der zweiten Transistoren jedes Paares jeweils über ein entsprechendes strombestimmendes Element (T₃₃, T₃₀) mit der zweiten Klemme (0) der Speisespannumjsquelle verbunden sind, die Drain-Elektrode des ersten Transistors (T₃^) des ersten Paares mit der Gate-Elektrode des zweiten Bezugstransistors (T„) verbunden ist, die Source-Elektrode des ersten Transistors (T„_?) jedes Paares mit der Drain-Elektrode des ersten Transistors (T _q) des folgenden Paares und die Source-Elektrode des ersten Transistors (T _) des letzten Paares mit einem Punkt verbunden ist, dessen Potential sich in Abhängigkeit von der Ausgangsspannung des Differentialverstärkers (A,)ändert.
11. Bezugsspannungsquelle nach Anspruch 9, dadurch gekennzeichnet, dass sie eine Bezugsstromquelle (I) zur Bestimmung zu_mindest der Summe der Drain-Strome der Bezugstransistoren, welche Bezugsstromquelle einen ersten (T₃₅) und einen zweiten (T₃,*) Transistor eines zu dem des Speisetransistors (T,_Q) entgegengesetzten Leitfähigkeitstyps aufweist, sowie einen dritten (^T ₂4^ und einen vierten (T₃,-) Transistor desselben Leitfähigkeitstyps wie der genannte Speisetransistor, wobei die Leitungsstrecken des ersten und dritten Transistors in Serie zwischen die Klemmen der Speisespannungsquelle geschaltet sind und die Leitungsstrecken des zweiten und vierten Transistors in Serie zwischen einen Punkt, dessen Potential sich in Abhängigkeit von der Ausgangsspannung des Differentialverstärkers ändert, und der ersten Klemme (~V ) der Speisespannungsquelle geschaltet sind, wobei die Gate-Elektroden des ersten und des zweiten Transistors untereinander und mit der Drain-Elektrode des zweiten Transistors verbunden sind und die Gate-Elektroden

0 3 0 0 2 8 / 0 7 Q 8

des dritten und des vierten Transistors miteinander und mit der Drain-Elektrode des dritten Transistors sowie mit der Gate-Elektrode des Speisetransistors verbunden sind.
12. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet/ dass der erste Bezugstransistor ein N-Kanal-Transistor ist, welcher in einem Diffusionsgraben (21) im Abstand voneinander angeordnete N-dotierte Drain- und Source-Zonen (28, 28') aufweist, wobei eine dünne Oxydschicht (24) auf die Oberfläche des Diffusionsgrabens zwischen den Drain- und Source-Zonen angebracht ist und von einer Schicht aus polykristallinem Silizium (25) bedeckt ist, wobei diese polykristalline Siliziumschicht einen P-dotierten Mittenteil (30) und N-dotierte Seitenteile (35, 36) in der Nähe der Drain- und Source-Zonen aufweist, welche Seitenteile wesentlich kürzer in der Richtung des Abstands der Drain- und Source-Zonen sind,als der Mittenteil (30), und wobei der Mittenteil und die Seitenteile eine gemeinsame Gate-Kontaktzone besitzen.
13. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet, dass die Bezugstransistoren N-Kanal-MOS-Transistoren sind, die in getrennten Diffusionsgräben hergestellt sind, wobei die Diffusionsgräben jeweils mit der Source-Elektrode des entsprechenden Transistors verbunden sind.
14. Bezugsspannungsquelle nach Anspruch 1, dadurch gekennzeichnet, dass die Bezugstransistoren N-Kanal-MOS-Transistoren sind, die in einem gemeinsamen Diffusionsgraben hergestellt sind, welcher mit einer der Source-Elektroden dieser Transistoren oder mit einem negativeren Potential verbunden ist.
15. Bezugsspannungsquelle nach Anspruch 1, zur Erzielung einer temperaturkompensierten Bezugsspannung, dadurch gekennzeichnet, dass die Bezugstransistoren so ausgelegt sind, dass sie im Bereich schwacher Inversion arbeiten und die Drain-Stromdichte im ersten Bezugstransistor annähernd gleich der Drain-Stroir.dichte

030028/0798

im zweiten Bezugstransistor multipliziert mit einem Faktor e ist, worin cj^_ die Neigung einer Geraden darstellt, welche die Aenderung der Differenz zwischen den Kontaktpotentialen der entgegengesetzt dotierten polykristallinen Silizium-Gate-Elektroden mit der absoluten Temperatur beschreibt, q die Elementarladung ist, η gleich l+C^/C , ist,

_ — Cl OX

wobei C, die Oberflächen-Verarmungskapazität und C die Gate-Kapazität per Flächeneinheit sind und k die Boltzmann-Konstante ist.

030028/079 8