DE2754943A1

DE2754943A1 - Integrierter feldeffekttransistorschaltkreis mit eingangsstromkompensation

Info

Publication number: DE2754943A1
Application number: DE19772754943
Authority: DE
Inventors: George Erdi
Original assignee: Precision Monolithics Inc
Current assignee: Precision Monolithics Inc
Priority date: 1976-12-13
Filing date: 1977-12-09
Publication date: 1978-06-15
Also published as: DE2754943C2; US4068254A; JPS5374887A; JPS5928057B2

Description

⁶" 27549A3

Die Erfindung bezieht sich auf integrierte Schaltkreise und insbesondere auf Feldeffekttransistor-Anordnungen, die zur Kompensation von Steuerelektroden- oder Gate-Leckströmen oder -Kriechströmen im Feldeffekttransistor und damit zur Aufhebung von Eingangü-Vorspannungsströmon geeignet sind.

Einer der Vorteile von Feldeffekttransistoren bei Verwendungszwecken, wie z.B. Operationsverstärkern, besteht darin, daß bei Raumtemperatur, d.h. etwa 20° bis 25°C, sehr kleine Eingangs-Vorspannungsströme gezogen werden. In diesem Temperaturbereich bewegt sich der Eingangsstrom üblicherweise im Bereich zwischen 20 und 30 Pikoampere. Es hat sich jedoch herausgestellt, daß der Eingangsstrom sich ungefähr bei jeder Temperaturzunahme von 10⁰C verdoppelt, und zwar im wesentlichen aufgrund von zunehmenden Leck- und Kriechströmen aus dem Feldeffekttransistor-Steuerelektroden-Epitaxialbereich in seine Isolationsgrenzschicht, wobei er bei einer Umgebungstemperatur von 125°C 20 bis 30 Nanoampere erreichen kann. Darüber hinaus kann die Verlustleistung bzw. der Leistungsverbrauch im Transistor-Chip dazu führen, daß die tatsächliche Temperatur des Chips die Umgebungstemperatur um bis zu 30⁰C überschreitet, was den Eingangsstrom bei Chip-Temperaturen von 150⁰C auf einen Wert von gut über 100 Nanoampere hinaufschiebt. Dies ist ungefähr um zwei Größenordnungen schlechter als die/Eingangsstromcharakteristik der besseren bipolaren Eingangs-Operationsverstärker, die üblicherweise zur Verfügung stehen.

In Anbetracht der oben angedeuteten Probleme bei den bisher bekannten Anordnungen Hegt der Erfindung die Aufgabe zugrunde, neue und verbesserte integrierte Schaltkreisanordnungen anzugeben, die Feldeffekttransistoren und eine Anordnung aufweisen, um die hohen Eingangsströme, die bei höheren Temperaturen aus Gate-Kriechströmen von Feldeffekttransistoren resultieren, im wesentlichen zu beseitigen. Zur Erreichung dieses Zieles wird ein Mechanismus bzw. eine Anordnung verwendet, die auf dem Chip des integrierten Schaltkreises (IC-Chip) einen relativ

809824/0869 - 6 -

kleinen Raum einnimmt, bei hohen Temperaturen in wirksamer Weise arbeitet und die Wirkungsweise des gesamten Schaltkreises, in dem der Feldeffekttransistor (FET) verwendet wird, nicht verzögert. Des weiteren soll ein Operationsverstärker angegeben werden, der in vorteilhafter Weise mit einer derartigen erfindungsgemäßen Anordnung arbeitet.

Um die der Erfindung zugrunde liegende Aufgabe zu lösen₍ wird bei den erfindungsgemäßen Schaltkreisen ein Primär-FET auf einem IC-Chip ausgebildet, bei dem der Epitaxialbereich des Chips als seine Steuerelektrode bzw. Gate arbeitet. Der FET wird in eine Isolationskammer oder -tasche eingesetzt, deren Grenzbereich aus einem Material besteht, das die entgegengesetzte Leitfähigkeit wie das des Epitaxialbereiches aufweist, so daß ein Leck- oder Kriechstrom aus dem FET-Epitaxialmaterial in den Kammergrenzbereich fließt, wenn sein Übergang zu ihm umgekehrt vorgespannt ist. Ferner sind an dem Chip Einrichtungen zur Erzeugung eines Bezugsstromes vorgsehen, dessen Größe ein im wesentlichen festes Verhältnis des FET-Gate-Kriechstromes über einen vorgegebenen Betriebsbereich ist. Eine proportionale Stromspiegeleinrichtung bewirkt eine Nachführung des Bezugsstromes, um einen Strom zu erzielen, der hinsichtlich seiner Stärke im wesentlichen gleich dem Gate-Leckstrom ist. Der Spiegel ist an den FET-Epitaxialbereich angeschlossen, um seinen Leckstrom zu liefern und damit im wesentlichen den Eingangsstrom aufzuheben, der sonst erforderlich wäre, um den Gate-Leckstrom zu liefern. Durch die Hinzufügung eines zweiten Stromspiegelkollektors zum Simulations-Transistor lasst sich der Schaltkreis in vorteilhafter Weise in der Eingangsstufe eines Operationsverstärkers verwenden, um die Kriech- oder Leckströme von einem Paar von Eingangs-Feldeffekttransistoren zu beseitigen.

Bei einer bevorzugten Ausführungsform weist die Leckstrom-Simulation einen Multikollektor-PNP-Transistor auf, der den Epitaxialbereich einer zweiten Isolationskammer als seine Basis verwendet. Die Transir;torbasif. ir.t an einen seiner Kollektoren angeschlossen,

809824/0869 - 7 -

um den Bezugs- oder Referenzstrom zu erzeugen, während ein anderer seiner Kollektoren an die Steuerelektrode bzw. das Gate des FET angeschlossen ist, um den Aufhebungsstrom zu liefern. Die beiden Kollektoren sind vorzugsweise in ihrer Grüße untersetzt, so daß die JJimulations-Kammcr kleiner als die F ET-Kammer gemacht worden kann. Das FlOT-Ga to und der Transistoremitter sind über einen Spannungs-Verschiebungskreis gekoppelt, der die Basisspannung auf einem Wert hält, der dicht bei_# aber etwas größer als der des FET-Gate ist, und zwar um einen ausreichenden Betrag, um den übergang zwischen dem Aufhebungskollektor und der Basis umgekehrt vorzuspannen.

Der Transistor, der bezüglich des Primär-FET auf einem isothermen Bereich des Chips angeordnet ist, besitzt üblicherweise eine Verstärkungskennlinie, die mit der Temperatur ansteigt.

Der Transistor ist so ausgewählt, daß er einen Kompensationsstrom erzeugt, der im wesentlichen den Gate-Leckstrom des Primär-FET bei hohen Temperaturen aufhebt, vorzugsweise etwa in dem Temperaturbereich von 70⁰C bis 150⁰C.

Eine zusätzliche Kompensation des Eingangsstromes wird dadurch erreicht, daß man eine zweite Simulationsanordnung hinzufügt, welche dem Bezugs- oder Referenzstrom eine Leckstromkomponente von der Steuerelektrode (Gate) zur Abzugselektrode (Drain) hinzufügt. Eine derartige Anordnung weist eine erstejSchicht aus Material vom Kanaltyp auf dem Epitaxialbereich der Simulationskammer und eine zweite Schicht aus Material vom Drain-Typ auf der ersten Schicht auf. Der Gate-Drain-Leckstrom des Primär-FET wird simuliert, wenn die zweite Schicht in den Kreis mit dem negativen Spannungssubstrat geschaltot ist. In relativ kleinem Umfang ist eine weitere Beseitigung des Eingangsstromes möglich, und zwar auf Kosten eines größeren Chipbereiches, in-dom man eine Gato-Drain-Simulation durch einen Simulations-FET ersetzt. Der Simulations-FET wird in ähnlicher Weise wie der Primär-FET aufgebaut und liefert, zusätzlich zu den Gate- und Gate-Drain-Leckströmen der oben beschriebenen Art, zusätzlich

809824/0869 - 8 -

eine relativ kleine Gate-Source-Leckstromkomponente zum Bezugs- oder Referenzstrom.

Die Erfindung soll im folgenden anhand von Ausführungsbeispielen und anhand der dazugehörigen Zeichnung näher erläutert werden. Die Zeichnung zeigt in

Fig. 1 eine schematische perspektivische Darstellung

eines Querschnitts durch einen auf einem integrierten Schaltkreis-Chip aufgebauten Feldeffekttransistor;

Fig. 2 einen Schaltkreis zur Erläuterung der äquivalenten Leckstromkreise, die zu dem Feldeffekttransistor nach Fig. 1 gehören;

Fig. 3 einen Stromkreis eines zweistufigen Operationsverstärkers unter Verwendung der erfindungsgemäßen Schaltungsanordnung; und in

Fig. 4 eine Draufsicht auf das Lay-out der verschiedenen

Komponenten des Schaltkreises nach Fig. 3 eines integrierten Schaltkreis-Chips.

In Fig. 1 ist ein Querschnitt eines typischen Feldeffekttransistors (FET) wiedergegeben, der auf einem integrierten Schaltkreis-Chip (IC-Chip) ausgebildet ist. Der Chip weist ein Substrat 2 aus p-leitendem Material auf, auf dem ein Epitaxialbereich 4 aus η-leitendem Material ausgebildet ist. Eine eingebettete Schicht 6, bestehend aus stark dotiertem η-leitendem Material, ist längs der Grenzschicht des Substrats und des Epitaxialbereichs unterhalb der aktiven FET-Komponentcn angeordnet. Eine Isolationswand 8 aus einem Material mit der gleichen Leitfähigkeit wie das Substrat 2 erstreckt sich durch den Epitaxialbereich und umgibt den Platz des FET. Die Isolationswand 0 bildet zusammen mit dem Substrat 2 den Grenzbereich einer Tasche oder Kammer,

809824/0869 - 9 -

welche den FET von den angrenzenden Komponenten elektrisch isoliert.

Der FET selbst weist eine Quellenelektrode oder Source 10 und eine Abzugselektrode oder Drain 12 auf, die beide aus p-leitendem Material bestehen, das in den Epitaxialberoich eindiffundiert ist. Zwischen diesen beiden Elementen und mit beiden in Kontakt stehend ist ein Kanal 14 aus schwach dotiertem p-leitendem Material verteilt und trägt den FET-Strom. Die Steuerelektrode oder das Gate enthält das Epitaxialmaterial, das unterhalb des Kanales 14 zwischen der Source 10 und dem Drain 12 liegt. Ein Steuerelektroden- oder Gatekontakt 16, bestehend aus stark dotiertem η-leitendem Material, ist in den Epitaxialbereich eingesetzt und ruft eine Vorspannung durch den Epitaxialbereich zur eingebetteten Schicht 6 hervor. Die Spannung wird seitlich durch die eingebettete Schicht 6 und dann zurück durch den Epitaxialbereich zum Kanal 14 übertragen, der seinerseits den Stromfluß zwischen Source 10 und Drain steuert, was der üblichen Arbeitsweise eines FET entspricht. Entsprechende, nicht dargestellte Kontakte sind jeweils über Source 10, Drain 12 und Gate 16 ausgebildet, um den FET mit den anderen Komponenten auf dem Chip zu verbinden. Eine ebenfalls nicht dargestellte Oxidschutzschicht ist normalerweise vorgesehen, um diejenigen Teile der Kammer zu schützen, wo kein Kontakt mit den darunterliegenden Elementen hergestellt wird.

Die in der Zeichnung wiedergegebenen Dimensionen sind seitlich in beträchtlichem Maße komprimiert. In der Praxis liegt der Abstand zwischen den Isolationswänden 8 üblicherweise in der Größenordnung von 100 um bis 250 um, während die Dicke des Chips von der eingebetteten Schicht 6 zur Oberseite des Epitaxialbereiches 4 ungefähr 15 um ausmacht.

Das Substrat 2 ist an eine Niederspannungsversorgung angeschlossen, um eine Vorspannung in Durchlaßrichtung der Epitaxial/ Substrat-Übergänge zu verhindern. Dies ruft einen großen

809824/0869

- 10 -

Gate-Leckstrom bei höheren Temperaturen hervor, häufig in der Größenordnung von einigen Hundert Nanoampeie bei einer Betriebstemperatur von 150⁰C, und zwar aus dem Epitaxialbereich durch die eingebettete Schicht 6 zum Substrat 2 und den Isolationswänden 8. Darüber hinaus fließen geringere Leck- oder Kriechströme aus dem Epitaxialbereich sowohl zu Source 10 als auch zum Drain 12 und auch zum Kanal 14. Da der Leckstrom zum Kanal 14 teilweise durch die Spannung bestimmt ist, die über den Kanal verteilt ist, welche ihrerseits durch die Spannungspegel von
Source 10 und Drain 12 bestimmt ist, kann ein Teil des Kanals so behandelt werden, als ob er zum Drain-Leckstrom beiträgt,
und der Rest des Kanales, als ob er zum Source-Leckstrom beiträgt. All diese Leck- oder Kriechströme sind in Fig. 1 durch Pfeile angedeutet und in Fig. 2 in Form eines Ersatzschaltbildes wiedergegeben. In diesem Schaltbild nach Fig. 2 ist der
Epitaxial (Gate)/Isolations-Ubergang durch eine Diode 18
repräsentiert, die so geschaltet ist, daß sie einen Vorspannungsstrom in Sperrichtung vom FET-Gate 20 zur negativen Spannungsversorgung liefert. Der Gate-Drain-Kriechweg und der Gate-Source-Kriechweg, einschließlich ihrer entsprechenden Kanalkomponenten, sind durch die Dioden 22 und 24 repräsentiert,
die so geschaltet sind, daß sie Vorspannungsströme in Sperrrichtung vom Gate 20 zu Drain 26 bzw. Source 28 hervorrufen.
Die relativen Größenordnungen der Leck- oder Kriechströme,
die sich aus diesen drei übergängen ergeben, sind ungefähr
folgende:

Gate-Kammer-Ubergang: 90 %
Gate-Drain-Ubergang: 9 %
Gate-Source-Ubergang: 1 %.

Die Größenordnung der Leck- oder Kriechströme hängt im allgemeinen von der Temperatur, dem Größenbereich der betreffenden Übergänge, den Konzentrationen der verschiedenen n- und pleitenden Materialien und den Spannungspegeln der einzelnen
FET-Komponenten ab. Ganz allgemein liefert die nachstehend

809824/0869

— 1 1 -.

näher beschriebene Erfindung eine Lösung für die verschiedenen Leck- und Kriechstromprobleme bei hohen Temperaturen, und zwar unter Verwendung eines Analogons oder einer Simulation, die mit dem FET derart verbunden ist, daß sie einen Simulations-Leckstrom erzeugt, der spezielle Komponenten des FET-Leckstromes nachführt. Ein Stromspiegel spiegelt den Simulations-Leckstrom und ist derart an den FET angeschlossen, daß er seinen Gate-Leckstrom von der Simulation bezieht und damit den Eingangsstrom aufhebt, der sonst erforderlich wäre, um den Gate-Leckstrom zu liefern. Um Platz auf dem Chip zu sparen, ist die Simulationsschaltung und ihr Leckstrom in einem bestimmten Verhältnis kleiner als der FET und sein Leckstrom. Der Stromspiegel verstärkt dann den gespiegelten Strom so lange, bis er groß genug ist, um den speziellen FET-Leckstrom aufzuheben und zu egalisieren.

Fig. 3 zeigt einen schematischen Stromlauf eines Operationsverstärkers mit einer Eingangsstufe 30, einer zweiten Stufe 32 und einer Ausgangsstufe 34. Die letzteren beiden Stufen sind von üblicher Bauart und brauchen daher im folgenden nicht näher erläutert zu werden; es möge genügen, daß nach einer Anfangsverstärkung um einen Faktor von ungefähr 200 in der Eingangsstufe 30 ein Eingangssignal wiederum um einen Faktor von ungefähr 1 000 in der zweiten Stufe 32 verstärkt wird. Die Ausgangsstufe 34 weist eine niedrige Ausgangsimpedanz auf, die es ermöglicht, einen Strom bis zu 10 Milliampere an einen an die Ausgangsklemme 36 angeschlossenen Lastwiderstand zu liefern.

In der Eingangsstufe 30 sind die Eingangsklemmen 38 bzw. an das jeweilige Gate von zwei Eingangs-FET's 42 bzw. 44 angeschlossen. Die Drains der Eingangs-FET's sind über eine zweite Verstärkerstufe 32 an eine negative Spannungsversorgung angeschlossen, die normalerweise bei -15 Volt gehalten wird, und werden auf einem Wert von ungefähr 2 Volt oberhalb der Versorgungsspannung gehalten. Die Betriebsströme der Eingangs-FET's werden von FET-Stromquellen 46 und 48 geliefert. Ein

809824/0869

Multikollektor-PNP-Transistor 50 ist mit seinem Emitter an eine positive 15 Volt Versorgungsspannung angeschlossen, während einer seiner Kollektoren 52 mit seiner Basis verbunden ist- Der andere Kollektor 54 spiegelt den Strom im Kollektor 52 und verstärkt ihn um einen Faktor 3, so daß er als Stromquelle arbeitet und einen Strom von ungefähr 470 Mikroampere liefert. Der Kollektor 54 ist über einen 1,2 Kiloohm-Widerstand 56 an die Source- oder Quellenelektroden der Eingangs-FET's 42 und 44 angeschlossen.

Der Arbeitsstrom des Stromspiegels 50 wird durch den Einschaltkreis eines Stromquellen-FET 58 und eines entarteten Stromspiegels festgelegt, der von den beiden Transistoren 60 und 62 gebildet wird. Ein zusätzlicher Transistor 64 ist mit seinem Kollektor an die Quellenelektroden der Feldeffekttransistoren angeschlossen und sein Emitter über einen Widerstand 66 mit der negativen Spannungsversorgung verbunden. Der Transistor 64 bildet einen Gleichtakt-Rückkopplungs-Ableitweg für jeden von der Stromquelle 50 erzeugten Strom, der denjenigen Strom überschreitet, der durch die Eingangs-FET's von den Last-FET's 46 und 48 gezogen wird. Der übrige Teil des in Fig. 3 dargestellten Verstärkerschaltkreises ist von üblicher Bauart und braucht daher nicht im einzelnen erläutert zu werden.

Wie sich aus der obigen Beschreibung ergibt, werden die Eingangs-FET 's 4 2 und 4 4 bei hohen Temperaturen aufgrund ihrer Gate-Leckströme unerwünscht hohe Eingangsströme ziehen, wie es oben bereits angedeutet worden ist. Um diesen Leck- oder Kriechstrom zu kompensieren, ist ein lateraler Multikollektor-PNP-Transistor 68 auf dem IC-Chip ausgebildet, bei dem ein erster Kollektor 70 mit seiner Basis 72 rückgekoppelt, ein zweiter Kollektor 74 mit dem Gate des Eingangs-FET 42, ein dritter Kollektor 76 mit dem Gate des Eingangs-FET 44 und sein Emitter 78 sowohl mit dem Widerstand 56 als auch mit dem Stromquellen-Kollektor 54 verbunden ist. Die Basis 72 schwimmt, wobei ihre einzige Vorspannung durch den Epitaxial-Substrat-Leckstrom gegeben ist. Wie im fol-

809824/0869

- 13 -

genden noch näher erläutert werden soll, ist der Transistor 68 in einer von den Eingangs-FET's 42 und 44 getrennten Kammer ausgebildet, wobei seine Basis den Epitaxialbereich zwischen seinem Emitter und seinen Kollektoren aufweist. Der Transistor ist auf dem Chip auf einer isothermen Linie mit den Eingangs-FET's 42 und 44 angeordnet, und, da die Dotierung seines Epitaxialbereiches die gleiche ist wie die Dotierung der FET-Epitaxialbereiche, sein Basis-Leckstrom ist im Verhältnis zu den FET-Gate-Leckströmen im wesentlichen durch die beiden folgenden Faktoren bestimmt:

a) Die Relation zwischen der Transistor-Basisspannung und den FET-Gate-Spannungen bezüglich der negativen Spannungsversorgung, und

b) den Ubergangsbereich zwischen dem Basis-Epitaxialbereich und seiner Kammer relativ zu den Ubergangsbereichen zwischen den FET-Epitaxialbereichen und ihren entsprechenden Kammern.

Was den ersten dieser Faktoren anbetrifft, so wird die Basisspannung des Transistors 68 durch den Spannungsabfall über den Widerstand 56 auf einem Pegel dicht bei den Gate-Spannungen der Feldeffekttransistoren 42 und 44 gehalten und bewirkt eine Nachführung der an den Operationsverstärker angelegten Gleichtakt-Eingangsspannung. Bei einem Strom von 470 Mikroampere aus dem Stromquellen-Kollektor 54 wird der Spannungsabfall über dem Widerstand 56 bei einem Widerstandswert von 1,2 Kiloohm ungefähr bei 560 Millivolt liegen. Die Art und Weise, wie die Transistor-Basisspannung die Nachführung der Eingangs-FET-Gatespannungen vornimmt, soll nun im einzelnen beschrieben werden. Beginnt man mit den Gates oder Steuerelektroden der Feldeffekttransistoren, so herrscht dort ein üblicher Spannunsabfall von 100 bis 200 Millivolt zwischen Gate und Source bei den von Feldeffekttransistoren 46 und 48 erzeugten Betriebs-Strompegeln. Daran schließt sich ein Spannungsanstieg von 564 Millivolt von den Source- oder Quellenelektroden der FET's zum Transistoremitter 78 an. Ein weiterer Spannungsabfall von ungefähr 250 Millivolt bei den in Betracht zu ziehenden Betrlebnpegeln des

809824/0869 - 14 -

275A943

Schaltkreises tritt zwischen dem Emitter 78 und der Basis auf. Die Basisspannung ist somit auf einen Wert ungefähr 100 bis 200 Millivolt oberhalb des Wertes der FET-Gates fixiert. Bei einem Operationsverstärker herrscht im wesentlichen die gleiche Spannung an beiden Eingängen. Während im Idealfall die Basis- und Gatespannungen gleich wären, muß die Basisspannung in der Praxis etwas oberhalb der Gate-Spannungen gehalten werden, um zu verhindern, daß der Übergang zwischen der Basis 72 und den Kollektoren 74 und 76 in Durchlaßrichtung vorgespannt und damit Strom von den Gates abgezogen wird.

Geht man von gleichen Temperaturen, gleichen Dotierungsniveaus und ungefähr gleichen Spannungen aus, so sollten die Transistorbasis und die FET-Gates im wesentlichen gleiche Leckströme aufweisen, wenn die Grenzschichtflächen mit ihren entsprechenden Isolationskammern ebenfalls gleich sind. Um jedoch Platz auf dem Chip zu sparen, wird die Kammer für den Transistor 68 vorzugsweise beträchtlich kleiner als die Kammern für die Feldeffekttransistoren 42 und 44 ausgelegt, wobei die Maßstabsänderung der Kollektorfläche zum Ausgleich der Differenz verwendet wird. Der bisher beschriebene Schaltkreis zur Aufhebung von Leckströmen beseitigt tatsächlich die ungefähr 90 % des gesamten Leckstromes, die auf den Gate-Leckstrom vom Epitaxialbereich zur Grenzschicht der Isolationskammer entfallen. Es darf jedoch daran erinnert werden, daß etwa 9 % des gesamten Leckstromes aus der Stromvorspannung in Sperrichtung vom Epitaxialbereich zur FET-Abzugselektrode und 1 % zur Quellelektrode resultieren. Ein zusätzlich verwendetes Element zur Kompensation des Gate-Drain-Leckstromes ist in Fig. 3 durch das FET-Symbol 80 angedeutet. Obwohl ein echter Feldeffekttransistor Verwendung finden könnte, um geringere Leckströme zu erzeugen, ist das Element 80 eine Gate-Drain-Simulation, die Platz auf dem Chip spart und seinen Aufbau dadurch vereinfacht, daß der Gate-Drain-Leckstrom ohne Ausbildung eines gesamten Feldeffekttransistors simuliert wird. Diese Simulationsschaltunrj besteht aus einem Ioneneinbau-Kana]bereich und einem in den Kanal eindiffundierten

809824/0869

275Λ9Α3

Abzugselektroden- oder Drainbereich. Der Drainbereich nimmt den gleichen Raum wie die Abzugselektroden oder Drains der Eingangs-FET¹s ein, verkleinert um den Verstärkungsfaktor zwischen dem Kollektor 70 und den anderen Kollektoren des Transistors 68, während der Kanalbereich die Hälfte der Kanalbereiche der Eingangs-FET's, verkleinert um den gleichen Faktor, einnimmt. Es darf daran erinnert werden, daß ungefähr die Hälfte der Bereiche bzw. Flächen der Eingangs-FET-Kanäle zu Leckstromzwecken primär durch den Drain-Spannungspegel beeinflußt werden und beim Aufbau einer Leckstrom-Simulation dem Drain zugeordnet werden können. Das Epitaxialmaterial innerhalb der Isolationskammer dient sowohl als Gate für den Simulations-FET als auch als Basis des Transistors 68, während der Simulations-Drain der Einfachheit halber direkt an die negative Spannungsversorgung, d.h. das Substrat, angeschlossen ist. Diese letztere Verbindung führt einen Fehler beim Simulations-Leckstrom ein, da die Eingangs-FET-Drains auf einem Wert von ungefähr 2 Volt oberhalb der negativen Spannungsversorgung gehalten werden. Dieser Fehler lässt sich durch eine Einstellung bzw. Modifizierung bei der Maßstabsänderung des Simulations-Elementes 80 kompensieren. Bei einer Alternative zu der gerade beschriebenen Gate-Drain-Simulation kann die Simulations-Einrichtung 80 einen echten FET aufweisen, dessen Gate und Drain in der gleichen Weise wie bei der Simulations-Einrichtung angeschlossen sind, während seine Quellenelektrode (Source) an einen zusätzlichen Stromquellen-Kollektor 82 des Transistors 50 angeschlossen ist, wie es in Fig. 3 strichliert angedeutet ist. Die Anordnung kompensiert somit sowohl die Gate-Source- als auch die Gate-Drain-Leckströme. Da jedoch diese alternative Ausführungsform mehr Fläche auf dem Chip erfordert und nur eine um ungefähr 1 % größere Genauigkeit bei der Beseitigung von Eingangsströmen bringt, mag sie nur dann wünschenswert sein, wenn ein sehr hohes Maß von Eingangsstrombeseitigung erforderlich ist.

In Fig. 4 ist das Lay-out der oben erläuterten Komponenten auf der Chip-Fläche dargestellt. Die Eingangs-Feldeffekttransistoren

809824/0869

275Λ9Α3

42 und 44 sind in Isolationskammern 84 bzw. 86 angeordnet, während der Transistor 68 sich in einer Isclationskammer 88 befindet, wobei das Isolationsmaterial durch die schräge Schraffierung angedeutet ist. Die Quellenelektrode bei jedem Feldeffekttransistor weist eine Vielzahl von im Abstand angeordneten Diffusionsstreifen auf, die in der Zeichnung mit "S" bezeichnet und elektrisch miteinander verbunden sind, während jede Abzugselektrode oder Drain eine Vielzahl von Diffusionsstreifen aufweist, die zwischen den Source-Streifen angeordnet und mit "D" bezeichnet sind. Der Gate-Kontakt bei jedem Feldeffekttransistor weist ein Paar von stark dotierten η-leitenden Streifen 90 auf, die längs gegenüberliegenden Seiten der Source- und Drain-Streifen angeordnet sind, wobei jeder Gate-Kontaktstreifen mit einem Kontakt 92 zwischen aufeinanderfolgenden Source- und Drain-Streifen versehen ist. Die von der Grenzlinie 94 zwischen den Source- und Drain-Streifen eingeschlossene Fläche ist der mit Ioneneinbau versehene Kanal.

Die Kollektoren 70, 74 und 76 sind um den Emitter 78 des Transistors 68 verteilt und von ihm durch den Epitaxialbereich getrennt, der die Transistorbasis bildet. Der Kollektor 70 ist durch eine Metallschicht 98 mit einem Epitaxialkontakt 96 kurz-geschlossen. Die dem Emitter 78 gegenüberliegenden Flächen der Kollektoren 74 und 76 sind jeweils größer als die entsprechende, dem Emitter 78 gegenüberliegende Fläche des Kollektors 70, und zwar um einen Faktor 2,3, was dazu führt, daß die Ströme durch die Kollektoren 74 und 76 - abgesehen von Basisstromfehlern im Stromspiegel - gegenüber dem durch den Kollektor 70 fließenden Strom um den gleichen Faktor verstärkt werden. Unter Einrechnung des Basisstromes beträgt der Verstärkungsfaktor 2,0. Ferner ist innerhalb der Kammer 88 die Gate-Drain-Simulation 80 isoliert, welche den mit Ioncneinbau versehenen Kanalbereich 100 und den Drain-Simulationsbereich 102, der mit der Isolationsgrenzschicht kurzgeschlossen ist, enthält.

Wie aus der Zeichnung erkennbar, nind die Isohit.lonskammcrn für die Feldeffekttransistoren 42 und 44 jeweils erheblich

809824/0869

- 17 -BAD Al' ~

größer als die Kammer für den Transistor 68 und den'Simulationskreis 80. Diejstromverstärkung der Kollektoren 74 und 76 sollen die reduzierte Größe der Transistorkammer kompensieren, so daß im Endergebnis die Ströme durch die Kollektoren ungefähr in der Größenordnung der Gate- und Gatc-Drain-r.cckströrnc d«!r Feldeffekttransistoren 42 und 44 liegen. Dieser. Krgcbnis kann jedoch nicht bei sämtlichen Temperaturen erreicht v/erden, da sich der gesamte Simulations-Leckstrom zwischen Kollektor 70 und Basis 72 des Transistors 68 aufteilt, während nur der Teil des Stromes, der durch den Kollektor 70 geleitet wird, als Referenz für die proportionale Spiegelung durch die Aufhebungsströme in den anderen beiden Kollektoren dient. Da der Strom des Kollektors 70 absolut mit steigenden Temperaturen zunimmt, um den zusätzlichen Basis-Leckstrom bei höheren Temperaturen zu liefern, steigt er auch verglichen mit dem Basisstrom relativ an. Dies bedeutet tatsächlich eine Zunahme der Transistorstromverstärkung (Beta), da der Betriebsstrom von wenigen Pikoampere auf Nanoampereansteigt und in Aufhebungsströmen durch die Kollektoren 74 und 76 reflektiert wird, welche mit der Temperatur in schnellerem Maße ansteigen als der Transistor-Leckstrom. Beta ist relativ unabhängig vom Kollektorstrom, wenn der Kollektorstrom ungefähr 500 Pikoampeie überschreitet. Beta nimmt jedoch bei geringeren Strömen als 500 PikoampeiE ab, und der Basisstromfehler wird beträchtlich, was dazu führt, daß der Gate-Strom des Eingangs-FET nicht ganz aufgehoben bzw. kompensiert wird. Die physikalischen Abmessungen der verschiedenen Komponenten des Transistors 68 sind daher vorzugsweise so ausgewühlt, daß die Ströme durch die Kollektoren 74 und 76 die FET-Leckströme im höheren Temperaturbereich ausgleichen, also üblicherweise zwischen 70⁰C und 150⁰C, wo die Aufhebung bzw. Kompensation des Eingangsstromes kritisch wird. Ein beträchtlicher Fehler wird in den Aufhobungs- oder Kompensationsstrom bei niedrigeren Temperaturen eingeführt, jedoch sind die absoluten Stromwerte bei diesen Temperaturen niedrig genug, so daß der Fehler nicht von großer Bedeutung ist. Um einen derartigen tcmneraturkompensicrtcn Aufhobungsntrom in df<m darcontel 1 ton

80982W0869 - 18 -

BAD mmth GA3

1S

Schaltkreis mit dem oben genannten Kollektorverhältnis von 2,3 zu erreichen, beträgt das Verhältnis der Epitaxial/Kammer-Grenzschichtflache der Feldeffekttransistoren 42 und 44 zu der entsprechenden Grenzschichtfläche des mit 68 bezeichneten Transistors 2,0.

Bezugnehmend auf Fig. 31ässt sich die Wirkungsweise des Leckstrom-Kompensationsschaltkreises nunmehr zusammenfassen. Tritt ein Eingangssignal an den Steuerelektorden oder Gates der Feldeffekttransistoren 42 und 44 auf, so v/erden die Gate-Epitaxialbereiche einen bestimmten Leckstromanteil zu den Grenzbereichen ihrer entsprechenden Isolationskammern abfließen lassen. Die Eingangsspannungen werden durch die FET-Source/Gate-Ubergänge, den Widerstand 5G und den Basis/Emitter-Ubergang des Transistors 68 reflektiert, so daß eine eng verknüpfte,aber etwas höhere Spannung im Transistor-Epitaxialbereich aufgebaut wird. Diese wiederum erzeugt eine Stromvorspannung in Sperrrichtung gegenüber dem Grenzbereich der Transistorisolationskammer, deren Größe mit den FET-Leckströmen durch das Verhältnis zwischen ihren entsprechenden Kammergrößen verknüpft ist. Der meiste Teil des Transistor-Basis-Leckstromes wird durch den Kollektor 70 und der Rest durch die Basis 72 geliefert, wobei das genaue Verhältnis zwischen den beiden Leckstromkomponenten durch die Transistorverstärkung beim Betriebsstrompegel des Kollektors bestimmt ist. Der Kollektorstrom des Kollektors 70 enthält auch die Gate-Drain-Leckstromkomponente, die von der Simulationseinrichtung 30 geliefert wird. Der Strom durch den Kollektor 70 wird von den Kollektoren 74 und 76 gespiegelt und entsprechend dem Verhältnis zwischen den Kollektorflächen verstärkt, so daß die Aufhcbungs- bzw. Kompensationsströme von den Kollektoren 74 bzw. 76 den Gates derJFeldcffekttransistorcn 42 und 44 zugeführt werden, und zwar in ausreichender Menge, um die Leckströme diener Feldeffekttransistoren im wesentlichen aufzuheben und zu kompensieren. Infolgedessen wird der erforderliche KJ n<).uKj:.;;;l_roiii zur Verüoruntj ck?:; !,ock ströme:; auf einen kleinen Wort roduzivrI , woho i die Genauigkeit der Kompensation

809824/0869 - 10 -

BAD ORIGINAL

fortschreitend zunimmt, da das Leckstromproblem bei höheren Temperaturen größer wird.

Es dnrf darauf hingewiesen werden, daß aufgrund der mit dem Transistor GR '/.ur.f-immcnhünqendon Kapazitäten der Komponsatlonsschaltkrcis eine relativ langsame Ansprechcharaktcristik aufweist und während einer anfänglichen Übergangsperiode, die relativ stabilen Signalzuständen an den Eingängen der Feldeffekttransistoren 42 und 44 vorausgeht, bei der Kompensation von FET-Leckströmen nicht wirksam ist. Aufgrund der mit dem Verstärker zusammenhängenden Eingangskapazitäten während schnell verlaufender übergangszustände an ihren Eingängen bewegt sich jedoch der Eingangsstrom unter derartigen Bedingungen im allgemeinen im MikroamperebeJDich und der aus nicht kompensierten Lcckströmen resultierende zusätzliche Eingangsstrom ist nicht kritisch. Da der Transistor 68 aus der Signalbahn herausgehalten ist, wird er die Ansprechzeit des Verstärkers bei derartigen Ubergangszuständen nicht verlangsamen, sondern lediglich die Leckströme im wesentlichen unkondensiert lassen.

809824/0869

-ZO-

L e e r s e i \ e

Claims

Herne 1, ⁸⁰⁰° Mönchen 40,

F,eil:gralhstraUo ID _._. .„ - _u _ ■ „ Eisenacher Straße 17

Postfach U40 Uipi.-ing. Π. Π. ΒαΠΓ Pat.-Anw. BeUier

Pat.-Anw. Herrmann-Trentepohl DID! -PhVS EdUSFCi BCtZler Fernsprecher: 36 30 11

Fernsprecher: 5 10 13 Γ* ■ Jr * 36 30 12

⁵ ° ^u Dipl.-lng. W. Herrmann-Trenlepohl ^{35 M 3}

Telegrammanschrill: Tolegrammanschritt:

Qahipatente Herne PATENTANWÄLTE Onbetzp.it München

Telex 08 229 353 Telex 5215360

2 75 A 94 3 Bankkonton:

Br.yorische Vorolnsbank München 952287 Drcr.dner Dnnk AG Horno 7-5ΓΟ4Μ Po-.tr.checkkonto Dortmund 058G8-'47

^Πι(: Μ 06 141 Sj/ag

in dor Antwort tiltto arujubon

Zuschrift bitte nach:

München

Precision Monolithics Inc., 1500 Space Park Drive, Santa Clara, California 95050 / USA

Integrierter Feldeffekttransistor-Schaltkreis mit Eingangs-

stromkompensation

Patentansprüche

.) Integrierter Feldeffekttransistor-Schaltkreis mit Leckstromkompensation, gekennzeichnet durch einen integrierten Schaltkreis-Chip (Fig. 1) mit einem Substrat (2) und einem Epitaxialbereich (4), durch einen Primär-Feldeffekttransistor (42, 44) auf dem Chip mit einer Source-Elektrode (10, 28, S), einer Drain-Elektrode (12, 26, D), einem Kanal (14, 94) und einer Gate-Elektrode (16, 20), wobei die Source-Elektrode (10, 28, S) und die Drain-Elektrode (12, 26, D) in gegenseitigem Abstand zueinander auf einem Teil des Epitaxialbereiches (4) angeordnet und durch den Kanal (14, 94) miteinander verbunden sind, während die Gate-Elektrode (16, 20) den Epitaxialbereich (4) enthält,
durch eine Isolationskammer (8, 84,86) für den Feldeffekttran-

80982^/0869

-y-

sistor (42, 44) mit einem Grenzbereich, der den an den Epitaxialbereich (4) angrenzenden Teil des Substrats (2) zusammen mit einer Isolation (8) aufweist, welche sich zur Isolation des Feldeffekttransistorteilcs in den Epitaxialbereich (4) erstreckt, wobei das Substrat (2) und die Isolation (8) aus einem Material mit entgegengesetzter Leitfähigkeit wie der Epitaxialbereich (4) bestehen und aus diesem einen Gate-Leckstrom ziehen, wenn der Epitaxialbereich (4) gegenüber dem Substrat (2) und der Isolation (8) in Sperrichtung vorgespannt ist, und durch eine Leckstrom-Simulation (80) für den Feldeffekttransistor (42, 44), der eine Anordnung (68 - 76, 88, 96 102) auf dem Chip zur Erzeugung eines Referenzstromes, dessen Größe über einen vorgegebenen Betriebsbereich ein im wesentlichen fester Anteil des Gate-Leckstromes aus dem Feldeffekttransistor (42, 44) zur ersten Isolationskammer (84, 86) ist, und eine proportionale Stromspiegelanordnung (50, 52, 54, 58, 60, 62, 64, 66) aufweist, welche den Referenzstrom nachführt und einen Strom liefert, der im wesentlichen ebenso groß wie der Feldeffekttransistor-Leckstrom ist, wobei die proportionale Stromspiegelanordnung (50, 52, 54, 58, 60, 62, 64, 66) mit dem Feldeffekttransistor-Epitaxialbereich zur Lieferung des Gate-Leckstromes verbunden ist und damit im wesentlichen den Feldeffekttransistor-Eingangsstrom kompensiert, der sonst zur Lieferung des Leckstromes erforderlich ist.
2. Integrierter Feldeffekttransistor-Schaltkreis mit Leckstromkompensation, gekennzeichnet durch einen integrierten Schaltkreis-Chip (Fig. 1) mit einem p-leitendem Substrat (2) und einem n-leitenden Epitaxialbereich (4),
durch einen Primär-Feldeffekttransistor (42, 44) auf dem Chip mit einer Source-Elektrode (10, 28, S), einer Drain-Elektrode (12, 26, D), einem Kanal (14, 94) und einer Gate-Elektrode (16, 20), wobei die Source-Elektrode (10,
809824/0869
S) und die Drain-Elektrode (12, 26, D) in gegenseitigem Abstand zueinander auf einem Teil des Epitaxialbereiches (4) angeordnet und über den Kanal (14, 94) miteinander verbunden sind, während die Gate-Elektrode (16, 20) den Epitaxialbereich enthält,

durch eine Isolationskammer (8, 84, 86) für den Feldeffekttransistor (42, 44) mit einem Grenzbereich, der den an den Epitaxialbereich (4) angrenzenden Teil des Substrats (2) zusammen mit einer Isolation (8) aufweist, welche sich zur Isolation des Feldeffekttransistorteiles in den Epitaxialbereich (4) erstreckt, wobei das Substrat (2) und die Isolation (8) aus einem Material mit entgegengesetzter Leitfähigkeit wie der Epitaxialbereich (4) bestehen und aus diesem einen Gate-Leckstrom ziehen, wenn der Epitaxialbereich (4) gegenüber dem Substrat (2) und der Isolation (8) in Sperrichtung vorgespannt ist,

durch eine Leckstrom-Simulation (80) für den Feldeffekttransistor (42, 44), die eine zweite Isolationskammer (88), einen lateralen Multikollektor-PNP-Transistor (68) in der Isolationskammer (88) , welcher den Epitaxialbereich (96) der zweiten Isolationskammer (88) als Basis (72) verwendet, und einen ersten Kollektor (70) und einen zweiten Kollektor (74, 76) aufweist, wobei der erste Kollektor (70) mit der Basis (72) des Transistors (68) verbunden ist, um einen Referenz-Leckstrom zu der Isolationskammer (88) zu erzeugen, dessen Größe über einen vorgegebenen Betriebsbereich ein im wesentlichen fester Anteil des Gate-Leckstromes vom Feldeffekttransistor (42, 44) zur ersten Isolationskammer (84, 86) ist, während der zweite Kollektor (74, 76) einen proportionalen Stromspiegel bildet, der den Referenzstrom nachführt und an den Feldeffekttransistor-Epitaxialbereich angeschlossen ist, um diesem einen Strom zu liefern, der im wesentlichen ebenso groß wie der Feldeffekttransistor-Gatc-Leckstrom int, und dadurch im wesentlichen den Feldef fckttrnnr.l stior-KinqanqsGtrom kompensiert, der r.onst zur Lieferung des Leckstromcs erforderlich ist, und

809824/0869

durch eine Spannungsverschiebungseinrichtung (50, 52, 54, 56, 58, 60, 62), welche die Gate-Elektrode des Feldeffekttransistors (42, 44) mit dem Emitter (78) des Transistors

(68) verbindet, um die Basisspannung auf einem Wert zu halten, der dicht bei, aber größer al.·; der der Cate-lMcktrode ist, und zwar um einen ausreichenden Detrag, um den Übergang zwischen dem zweiten Kollektor (74, 76) und der Basis

(72) des Transistors (68) in Sperrichtung vorgespannt zu halten.

809824/0869