DE2144436C2 - Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors - Google Patents
Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-FeldeffekttransistorsInfo
- Publication number
- DE2144436C2 DE2144436C2 DE19712144436 DE2144436A DE2144436C2 DE 2144436 C2 DE2144436 C2 DE 2144436C2 DE 19712144436 DE19712144436 DE 19712144436 DE 2144436 A DE2144436 A DE 2144436A DE 2144436 C2 DE2144436 C2 DE 2144436C2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- transistor
- gate
- voltage
- layer field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 claims 1
- 230000001276 controlling effect Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 16
- 230000000295 complement effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Bei der Herstellung von IGFETs und integrierten
Festkörperschaltungen mit IGFETs besteht die Hauptschwierigkeit darin, den gewünschten Wert der
Schwellenspannung mit genügender Genauigkeit und Konstanz zu realisieren. Insbesondere ist es schwierig,
kleine Schwellenspannungen mit guter Ausbeute zu erhalten. Kleine Schwellenspannungen sind erforderlich, wenn die Schaltkreise im Interesse kleiner
Verlustleistungen mit kleinen Betriebsspannungen betrieben werden sollen.
Die Erfindung betrifft eine integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors des Anreicherungstyps gemäß dem Oberbegriff des Anspruchs
II, Nr. 10 (März 1969) Seite 1219 und Band 12, Nr. 12
(Mai 1970) Seite 2078, bekannt war. Bei dieser bekannten Anordnung wird an den einen Anschluß
eines Kondensators, dessen anderer Anschluß mit dem Verbindungspunkt des Transistors mit der Diode
angeschlossen ist, ein Wechselstromsignal von solcher Größe angelegt, daß die Schwellenspannung an dem
nicht mit dem genannten Verbindungspunkt verbundenen Diodenanschluß ansteht, der mit dem Substrat
verbunden ist.
Diese bekannte integrierte Festkörperschaltungsanordnung hat den Nachteil, daß die Schwellenspannung
eines einzelnen IGFETs der integrierten Festkörperschaltungsanordnung nicht einstellbar ist
Es ist daher die Aufgabe der Erfindung, konstante kleine Schwellenspannungen, und in einer speziellen
Ausführung die Schwellenspannung 0, auch bei einzelnen IGFETs einer integrierten Festkörperschaltung
realisieren zu können.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Erfindung gelöst
Der allgemeine Erfindungsgedanke zur Lösung dieser
Aufgibe besteht darin, die Konstanz der effektiven Schwellenspannung durch eine halbleitertechnologisch
integrierte Hilfsschaltung zu erzwingen, während die eigentliche Sc^wellenspannung des Einzeltransistors in
relativ weiten Grenzen schwanken darf. Mit der Hilfsschaltung soll es möglich sein, die effektive
Schwellenspannung durch eine äußere Hilfsspannung Uh auf einen bestimmten Wert, beispielsweise 0 Volt
einzustellen. Diese Hilfsspannung kann aus der Betriebsspannung Uc-) mit Hilfe eines Spannungsteilers abgeleitet werden.
An die Gateelektrode wird also eine Vorspannung bezüglich Substrat gelegt, welche an der Diode eines aus
Diode und einem Isoliersch^ht-Feldeffekthilfstransistor
vom Anreicherungstyp bestehenden Spannungsteilers abgegriffen 'vird. Diese Vorspannung wird bestimmt
durch eine an die Gateelektrode bezüglich dem Substrat angelegte Hilfsspannung, während die an die Drainelektrode des Hilfstransis.ors angelegte Spannung innerhalb
gewisser Grenzen keinen Einfluß auf die Vorspannung hat. Der Sperrstrom des Hilfstransistors muß kleiner
sein als der Sperrstrom der Diode.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, in der die
körperschaltung zeigt, die
F i g. 2 die Spannungsteilung zwischen dem Transistor Ti und der Diode D\ in der F i g, 1 erläutert, die
Fig.3 aucschnittsweise in Aufsicht eine Halbleiters platte veranschaulicht, die
Fig,4 ausschnittsweise die in der Fig.3 angegebenen Schnitte senkrecht zur Halbleiteroberfläche zeigt,
die
F i g. 5 die Schaltungsanordnung zur Erzeugung einer effektiven Schwellenspannung von 0 Volt betrifft, die
Fig.6 zur Erläuterung der Spannungsteilung zwischen der Serienschaltung T3 und 7} einerseits und D2
andererseits dient, die
F i g. 7 die Steilheit gm als Funktion der technologisehen Schwellenspannung Un in normierter Darstel
lung y (x) aufgetragen zeigt, die
Fig.8 eine graphische Darstellung des Substrateffekts Δ Uti am Transistor T2 als Funktion von Uh- UTo2.
berechnet aus Gleichungen (2) und (4) für verschiedene Substratdotierungen wiedergibt, die
F i g. 9 eint graphische Darstellung der Steilheit gm als
Funktion der technologischen Schwei.tiispannung Ut0
in normierter Darstellung y(x) zeigt die
F i g. 10 die Verwendung der integrierten Festkörperschaltungsanordnung in einer Schaltung mit komple
mentären Isolierschichtfeldeffekt-Transistoren Γ)ρ und
Tin mit effektiver Schwellenspannung von 0 Volt
veranschaulicht die
F i g. 11 ein Schaltbild eines komplementären Inverters mit komplementären Isolierschichtfeldeffekt-Tran
sistoren unter Verwendung integrierter Festkörperschaltunganordnungen nach der Erfindung zeigt die
Fig. 12 in Aufsicht auf eine Halbleiterplatte die
Integration des komplementären Inverters gemäß der Fig. 10 darstellt die
Fig. 13 die graphische Darstellung der zulässigen Oberflächenladungsdichte /V/ als Funktion der Gatekapazität Co, für die in der zugehörigen Tabelle I
angegebenen Dotierungen von Substrat Wanne und polykristallinem Siliciumgate zeigt und die
F i g. 14 graphische Darstellungen betreffen, in denen
das Geschwindigkeitsmaß y als Funktion der Oberflächenladungskonzentration /V/ für Komplementär-Schaltkreise mit und ohne Kompensationsschaltung
dargestellt ist
Die Grundschaltung nach der Erfindung ist in F ■ g. 1
dargestellt und besteht im wesentlichen aus der zum Isolierschichtfeldeffekt-Transistor 7Ί gehörenden
Schaltung innerhalb der gestricheken Umrandung 7. Sie wird vorzugsweise mit dem Transistor 7Ί bzw. dem
gesamten Schaltkreis halbleitertechnologisch integriert mit der Betriebsspannang LOo und mit der Hilfsspannung Uh über einen äußeren Spannungsteiler versorgt
Wird ein ohmscher Spannungsteiler verwendet, so kann mit ier Hilfsspannung eine beliebige effektive Schwellenspannung innerhalb gewisser Grenzen eingestellt
werden.
Zwischen den Punkten B und K liegt der innere Spannungsteiler aus Diode D\ und Hilfstransistor T2.
Wegen \UH | < \UB \ befindet sich Tj stets im Sättigungsbetrieb, d. h. die Stromspannungskennlinie ist gegeben
durch:
\lT7,Sß\.'.toi\UH-Uev\<\Un\
Dabei ist
hi, Sp der Sperrstrom des Transistors T1,
ßi sein Steilheitsparameter,
i/7-02 seine normale Schwellenspannunf für U0- = 0,
i/GO die im Ruhestand auftretende Spannung an G' und
Λ Un(Uo-o) = ^ UniUsßi) der sog. Substrateffekt, der sich zur Schweüenspannung addiert und ganz allgemein
gegeben ist durch
A UAUsb) =-p-S2 t°ts<gN ■ (V I Usb I +12 V,| - /HvTT). (2)
L/58 ist die Spannung zwischen Source und Substrat Bei Verwendung von (2) kann man (4) nach t/co auf-
(BuIk) des betreffenden Transistors. Bei T2 ist Usb is 'ösen und erhält dann UG-o und i/nin der Form:
= Usb2= Ugo-
In Fig. 1 sind p-Kanal-Transistoren gezeichnet. In
diesem Fall sind alle t/-Größen negativ. Mit positiven u<?° ~ ugo(Uh, "m, 0U2), W
L/'sgiltGI.OJauchfürn-Kanal-Transistoren. ..
_ Πιο <:nonnnnDCI«;inni>
an T. UnH Π. u/irH in F i σ ? OT AUn- Δ UT1(UH, Uni, OU1).
(1 C)
durch die Strom-Spannungskennlinien l(Uc) der beiden
Zweige des Teilers veranschaulicht. Für die Diode wird Die effektive Schwellenspannung des um die Hilfsein
konstanter Sperrstrom Id\.sp angenommen. Unter schaltung erweiterten Transistors T\ von Gaus gesehen,
der Voraussetzung d. h. über C1 angesteuert, wird damit:
UT0=(l+-^-)[UTO}
"" \ C1J
erhalt man durch Gleichsetzen von \ 1
(5 a) 30
Dabei ist
die Ruhespannung an G aus:
Cl =
Cn
i/co ~U„- Um - A Un(Un) -OU2 (4)
mit: 35 die Summe aus der Gatekapazität Cn = C0x ■ fV1L] und
y— —— der Parasitärkapazität der Diode D1.
-=- (I /di s, I -1 /n,sp D · (4 a) Mit <4>
wird aus <5 a>
i/r^ = (l + -f1-) · [ tfroi + Uro2 + A Un(U5Bi) + A UnIU1n) + 6U1- U„]. (5b)
Ohne den Substrateffekt an Tx, d. h. für U5 = 0, geht (5) über in:
+ -ψ-) ■ I Unx + UT02 + A UTi(UG-0) + OU1- U„]. (5 c)
Der Faktor (1 + C\ICi) in Gl. (5a, b. c) kommt durch ^ _ ^ _ . \lp\ sp I ~ I In sp I
die Spannungsteilung an der Serienschaltung der ^b 17C t C\ + C1
Kapazitäten d und C2 zustande, wobei C\ dieOxidkapa- 50
zität von Γ, und C2 eine Koppelkapazität bedeuten. Läßt man, bezogen auf den Einschaltpuls, eine maxi-
Norrnalerweise v. ird man C2 wesentlich größer wählen ma]e Abnahme um 10% „,, d. h.
als Ci, so daß der »Durchgriff« von Gaus groß wird.
Der Transistor Ti kann von G aus kapazitiv über C2 ^1, rjQ,
mit einem (bei p-Kanal-Transistoren negativen) Span- 55 U& ~ "fr
< qjo,
nungspuls aufgesteuert werden. Geht dabei das lf$ — t/<?o
Potential bei G von 0 auf Ua so erscheint momentan bei
G'das Potential so ergibt sich als maximal zulässige Einschaltdauer
Uy-Uo-e + Uo—^—, (6a) » Äte<
. (6c)
das wegen der Hochohmigkeit des inneren Spannungs- Wird nun das Potential bei G wieder von U5 auf
teüerefür|üG.|>|tf(70|(sieheFig.2)nursehrlangsam umgeschaltet, so nimmt U6- zunächst momentan den
durch Entladung über die Diode wieder in Richtung 65 Wert
auf U(po abnimmt IT ■ _ | τ ι
auf U(po abnimmt IT ■ _ | τ ι
Bei Annahm* konstanter Sperrströme sinkt dabei j/g) = U170 - Ate ■ — (6d)
Uσ nach einer Zeit At von 1/£>
ab auf ci + Cl
an, geht aber dann wegen der Niederohmigkeit der Transistorkennlinie T2 für | t/G |
< 11/ο·01 (siehe Fig. 2)
sehr rasch zurück bis nahe an ί/ο·0) d· h. Uq· wird nach
Ausschaltpulsen an G in der Nähe des Potentials i/co
festgeklemmt.
Es wird
Un -
(6e)
Um = U-
roi·
(8 b)
Eine integrierte Schaltung gemäß der Fig. 1, zeigt
F i g. 3 in der Aufsicht. Verschiedene Querschnittsansichten lieser Sandwichgate-Struktur zeigt F i g. 4. Als
Leitermaterial für das Zwischengate G'kommt in erster Linie polykristallin abgeschiedenes, hochdotiertes Silicium in Frage. Es können aber auch aufgedampfte Metalle
wie z. B. Wolfram oder Molybdän verwendet werden. Das diffundierte Emittergebiet 1 von T2 bildet gleichzeitig die pn-Diode D\ zum Substrat 2. Das Gatt G kann
wie üblich durch Aufdampfen von Aluminium realisiert werden. Zuvor wird noch das Dielektrikum 3 für C2 auf
C abgeschieden. Im Interesse einer hohen Steilheit macht man C2 möglichst groß, und zwar zweckmäßigerweise durch eine Kombination folgender Maßnahmen:
a) große Fläche für C2 (siehe zusätzliche Fläche für C2
über dem Dickoxid 4 in F i g. 3 und 4, in welches die Fenster 5 und 6 geätzt sind).
Verwendung eines Dielektrikums 3 mit hoher Dielektrizitätskonstante E für C2 (z. B. Siliciumnitrid).
Verwendung einer sehr geringen Schichtdicke des Dielektrikums 3 für C2.
Der Spannungsteiler wird mit dem Halbleiterschaltkreis integriert und kann in einer Weise aufgebaut
werden, daß die Hilfsspannung Uh automatisch den in
(8) angegebenen Wert Uho annimmt Damit wird die effektive Schwellenspannung des Transistors 71
Eine Schaltung, die dies leistet zeigt F i g. 5 außerhalb der gestrichelten Umrandung 7. Der äußere Spannungsteiler besteht aus 2 Isolierschichtfeldeffekt-Regeltransistoren 7ä und T4 in Serie mit einer Diode D2. Die
Wirkung dieses Spannungsteilers wird in F i g. 6 durch die 1(Uc-) Kennlinien der beiden Teilerabschnitte
veranschaulicht Vorausgesetzt der Diodensperrstrom hzsp ist größer als der Sperrstrom fru.sp durch die
Regeltransistoren T3 und T4, so ergbit sich bei G" die
Spannung
45
50
At,<Ata
überschreitet die Abweichung <5*i/co auch bei beliebiger Wiederholung der Pulse nicht den Maximalwert
ß2
(60
wobei S*Uffo von der Dauer des Einschaltpulses At1
sowie von der Dauer des Ausschaltpulses A t„ abhängt.
Unter der Voraussetzung
Gegenüber dem Ruhewert (5 c) steigt daher die effektive Schwellenspannung im Pulsbetrieb an auf:
muß am Potentiometer die Hilfsspannung
Um = Uni + UT02 + A UnWm) + ^U2 (8 a)
eingestellt werden. Nach (4) liegt daher an G\ wie es
in diesem Falle sein muß, das Potential
δ* Um - UH).
Um* -
+ δUn (9)
mit
und
ö (I Λ>2, Sp I ~ I hi*, Sp I)
ßj*
ß} ß*
(9 a)
(9 b)
Ein Vergleich zwischen (8) und (9) zeigt, daß tatsächlich
Uhm = Um
ist, wenn die beiden Bedingungen
ist, wenn die beiden Bedingungen
Um + UT02 = Um + Ur04
und
und
40
(10)
(10 a)
(10 b)
erfüllt sind.
Die Bedingung (1 Oa) ist bei einem integrierten Aufbau
normalerweise stets erfüllt, da man mit der Gleichheit aller Schwellenspannungen (Uto. /= t/ro) auf einem
Kristall rechnen kann.
Die Bedingung (10b) bedeutet nur eine relativ kleine Korrektur. Man kann aber auch sie durch geeignete
Dimensionierung erfüllen, da die Sperrströme und die ß's in (4a) und (9b) geometrieabhängig sind. Für die /?'s
gilt bekanntlich:
βι=μ C0x
(μ=Beweglichkeit, Cm=Gate-Oxydkapazität pro Fläche, Wi- Breite und Li= Länge des Kanals von Ti). Bei
gleicher Sperrstromdifferenz
\Id USp I - \frzSp I = \folSp I - |/Τ34.5ρ|.
gleichem μ und gleichem Cm wird z. B. (10b) durch die
Dimensionierung:
W3= W4=IW2
erfüllt
Man kann aber auch die effektive Schwellenspannung mit einfachen Mitteln statt auf Null auf einen kleinen,
definierten Wert kompensieren, der weitgehend technologieunabhängig ist
Die effektive Schwellenspannung ist nach (5c) und (9) gegeben durch:
+ -§-'-) · [Um + UT02 + A Un(U0U + OU1- Um - UTM -
Weicht man nun von den Bedingungen (10a) oder (10b), welche zusammen den Ausdruck in der eckigen
Klammer zum Verschwinden bringen, bewußt ab, so kann man kieine definierte Schwellenspannungswerte
realisieren.
Eine Abweichung von der Bedingung (10a) läßt sich z. B. in vorteilhafter Weise durch Verwendung von
Gateelektroden mit unterschiedlicher Elektronenaustrittsarbeit Φη\ realisieren. Bei p-Kanal-Transistoren
trhält man die erforderliche negative Schwellenspannung, wenn man die Summe der Austrittsarbeiten der
Gateelektroden der Transistoren T\ und Ti kleiner macht als die entsprechende Summe von T3 und Tt:
- δU34].
Bei Verwendung von Siliciumgate-Elektroden kann man obige Bedingungen sowohl für p-Kanal- als auch
für n-Kanaltransistoren dadurch erfüllen, daß man die Gateelektrode von T3 stärker dotiert als die von
T\(Ni>
Nt), wenn — wie üblich — die Gateelektroden
bei p-Kanaltransistoren p-dotiert und bei n-Kanaltransistoren η-dotiert werden. .
Bei dieser Ausführung ergibt sich somit für die effektive Schwellenspannung:
■(■♦-£■)
kT
Q
Q
In
IL
Bei n-Kanal-Transistoren erhält man die erforderliche
positive Schwellenspannung durch Realisierung der Bedingung:
Besonders vorteilhaft ist es, in beiden Fällen
tu machen, und nur die Austrittsarbeiten der Gateelektroden von Ts und Ta verschieden zu machen, d. h.:
25
30
fürp-Kanal-,
Φ,η ι > Φπ, 3
Φ,η ι > Φπ, 3
für n-Kanal-Transistoren.
Der erwähnte besondere Vorteil besteht darin, daß •uf diese Weise in (5d) die Differenz der Substrateffekte
verschwindet:
35 wobei die Bedingung (10b) als erfüllt angenommen wurde.
Die effektive Schwellenspannung ist damit unabhängig von der Substrat-Dotierung und von der Konzentration
von Oberflächenladungen und -zuständen. Sie hängt nur noch von den technologisch leicht beherrschbaren
Kapazitäten Ci und Ci sowie von den Dotierungen
/Vi und N3 der Gatcelektroden ab. An die
Genauigkeit der Dotierungen N\ und Ni werden jedoch
keine hohen Anforderungen gestellt, da sie nur logarithmisch in den Ausdruck für die Schwellenspannung
eingehen.
Eine kleine, von Null abweichende Schwellenspannung kann man aber auch dadurch realisieren, daß man
die Bedingung (10b) ersetzt durch
Man erreicht dies z. B. durch geeignete Wahl der Transistorgeometrien, so daß folgende Beziehung gilt
(hl, Sp - hl*, Sp) · ( -ψ- + -φ-j
< (h\, Sp - In, Sp) — ■
Vergleich
mit dem einfachen Isolierschichtfeldeffekt-Transistor
mit dem einfachen Isolierschichtfeldeffekt-Transistor
Die maximale Steilheit der Schaltung nach der Fig. 5
toll nun verglichen werden mit der maximalen Steilheit des einfachen Isolierschichtfeldeffekt-Transistors
Γι, jeweils für eine Steuerspannung C
Für den einfachen Transistor (I) gilt:
Für die Schaltung (II) gilt:
(lOd)
(12)
*$P-A We«-CW.
(H)
Uto, iff kann aus (5 c) berechnet werden. Nimmt man
für den Normalsfall gleiche Schwellenspannungen auf dem Kristall an (Un , = Un) und macht man gemäß
(10b) OU1 = δU34, so gilt für Uh34 nach (9) und gemäß
Fig. 6:
f2Un + AUn(Un) + ÖUuSx2Un + AUn(Un)
< U8
1134 ~ I r,
ι U8 für 2 Un + A Um(Un)
> U8
und für die effektive Schwellenspannung nach (5 c) und (8 b):
0 für 2 Un + A Un( Un)
< U8
2Un+AUn(Us81) -U8 +OU1Sa2Un+ AUn(Un)
> U8
(13)
(14)
11 12
A l'T2 iü nach U) und (4) mit U^1 ~ i/cuund UH" U1 zu berechnen. Für die Steilheit erhält man nun mit (12)
und (14) die Beziehung
Uana, fü·· 2 Un + A Uu\Un)
< Ug
■ Uonax + UB-2 Un- A UT2(USti) ~ δU2 für 2 Un + A UT*(Un)
> UB
4J Ü5)
+ C2 "
oder in dimensionsloser Schreibweise mit χ = UnI'VOm0 und Y = gmHß^&na
oder in dimensionsloser Schreibweise mit χ = UnI'VOm0 und Y = gmHß^&na
für χ <
C\ + C2 Uorna, Ucmax 2 Uon^x 2 Ugma,
und entsprechend für den einfachen Isolierschichtfeld- gegen Schwellenspannung) zeigt F i g. 9, hier aber mit
effekt-Transist».": L/a=2i/cm«x- Die Schwellenspannung Uto kann jetzt
fast bis auf die Größe von Uumax anwachsen, bevor die
m g(') . _ Steilheit abzunehmen beginnt. Hier, wie im allgemeinen
Y - -z-r- l ~ x (17) 25 Fall liegt der Knickpunkt bei
In Fig. 7 sind die normierten Steilheiten Υω(χ) und ,, _ 1 u, ATJ ,,, ^,
y<"» (χ) graphisch dargestellt für den speziellen Fall Un--[U8-A Un(Un)].
b W
Für die Kompensationsschaltung gemäß der Fig. 5 30 Soll die Steilheit im gesamten Bereich
yd« = Ym = C2ZC1 + C2 fürjc<x* ° ~ Un ~ Uam
konstant bleiben, so muß UB erhöht werden auf
+ ff» _ ->
y. - A Uti(x>
Ub) ei- ^ « 35
l^„ %« nux^x- UB>
2
hier mit Ub/Ugoux= ·· Der Substrateffekt 4 t/r 2 wurde Für den einfachen Isolierschichtfeldeffekt-Transistor
aus (2) und (4) berechnet mit USbi=Ugq, Cw=1,5V, gilt:
AZ=IO'5 cm-3 und CO»=35 nF/cm2.ö Lh wurde vernach- 40
lässigt. Ym = 1 - χ
Bei Vernachlässigung des Substrateffektes würde
V(Ii) (χ) für die verschiedenen C-Verhältnisse durch die Für die Kompensationsschaltung der Fig. 5 gilt:
gestrichelten Linien dargestellt. Die ausgezogenen
Kurven berücksichtigen den Substrateffekt. Sie 45 V(H) _ y(ii) - r iir j. r \ Rw ν <■ v*
sind berechnet für t/Cm„«Udo= Ub=\£ V, " *"·«' °2/^' + Cl)
iurx^-χ
N=I ■ 1015Cm-3. Für andere N-Werte zeigt F i g. 8 den .. .„ tr ν \
Substrateffekt Δ Uj2 als Funktion von (UH- UToi). Ym = YSSc + -^- ~ 2 x -
für χ > x*
Aus Fig.7sowieaus(16)und(17)ersiehtman: "am Ua710x
1) daß für einen gewissen mittleren L^ro-Bereich die Hier mit i/e/L/cm«=2. Der Substrateffekt AUti
Steilheit der Schaltung besser ist als die des wurde aus (2) und (4) berechnet mit Usb2= Ugo,
Transistors K<">> YW (in Fig.7 schrsüficri für UH= £/B=3 V, N=IO15Cm-3 und COX=35 nF/cm3. ö U1
CiIQ = 4), wurde vernachlässigt
2) daß für 55
Π < D™ < i · ΓΓΛ. - U-TAiU-mW Anwendung auf komplementäre Isolierschichteffekt-
2 Transistor-Schaltkreise
die Steilheit der Schaltung konstant, d. h. unabhän- 60 Da die beschriebene Schaltung zur Realisierung einer
gig von i/roist von außen einstellbaren effektiven Schwellenspannung,
bzw. zur Realisierung einer effektiven Scnwellenspan-
Den iterekh konstanter Steilheit kann man 3usdeh- nung ^Null« sowohl auf p-Kanal- als auch auf
nen, wenn man Ub größer wählt als Ughox, d. h. wenn n-Kanal-fsoüerschichtfeldeffekt-Transistoren ange-
man den äußeren Spannungsteiler an eine besondere 65 wandt werden kann, ergibt sich eine vorteilhafte
Spannungsquelle L/B>i/cmMlegt Diese Spannungsquel- Anwendung suich bei komplementären Schaltkreisen.
Ie wird dabei nur statisch S1Jv Sperrarom beiastet Besondere vortetfhaft :c\ die AnA'endur.g auf komple-
Ein entsprechendes Diagramm wie in F \ g. 7 (Steilhe't mentärc ^cfiRj^T^iss mit kleiner Betriebsspannung, da
hier die gleichzeitige Realisierung der beiden Schwellenspannungen für p- und η-Kanal mit der gewünschten
Genauigkeit besonders schwierig ist
Steht nur eine Spannungsquelle zur Verfügung (Ub= Uqd*= Uamu) wie in Fig.7, so ist bei den
n-Kanal-Transistoren der Bereich konstanter Steilheit kleiner als bei den p-Kanal-Transisioren. Dieser
Nachteil kann vermieden werden durch eine der folgenden Maßnahmen:
10
Verwendung einer Technik, die die Realisierung schwach dotierter p-Wannen ermöglicht (z. B.
durch lokale Epitaxie oder Langzeitdiffusion). Diese Verfahren sind allerdings relativ kompliziert
oder schwer reproduzierbar.
Einsatz einer separaten Spannungsversorgung
20
zur Vergrößerung der Spannung am äußeren Spannungsteiler der n-Kanal-Transistoren. Die
Realisierung dieser relativ einfachen Maßrahme zeigt das Schaltbild in Fig. 10. Nimmt man eine
dritte Spannungsquelle Udo hinzu und macht man
\Ubp\>\Udd\
sowie
30
so kann man den Bereich konstanter Steilheit für beide Transistor-Typen bei gemeinsamer p- Wanne
für alle n-Kanal-Transistoren unabhängig voneinander ausdehnen. Wählt man
und
so bleibt für beide Typen die Steilheit konstant bis
Wert der technologischen Schwellenspannung des p-Kanal-Transistors T\pz
Die geometrische Anordnung mit den getrennten p-Wannen für T2n und Τλα zeigt F i g. 12. Die Diode D1n
wird zweckmäßigerweise im η-Substrat, die Diode Di9
in der Wanne des Transistors T\„ untergebracht
Dadurch kommt m?.n bei der Herstellung ohne zusätzliche Diffusionsschritte aus. Die gestrichelten
Linien 8, 9 und 10 umgrenzen p-leitende, in das n-lekende Substrat eingesetzte Wannen. Der Eingang
liegt an E
Man kann noch einen Schritt weiter gehen und die Maßnahme 3) in entsprechender Weise auch auf die
p-Kanal-Transistoren des Komplementär-Schaltkreises anwenden, um auch bei diesen den Substrateffekt auszuschalten. Mit einer Spannungsquelle
Ub= Udd** Ucaax kann damit der Bereich konstanter
Steilheit ausgedehnt werden von Un=O bis Ut0= UbTZ
Zur Realisierung verwendet man die bei der Herstellung bipolarer ICs bewährten Verfahren der
n-Epitaxie auf p-Substrat mit ρ+-Isolationsdiffusion für
die zu isolierenden n-Wannen der Transistoren Tip und
Fig. 13 zeigt d*e Extremwerte der Oberflächenladungsdichte Nt (Index / für Interface) als Funktion der
Oxidkapazität C0n innerhalb welcher Ni schwanken
darf, ohne daß dadurch der Betrag der technologischen Schwellenspannung ILVoI einen vorgegebenen Maximalwert überschreitet oder, um Depletion-Typen
auszuschließen, daß (/ro das Vorzeichen wechselt
40
Φ"° C
C
Dabeiist
Für die Polarität der Spannungsquellen gilt:
Uöd < 0. UBp
< 0 und Usn > 0.
3) Einbau individueller p-Wannen für die n-Kanal-Transistoren Tjn und T4n und Kurzschließen der so
jeweiligen Source-Elektrode mit der zugehörigen Wanne Die Substrateffekte an Tt„ und T4n werden
dadurch völlig vermieden und es gelten die gestrichelten Linien in Fig.7. Zu beachten ist
dabei, daß jetzt die Diode Din getrennt von T2n in
der Wanne des Transistors Tm untergebracht werden muß.
Fig. Il zeigt das Schaltbild eines nach Vorschlag 3)
realisierten komplementären Inverters mit der effektiven Schwellenspannung »Null« bei nur einer Versorgungsspannung. Zur Realisierung des Inverters wird Sp
mit dem η-Substrat und 5ft mit der p-Wanne von Tin
verbunden, während Dp und Dn am Ausgang A
zusammengelegt werden. Während der Eingang an G liegt, liegen die p-Wannen von Tjn und T3n an Ub (<0).
O gilt dabei bis zu dem in (18) angegebenen
für p-Kanal
Φσ - Φψ*ι* (fr fl'Kanal
die Differenz der Elektronenaustrittsarbeiten,
der Abstand zwiichen Ferminiveau und
Bandmitte (positiv für p-Waane, negativ für n-Substrat),
Qi
für die feste Raumladung jenseits des
Kanals (positiv für η-Substrat, negativ für p-Wanne),
Oberflächenladungen pro Fläche unter dem Gate-Oxid.
15 16
JvV-Substrat = 1015 cm"3
JVyWanne =10"
Substrat:
Wannen:
Gate G, (n-Kanal)
Gate G„ (p-Kanal)
= 1,5 X 10u cm'3
= 1,5 X 10w cm"3
Donatoren
Akzeptoren
Donatoren
Akzeptoren
In der F ig. 13 ist die zulässige Oberföshenladuagsdichteiv'/ als Funktion der Gatekapazität C0x für die in folgender
Tabelle angegebenen Dotierungen von Substrat, Wanne und Gate angegeben:
p-Kanal
n-Substrat
p*-Gatt poly-Si
n-Kanal
p-Wanne
n+-Gate poly-Si
1 x 101* 1,5 x 1019
+0,3350 -0^175
-0,8525
-3,10X10"
qN, - Q,- -
30
Das heißt innerhalb dieses Gebiets erhält man konstante Steilheit bei einer Betriebsspannung
Ub-2Uto-3,OV, wenn, wie zuletzt erläutert wurde,
sowohl T1n und Hn als auch Ty, und %p individuelle
Wannen erhalten. Aus Fig. 13 liest man ab, daß Ni-Qi/q zwischen -03XlO11Cm-* und
+2S x 10" cm-2 schwanken darf, wenn die Oxid-Kapazität G*r-35 nF/cm2 beträgt
35
40
45
Das heißt in diesem Gebiet erhält man konstante Steilheit bei einer Betriebsspannung Ub-2 LVo-1.5 V.
Um die maximale Schwankungsbreite von etwa so N,- +0.05 χ 10"Cm-* bis /V/-+2.77 χ 10" cm-2
voll ausnutzen zu können, muß CO* auf 59 nF/cm2 vergrößert werden. Dies laßt sich mit einer Oxyddicke
von 60 nm realisieren.
FOr diesen Fall wurden in Fig. 14 (oberstes
Diagramm) die Schwellenspannungen Utp und Un
gegen Ni aufgetragen. Unterhalb und oberhalb des Bereiches
als Maß der Schaltgeschwindigkeit eines Komplementär-lnverterpaares aufgetragen. Die Kurven für das
einfache Komplementär-Inverterpaar sind in Fig. 14
gestrichelt, jene für das Komplementär-Inverterpaar mit Kompensationsschaltung gemäß der Erfindung sind
voll ausgezogen. Die Verzögerungszeit desjnverterpaares ist umgekehrt proportional zu Y(τ ~\IY).
Alle Diagramme der zweiten und dritten Zeile gelten
für Ub- 13 V, wenn die Substrateffekte von T1n und 7}p
durch getrennte Wannen für diese Transistoren (wie oben beschrieben) eliminiert wird. Für die Kompensationsschaltung erhält man dann im ganzen Nr Bereich (0
bis 23 x 10" cm-2) konstante Y-Werte. Dabei wurden
gleiche Steilheiten (Yn- Yp) für n- und p-Kanal
angenommen, was durch eine geeignete Wahl der W/L·Verhältnisse erreicht wird, so daß der Beweglichkeitsunterschied kompensiert wird:
μ'"Cf),"
0,05 χ 10"cm-»«0sMs2.8 χ 10" cm-»
60
gehen die p-Kanal· bzw. die n-Kanaltransistoren in den
Depletiontyp über. In den Diagrammen der zweiten Zeile der Fig. 14 wurden gegen M die normierten
Steilheiten yP und jv und in der dritten Zeile die mittlere
normierte Steilheit
Will man die konstanten V-We^e, d.h. den
Kompensationseffekt der Schaltung auch ohne getrennte Wanne, bzw. Inseln für T2n und Τΐρ erhalten, so muß
man die Spannung UBum den Substrateffekt
Δ UT*n (t/rom«) - Δ Utu (UTom»)
vergrößern.
Von Ub- 2UTom»
auf Ub -lUrom,, + Ut4»
(deshalb steht in F i ß. H: L/S21,5 V).
Die Diagramme der linken senkrechten Kolonne in F i g. 14 gelten für LZ00= UB-13 V. Man erkennt, daß in
diesem Fall die Kompensationsschaltung den einfachen Inverter in der Geschwindigkeit Yerst übertrifft, wenn
das Kapazitätsverhältnis C2IQ den Wert 3 übersteigt:
C2/C,>3.
Allerdings ist in diesem Fall (Udd~Ub) der Vorteil
der Kompensationsschaltung auch für größere CJC\-
Verhältnisse nicht besonders groß.
Der Vergleich wird jedoch für kleinere C/oo-Werte
(Udd<Ub) immer günstiger. Die Diagramme in der zweiten und dritten Kolonne der F i g, 14 (Mitte und
rechts) gelten für die Fälle Udd=0,75 V bzw. 0,60 V.
Für Udd=0,75 V wird die Kompensationsschaltung
schon für CJ C\ — 1 von dem einfachen Inverter auch in der Mitte>des M-Bereichs nicht mehr übertroffen. Das
Geschwindigkeitsmaß Vfällt für den einfachen Inverter ι ο
bei Annäherung an die Grenzen des ^/-Bereichs
parabolisch auf Null, während die Kompensationsschaltung ihren konstanten Wert behält, dessen Höhe
gegeben ist durch
r a_
2(C1+ C2)
Für L/jjD=0,6 V erreicht der einfache Inverter selbst
für QfQ = \ in der Mitte des Λ/rBereichs nur noch
etwa 75% des Konstantwertes der kompensationsschaltung. Bei NiSQfie χ 10"Cm-2 und
N/>2£4 χ 10" cm-2 sinkt das ydes einfachen Inverters
auf Null.
Fig. 14 zeigt somit, daß der Vorteil der Kompensationsschaltung
in erster Linie bei sehr kleinen Betriebsspannungen Udd liegt, wenn man eine Tusäitzliche
Spannungsquelle Ub (die nur durch Sperrströme belastet wird) einsetzt Die Höhe von Ub muß
mindestens das Doppelte der maximal vorkommenden Schwellenspannung Uto betragen. Bemerkenswert ist,
daß die Schaltung dann sogar mit einem Udd betrieben werden kann, das kleiner ist als die Schwellenspannung
Uto.
Hierzu i4 Blatt Zeichnungen
Claims (7)
1. Integrierte Festkörperschaltungsanordnung zum Einstellen der effektiven Schwellenspannung
eines Isolierschicht-Feldeffekttransistors (Tx) des
Anreicherungstyps
— dessen Substrat auf ein Grundpotential gelegt ist,
— bei der ein Isolierschicht-Feldeffekttransistor (Ti) vom Anreicherungstyp vorhanden ist, der
mit einer Halbleiterdiode in Reihe liegt
— und zwischen dem Substrat (2) und der Gate-Elektrode des Isolierschicht-Feldeffekttransistors (Tt) eine konstant einstellbare oder ts
konstante Spannung zum Steuern der effektiven Schwellenspannung angelegt wird,
dadurch gekennzeichnet,
- daß das Eingangssignal bezüglich Substrat (2) oder Source-Elektrode über einen Kopplungskondensator (C2; C2P, C2n) an die Gate-Elektrode des MIS-FETs angelegt wird,
- daß das Substrat (2) und die Gate-Elektrode des Isolierschicht-Feldeffekttransistors (71; Tip, TiB)
von der in Sperrichtung unterhalb der Durchbruchspannung betriebenen Halbleiterdiode
(D,) überbrückt ist,
— daß der Isolierschicht-Feldeffekthilfstransistor
(T2) im Sättigungsbereich betrieben wird sein
Sperrstrom kleiner ist als der Sperrstrom der Halbleiterdiode,
- daß die Drain-Elektrode des Isolierschicht-FeIdeffekthilfstransistors (Ti) auf ein Potential vom
Betrag größer ais das um die Schwellenspannung verminderte Gate-Potential und vom
Vorzeichen des Leitfähigkotstyps des Substrats (2) gelegt ist
2. Integrierte Festkörperschaltungsanordnung nach Anspruch !,dadurch gekennzeichnet,
- daß zwischen Substrat und Gate-Elektrode des Isolierschicht-Feldeffekthilfstransistors (T2)
eine an einem ohmschen Spannungsteiler
Um.Sp - Iru.sp) ■ (-φ- + -φΛ = (I/M.s/, -
abgegriffene Spannung angelegt wird, dessen einer äußerer Anschluß mit der Drain-Elektrode verbunden ist
3. Integrierte Festkörperschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
- daß zwischen Substrat und Gate-Elektrode des Isolierschicht-Feldeffekthilfstransistor^ (T2)
eine Spannung angelegt wird, weiche an der Serienschaltung von zwei Isoüerschicht-Feldeffektregeltransistoren (T3, 7}) einer aus Diode
und den zwei Isolierschicht-Feldeffektregeltransistoren (D2) bestehenden Serienanordnung
abgegriffen wird,
- daß die Diode einen größeren Sperrstrom aufweist als der Sperrstrom der Serienschaltung
der Isolierschicht-Feldeffektregeltryisistoren
(T1. K),
- daß die Substrate der Isolierschicht-Feldeffektregehransistoren (Tt. 7i) auf das Grundpotential gelegt sind
- und deren Gate-Elektroden mit jeweils der Drain-Elektrode des zugehörigen Isolierschicht-Feldeffektregeltransistors verbunden
sind,
- daß die Snurce-Elektrode des ersten Isolierschicht-Feldeffektregeltransistors (Tj) am
Grundpotential liegt und Gate- und Drain-Elektrode des ersten mit der Source-Elektrode des
zweiten und die Gate- und Drain-Elektrode des zweiten Isolierschicht-Feldeffektregeltransistors (Ti) mit der Diode (Di) verbunden sind.
4. Integrierte Festkörper-Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,
- daß die Geometrien der Transistoren so gewählt werden kann, daß für die Kanallängen
L. die Kanalbreiten Wund die Sperrströme Id. sp
der Dioden (Dx) und (D2) 'olgende Beziehung
gilt:
5. Integrierte Festkörperschaltungsanordnung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet,
daß folgende Beziehung gilt:
Udt,sp - tr».Sp) · [-ψ- + -φ- J<(Id\,sp - In,Sp)
6. Integrierte Festkörperschaltungsanorclnung nach Anspruch 3. dadurch gekennzeichnet,
- daß die Gate- Elektroden des Transistors (T1) im
Falle einer Schaltung aus n-Kanaltransistoren aus einem Material mit kleiner Elektronenaustrittsarbeit, im Falle einer Schaltung aus
p-Kanaltransistoren aus einem Material mit größerer Eiektronenaustrittsarbeit hergestellt
wird als die Gate-Elektroden der übrigen Transistoren.
7. Integrierte Festkörperschaltungsanordnung
nach Anspruch 3 oder 6, dadurch gekennzeichnet,
- daß alle Gate-Elektroden aus Silicium bestehen,
- daß die Gate-Elektroden mit dem gleichen
Leitfähigkeitstyp dotiert werden wie die zugehörigen Source- und Drain-Zonen und
- daß die Gate-Elektroden des Transistors (T3)
sowohl im Falle von Schaltungen mit p-Kanaltransistoren, als auch im Falle von Schaltungen
mit n-Kanaltransistoren stärker dotiert wird als die Gate-Elektroden der übrigen Transistoren
vom gleichen Kanaltyp.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712144436 DE2144436C2 (de) | 1971-09-04 | 1971-09-04 | Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors |
| IT2843872A IT964201B (it) | 1971-09-04 | 1972-08-24 | Circuito integrabile allo stato solido atto a controllare ovvero a regolare la tensione di soglia effettiva di un transistore ad ef fetto di campo ad isolamento di porta |
| AU46034/72A AU4603472A (en) | 1971-09-04 | 1972-08-28 | Solid state circuit |
| FR7231040A FR2152031A5 (de) | 1971-09-04 | 1972-09-01 | |
| JP8800172A JPS4834677A (de) | 1971-09-04 | 1972-09-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712144436 DE2144436C2 (de) | 1971-09-04 | 1971-09-04 | Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2144436A1 DE2144436A1 (de) | 1973-03-08 |
| DE2144436C2 true DE2144436C2 (de) | 1983-01-20 |
Family
ID=5818710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712144436 Expired DE2144436C2 (de) | 1971-09-04 | 1971-09-04 | Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS4834677A (de) |
| AU (1) | AU4603472A (de) |
| DE (1) | DE2144436C2 (de) |
| FR (1) | FR2152031A5 (de) |
| IT (1) | IT964201B (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214962A (en) * | 1978-07-21 | 1980-07-29 | Pincon Andrew J | Activated oxygen product and water treatment using same |
| DE2844878A1 (de) * | 1978-10-14 | 1980-04-30 | Itt Ind Gmbh Deutsche | Integrierbarer isolierschicht-feldeffekttransistor |
| CH628462A5 (fr) * | 1978-12-22 | 1982-02-26 | Centre Electron Horloger | Source de tension de reference. |
| JPS5714216A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Input protecting circuit |
-
1971
- 1971-09-04 DE DE19712144436 patent/DE2144436C2/de not_active Expired
-
1972
- 1972-08-24 IT IT2843872A patent/IT964201B/it active
- 1972-08-28 AU AU46034/72A patent/AU4603472A/en not_active Expired
- 1972-09-01 FR FR7231040A patent/FR2152031A5/fr not_active Expired
- 1972-09-04 JP JP8800172A patent/JPS4834677A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT964201B (it) | 1974-01-21 |
| AU4603472A (en) | 1974-03-07 |
| FR2152031A5 (de) | 1973-04-20 |
| JPS4834677A (de) | 1973-05-21 |
| DE2144436A1 (de) | 1973-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2312414C2 (de) | Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen | |
| DE3881304T2 (de) | MOS-Transistor. | |
| DE69212383T2 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
| DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
| DE2159192A1 (de) | Feldeffektspeichertransistor mit isolierter Gate Elektrode | |
| DE2257846B2 (de) | Integrierte Halbleiteranordnung zum Schutz gegen Überspannung | |
| DE3125470C2 (de) | ||
| DE1918222A1 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE1808661A1 (de) | Halbleiter-Bauelement | |
| DE1437435C3 (de) | Hochfrequenzverstärker mit Feldeffekttransistor | |
| DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
| DE2740203C2 (de) | Ladungsgekoppelte Halbleiteranordnung | |
| DE68911809T2 (de) | Integrierbare, aktive Diode. | |
| EP0010149B1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
| DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
| DE2201028A1 (de) | Feldeffekt-Speicherelement | |
| DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
| DE2144436C2 (de) | Integrierte Festkörperschaltung zum Einstellen der effektiven Schwellenspannung eines Isolierschicht-Feldeffekttransistors | |
| DE3230510A1 (de) | Variabler mis-widerstand | |
| DE2629468A1 (de) | Temperaturkompensierter oszillator | |
| DE2929869C2 (de) | Monolithisch integrierte CMOS-Inverterschaltungsanordnung | |
| EP0135136A2 (de) | Integrierte RS-Flipflop-Schaltung | |
| DE1300993B (de) | Elektronisches Duennschichtbauelement | |
| DE2835143A1 (de) | Thyristor | |
| DE2438693A1 (de) | Feldeffekt-transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| OF | Willingness to grant licences before publication of examined application | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |