DE2438693A1 - Feldeffekt-transistor - Google Patents
Feldeffekt-transistorInfo
- Publication number
- DE2438693A1 DE2438693A1 DE2438693A DE2438693A DE2438693A1 DE 2438693 A1 DE2438693 A1 DE 2438693A1 DE 2438693 A DE2438693 A DE 2438693A DE 2438693 A DE2438693 A DE 2438693A DE 2438693 A1 DE2438693 A1 DE 2438693A1
- Authority
- DE
- Germany
- Prior art keywords
- source
- gate
- field effect
- fet
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims description 17
- 238000013016 damping Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Networks Using Active Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Description
SOET COEPORATION, Tokyo, Japan
Feldeffekt-Transistor
Die Erfindung bezieht sich auf einen Feldeffekt-Transistor und insbesondere auf einen solchen Feldeffekt-Transistor,
dessen Dämpfungscharakteristik linear ausgebildet ist und
dessen Klirrfaktor derart verbessert ist, daß beispielsweise bei Verwendung als Dämpfungsglied ein Signal in' gutem Zustand
übertragen wird.
Venn beispielsweise ein Metall-Oxid-Silizium-Feldeffekt-Transistor
als ein Element mit veränderbarer Impedanz verwendet wird und auch in einer Dämpf ungsschaltung eingesetzt wird,
läßt sich allgemein eine Schaltungsanordnung verwenden, wie sie in der Fig. 1 dargestellt ist. Nachfolgend wird ein
Feldeffekt-Transistor kurz als FET bezeichnet. Weiterhin wird nachfolgend zur Vereinfachung ein Metäll-Oxid-Silizium-Transistor
kurz als MOS-Transistor bezeichnet, wobei ein solcher Transistor angesprochen ist, der ein isoliertes Tor
haben kann.
In der Fig. 1 bezeichnet das Bezugszeichen 1 einen Widerstand,
der zwischen der Eingangsklemme 2 und der Ausgangsklemme 3 eines Signalübertragungspfades 1 angeordnet ist, und ein
Signal S^, mit welchem die Eingangsklemme 2 beaufschlagt ist,
wird nach einer entsprechenden Übertragungsfunktion in seiner Dämpfung durch einen FET 10 gesteuert, der parallel zu dem
Übertragungspfad 1 angeordnet ist. Mit anderen Worten, die
Impedanz zwischen der Quelle und der Senke des FET 10 wird durch eine Steuerspannung (Torspannung) Vq geregelt bzw.'
503808/0912
gesteuert, welche an das Tor 4 angelegt ist, so daß dadurch
das Dämpfungsmaß des Signals S^. in entsprechender Weise
gesteuert bzw. geregelt wird.
In diesem Zusammenhang ist es an sich bekannt, daß das Dämpfungsmaß eines Ausgangssignals Sp, welches durch den
FET 10 gesteuert bzw. geregelt ist, d. h., seine Verstärkung g^, sich durch folgende Beziehung ausdrucken läßt:
S1
wobei R der Widerstandswert des Widerstandes 1 ist und ß die
Proportionalitätskonstante ist, welche dazu dient, den Kanal leitwert des I1ET zu bestimmen, der sich aus der folgenden
Gleichung ergibtί
OX
wobei Eqy die Dielektrizitätskonstante der Toroxidschicht ist,
wobei weiterhin Tqx die Dicke der Toroxidschicht ist, wobei
/U die Beweglichkeit eines Trägers ist, wobei L die Länge des
Kanals ist und wobei W die Breite des Kanals ist.
Demgemäß läßt eish. die Gleichung (1) durch Kurven gemäß Fig.
darstellen, wobei auf der Abszisse die Tor spannung Vq. aufgetragen ist und auf der Ordinate die Verstärkung oder das
Dämpfungsmaß g aufgetragen ist. Eine Kurve 11 stellt die Dämpfungskurve im Falle von ß « 1,0 miyv und R « 3>4 kSl dar,
und eine Kurve 12 stellt die Dämpfungskurve für den Fall dar, daß nur der Wert von R auf 680 kQ abgeändert ist.
Wie aus der Fig. 2 ersichtlich ist, ist beispielsweise eine
Kurve 12 für ein großes Dämpfungsmaß charakteristisch, wenn
509808/0912
Jedoch die St euer spannung Vq'klein ist, d. h., wenn die
Steuerspannung V& in den Bereich der Schwellenspannung V.,
des FET 10 abnimmt, wird das Dämpfungsmaß derart rasch
geändert, daß der Klirrfaktor zunimmt.. Da andererseits im
Falle der Kurve 11 das Dämpfungsmaß nicht so rasch verändert
wird, wird der Klirrfaktor nicht so stark beeinflußt. Jedoch besteht der Nachteil, daß sich die Linearität verschlechtert
und auch das Dämpfungsmaß der gesamten Einrichtung nicht ' gesteigert werden kann. . .
Jedenfalls ist die Dämpfungsschaltung gemäß Fig. 1 nicht in der Lage, die Anforderungen an die Linearität', das Dämpfungsmaß und den Klirrfaktor alle zu erfüllen.
Aufgabe der Erfindung ist es, einen Feldeffekt-Transistor
zu schaffen, der bei besonders einfachem Aufbau und geringen
Kosten zugleich besonders gute Eigenschaften hinsichtlich der Linearität, des Dämpfungsmaßes und des Klirrfaktors aufweist;
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß ein
Quellen-, ein Senken- und ein Kanalbereich vorgesehen sind, daß weiterhin eine Quellenelektrode vorhanden ist, daß weiterhin
eine erste und eine zweite .Senkenelektrode auf dem Senkenbereich
in einer Richtung ausgebildet sind;, daß der Kanalstrom durchquert wird, und daß weiterhin ein Tor vorhanden
ist, welches zur Steuerung des Leitwertes des Kanals dient.
Gemäß der Erfindung wird somit ein Feldeffekt-Transistor
geschaffen, der zwei Elektroden aufweist, zwischen denen ein verteilter Widerstand vorgesehen ist. Diese Einrichtung
wird als Dämpfungsglied verwendet, wenn ein Hauptsignal an eine Senkenelektrode und eine Quelle gelegt wird, wobei eine
509808/0912
Steuerspannung zwischen einem Tor und der Quelle angelegt
ist. Das Ausgangssignal steht an der anderen Senkenelektrode
zur Verfügung.
Die Erfindung wird nachfolgend "beispielsweise anhand der
Zeichnung "beschrieben; in dieser zeigen:
Fig. 1 ein Schaltschema, welches ein Ausführungsbeispiel einer Dämpfungsschaltung darstellt, in welcher ein
bekannter FET verwendet ist,
Fig. 2 eine grafische Darstellung, welche die Dämpfungseigenschaften veranschaulicht,
Fig. 3' einen Grundriß, der ein Ausführungsbeispiel eines
erfindungsgemäßen FET darstellt,
Fig. 4· einen Querschnitt entlang einer Linie .1-I1 in der
Fig. 3,
Fig. 5> eine Darstellung, welche den erfindungsgemäßen FET
symbolisiert,
Fig. 6 eine Darstellung zur Erläuterung der Arbeitsweise des erfindungsgemäßen FET,
Fig. 7 ein Schaltschema, welches ein weiteres Ausführungs
beispiel des erfindungsgemäßen FET darstellt, wenn er als Dämpfungselement verwendet wird,
Fig. 8 ein Schaltschema, welches ein weiteres Ausführungs beispiel des erfindungsgemäßen FET darstellt, wenn
er als Verstarkungselement verwendet wird,
509808/0912
Fig. 9 eine Darstellung, welche den Aufbau eines FET'
mit einem Widerständstor veranschaulicht, der dazu geeignet ist, den Grundgedanken der Erfindung
zu verwirklichen,
Fig. 10 eine Darstellung, welche einen Widerstandstor-FET
symbolisiert, bei welchem der Erfindungsgedanke verwirklicht ist, ■
Fig. 11 einen Grundriß, der ein weiteres Ausführungsbeispiel,
des erfindungsgemäßen FET darstellt,
Fig. 12 einen Querschnitt entlang der Linie II-II1 in der
Fig. 11, . ■
Fig. 15 eine Darstellung, welche den FET gemäß Fig. 12
symbolisiert, und
Fig. 14- einen Grundriß, weicherden Widerstandstor-FET
gemäß Fig. 10 darstellt.
509808/0912
2438633
Nachfolgend wird eine Ausführungsform eines FET gemäß
der Erfindung anhand der Zeichnung beschrieben.
Die Fig. 3 ist ein Grundriß, der eine Grundkonstruktion
eines FET nach der Erfindung darstellt, und die Fig. 4 ist ein Querschnitt entlang der Linie I-I' in der Fig. 3, in
welchem ein Grundgedanke der Erfindung in einem FET vom
MOS-Typ eingeführt ist.
Zur Erleichterung der Erläuterung wird nachfolgend zuerst die Fig. 4 erläutert. Die Querschnittsdarstellung. der Fig.
ist im wesentlichen dieselbe im Aufbau wie ein normaler MOS-FET, so daß sich eine Erläuterung im einzelnen erübrigt..
Jedoch bezeichnet das Bezugszeichen 30 einen FET in seiner
Gesamtheit, und mit 21 ist ein Halbleitersubstrat mit η-Leitfähigkeit (oder p-Leitfähigkeit) bezeichnet. Eine
p-Verunreinigung (,oder n-Verunreinigung) ist von der Oberfläche
21a des Substrates 21 an vorgegebenen Stellen eindiffundiert, wobei ein vorgegebener Abstand dazwischen eingehalten ist, um einen Quellendiffusionsbereich 22 und einen
Senkendiffusionsbereich 23 zu bilden, die nachfolgend jeweils als Quellenbereich und als Senkenbereich bezeichnet werden.
Jedoch sind die Bereiche, welche in diesem Beispiel durch Diffusion erzeugt werden, im diffundierten Bereich derart
verschieden ausgebildet, daß der Senkenbereich 23 kleiner ist als andere, weil die Ableitbereiche der Senkenelektrode
außerhalb ihres Kanals angeordnet sind, wie es in der Fig. dargestellt ist. Die Verunreinigungskonzentration des Senkenbereiches
23 gegenüber vom Kanal ist im wesentlichen dieselbe oder geringer als diejenige- von anderen Teilen des Senkenbereiches,
aus denen die Elektroden D. und Dp herausführen,
jyiit dem Bezugszeichen 24 ist eine Isolierschicht aus SiOp
oder einem ähnlichen Material bezeichnet, und 2i? bezeichnet
eine Isolierschicht aus SiOp oder einem ähnlichen Material,
509808/0912
welche derart ausgebildet ist, daß sie eine vorgegebene Dicke
hat, um als Toroxidfilm zu dienen, was "an sich bekannt ist.
Auf der Oberseite der Isolierschicht 25 ist durch Abscheidung
eine leitende Schicht 26 aufgebracht, beispielsweise aus . Aluminium oder einem ähnlichen Material, die als Torelektrode
G dient, und in ähnlicher Weise ist auf der Oberseite des Quellenbereiches 22 durch Abscheidung eine leitende Schicht
27 vollständig über ihre gesamte Oberfläche aufgebracht, die als Quellenelektrode S dient.
In dem Ausführungsbeispiel der Erfindung sind die Senken D,.
und Pq jeweils von den gegenüberliegenden Seiten des Senkenbereiches
23 in einer Richtung der Eanalbreite oder der y-Richtung in der Fig. 3 herausgeführt. In diesem Falle sind
die Senken D. und Dp leicht aus solchen Lagen herausgeführt,
die jeweils außerhalb des Kanals liegen, der zwischen der Quelle und der Senke angeordnet ist. In der Fig. 3 dient die
JLinke .elektrode als erste Senke bzw. als erste Senkenelektrode
D-., und die rechte Elektrode dient als zweite Senke bzw. als
zweite Senkenelektrode D^,- Um das Verständnis zu erleichtern,
sind in der Fig. 3 der Quellenbereich 22 und der Senkenbereich 23 durch unterbrochene Linien angedeutet, während die leitenden
Schichten 26 und 27-durch durchgezogene Linien angegeben
sind und die Fenster 28a und 28b, die zur Herausführung der ^6
Elektroden D-. und D2 vorgesehen sind,, jeweils durch Strichpunktier/
Linien dargestellt - sind. Der in'der Fig. 3 dargestellte FET
wird symbolisiert, wie es-beispielsweise in der Fig. 5 dargestellt ist. ' -
Für den Fall, daß der FET 30 als ein Dämpfungselement für
eine Dämpfungsschaltung verwendet wird, wie es in der Fig. A
gezeigt ist, ist der FET 30 in Reihe zu dem Signalübertragungspfad
1 geschaltet, d. h. die erste Senke D-. ist direkt mit
der Eingangsklemme 2 verbunden, und zwar nicht über den ■
509808/0912
Widerstand 1 und die zweite Senke D2 ist mit der Ausgangsklemme
5 verbunden, wobei die Quelle S geerdet ist, wie es in der Fig. 5 dargestellt ist. Mit dem Bezugszeichen 13 ist
eine Sperrtorklemme bezeichnet.
Wenn in der obigen Anordnung die Steuerspannung V^ verändert
wird, wird die Verstärkung gp des Ausgangssignals linear
geändert, das Dämpfungsmaß wird groß und dann wird der Klirrfaktor verbessert. Der Grund für die obige Peststellung wird
nachfolgend anhand der Ersatzschaltung 40 des FET 30 erläutert,
die in der Fig. 6 dargestellt ist. Eine seitliche Widerstandsgruppe 15, welche die Widerstände 15a* 15b, .., 15n aufweist,
ist ein Widerstand des Senkenbereiches 23 in seiner Kanalbreitenrichtung oder y-Richtung und bildet eine Art von
Diffusionswiderstand. Eine longitudinale Widerstandsgruppe 16, welche Widerstände 16a, 16b, ... ,16n aufweist, ist eine
Kanalleitfähigkeit von Jedem Teil. Der Widerstandswert von jedem Element der Widerstandsgruppe 15 ist mit dB. angegeben,
und der Leitwert von jedem Element der Widerstandsgruppe 16 ist mit dG angegeben. Wenn der durch den Widerstand 15c
fließende Strom IpCy) beträgt, so beträgt die Spannung daran
Vj)Cy)» un<i für einen Strom, der durch den Widerstand 16b in
der Größe von dlpCy) fließt, gelten die nachfolgenden Beziehungen:
ID(y) dE « dVDCy) (2)
cLlpCy) ■-- VD(y) . dG (3)
dR « -§- . dy, Uq0* *
ßVr _
dG - ·—£ . dy, CJ"odG -
509808/0912
wobei R ein Kanalwiderstand ist und ß eine Proportionalitäts
konstante des FET 30 ist, welche dieselbe ist wie ß nach
Fig.. 1.
Wenn die Gleichung (2) durch dy dividiert wird, so ergibt
sich:
dy" - ~ΈΪ
.
Wenn die Gleichung (4·) in die Gleichung (6) eingeführt wird,
so ergibt sich:
4-
Wenn weiterhin die Gleichung (7) nach y differenziert wird,
erhält man die folgende Gleichung:
Wenn andererseits die Gleichung (3) durch dy dividiert wird,
so ergibt sich: ·
(9)
dy
Wenn somit die Gleichung (9) in die Gleichung (8) eingeführt
wird, ergibt sich nach entsprechender Substitution die folgende
Differentialgleichung:
ffi . τβ . V,) - 0 (10)
w^
Die allgemeine Lösung der obigen Differentialgleichung ergibt
sich somit durch folgende Beziehung:
509808/0912
C1 - e + C2 · e
Für den Pail, daß Vp(O) » V^ und VD(W) « V2 und die Abbildung
in Betracht gezogen wird, wenn die Konstanten C-, und C? unter
den Grenzbedingungen von VD(2W) - V^ eliminiert sind, nimmt
die Gleichung (11) folgende Form an:
T.
2 cosh /ßEVJT (12)
Aus der obigen Gleichung (12) ist ersichtlich, daß die Spannungsverstärkung
go (gp " ^p/V,·) den reziproken Wert von
cosh ausdrückt, d. h. das Dämpfungsmaß (dB), und somit läßt sich der Term 1/coshißEV^ durch die Kurve 18 in der Fig. 2
darstellen.
Dies führt zu dem Ergebnis, daß die Kurve 18 von cosh, wobei sich dieser Wert gemäß der Steuerspannung Yn. ändert, die folgenden
Merkmale zeigt:
1. Die Dämpfungseigenschaften sind gut, da die Linearität verhältnismäßig ausgezeichnet ist;
2. Das Dämpfungsmaß wird sehr groß, beispielsweise etwa -80 dB bei Yn « 15 V; und
3. Die rasche Veränderung der Dämpfung wird selbst dann nicht
hervorgerufen, wenn eine verhältnismäßig geringe Steuerspannung Yq vorliegt, wie es im Bereich der Schwellenspannung
V,, der Fall ist, und folglich wird auch der Klirrfaktor verbessert.
Gemäß der obigen Ausführungen ist nach der Erfindung der FET 30 mit zwei Senken bzw. Senkenelektroden (d-Polen) ausgestattet,
d. h. die erste und die zweite Senke D-* und Dp sind jeweils
von einander entgegengesetzten Enden bzw. Seiten des Senkenbereiches
23 in einer Richtung der Kanalbreite oder der
509808/0912
y-Richtung herausgeführt. Da die Signalverstärkung gp im '
Reziprokwert von cosh proportional ist, wie es durch die Gleichung (12) angegeben ist, sind durch den oben erläuterten Aufbau große Vorteile erreichbar, und zwar in der Weise,
daß die Dämpfungscharakteristiken eine gute Linearität aufweisen, daß sein Dämpfungsmaß im Vergleich zu einem herkömmlichen
MOS-FET vergrößert ist und daß sein Klirrfaktor ebenfalls verbessert ist. Natürlich ist der FET 30 so einfach
aufgebaut, daß er zu einem niedrigen Preis hergestellt werden kann. :
Der grundlegende Aufbau, die Arbeitsweise und die Eigenschaften
des erfindungsgemäßen I1ET 30 sind oben beschrieben worden.
Kachfolgend wird eine Beschreibung verschiedener Arten von abgewandelten Ausführungsbeispielen gegeben, in welchen die
oben genannten Eigenschaften auf der Basis des Grundgedankens verbessert sind. Die Fig. 7 zeigt eine Ausführungsform, in
welcher die erste und die zweite Saugspannung, bzw. Senkenspannung
VD-. bzw. Vßp jeweils über Widerstände 27 bzw. 28 an"das
Tor G rückgeführt sind. Diese Maßnahme . dient dazu, den Klirrfaktor zu verbessern. Es ist an sich bekannt, daß die
Klirreigenschaften normalerweise verbessert werden, wenn
eine Spannung an das Tor rückgeführt wird, so daß eine ■ entsprechende Beschreibung im einzelnen nicht erforderlich
erscheint.
In demjenigen Falle, in welchem der FET 30 nicht als Dämpfungselement verwendet wird, sondern als Verstärkungselement, und
zwar in derselben Weise wie der normale FET, wie es in der Fig. 8 dargestellt ist, so ist eine. Eingangssignalquelle 31
in Reihe zu einer Steuerspannungsquelle 29 geschaltet, deren Spannung dem Tor G zugeführt wird, und weiterhin ist die
erste Senke Dy. über eine Spannungsquelle· 32 geerdet, während
die Ausgangsklemme 3 aus der zweiten Senke 1D^ herausgeführt
509808/0912
ist, wobei die Signalquelle 31 zwischen dem Tor und den Quellen angeordnet ist, derart, daß der FET 30 als Verstärkerelement
arbeitet. Da das Gebiet des Senkenbereiches 23 auf etwa 1/4 der herkömmlichen Größe vermindert ist, ist somit
dessen Kapazität ebenfalls vermindert, was zu dem Ergebnis führt, daß der I1ET 30 zur Verwendung für eine Verstärkung
eines Hochfrequenz-Eingangssignals geeignet ist und auch als Verstärkungselement für eine Schaltung mit automatischer
Verstärkungsregelung geeignet ist, und zwar wegen seines hohen Verstärkungsfaktors. Es erübrigt sich, ausdrücklich
darauf hinzuweisen, daß der FET 30 als Verstärkungselement
in einem Frequenzmischer verwendbar ist, daß er weiterhin
als Funktionsgenerator dienen kann oder als ähnliche Einrichtung verwendbar ist, und zwar zusätzlich zu der oben genannten
Schaltung mit automatischer Verstärkungsregelung. Wenn zwei Feldeffekttransistoren 30 direkt miteinander verbunden
sind, entsteht ein direkt gekoppelter Verstärker, der nicht näher im einzelnen erläutert wird.
Die Beschreibung der obigen* Ausführungsbeispiele bezieht sich
auf den normalen MOS-FET, während anhand der Fig. 10 und eine weitere Ausführungsform beschrieben wird. In der Fig.
ist ein Quellendiffusionsbereich 51 vom p+~Typ vorgesehen,
dessen Quelle oder dessen Quellenelektrode mit S bezeichnet ist, und es ist weiterhin ein Senkendiffusionsbereich 52 vom
p+-Typ vorgesehen, der- zwei Senken oder Senkenelektroden D^.
und Do aufweist. In diesem Ausführungsbeispiel ist ein Widerstandstorbereich
53 vorgesehen, der aus einer polykristallinen Siliziumschicht gebildet ist, um an seinen gegenüberliegenden
Enden erste und zweite Torelektroden G-. und Gp in einer
Richtung auszubilden, daß sein Kanalstrom überquert wird. Dieser FET ist in der Fig. 10 symbolisiert, in welcher das
Bezugszeichen 50 den FET in seiner Gesamtheit bezeichnet. Die Steuerspannung Vo, wird gemeinsam den Toren G„. und Gg zugeführt,
509808/0912
während eine vorgegebene Spannung V derart beschaffen ist,
daß sie dazwischen angelegt wird. Wenn die Spannung V^ von.
dem Schwellenspannungswert V^ auf V^ - V& verändert wird,
so wird der Kanal zuerst an einer Seite von Dp erzeugt und
dann allmählich zu der Seite, von D- ausgedehnt.. Wenn die
Elektrode D1,. als Eingangsseite und die Elektrode Dp als Ausgangsseite
genommen wird, werden die Dämpfungscharakterik dieses S1ET 50 und sein Klirrfaktor ganz ausgezeichnet. Wei-?
terhin weist der FET 50 einen hohen Eingangswiderstand und
einen niedrigen .Ausgangswiderstand auf.
In diesem Beispiel wird der FET verwendet, wenn eine Potentialdifferenz
an dem Widerstandstor liegt, er kann jedoch auch verwendet werden, wenn das Torpotehtial keine bestimmte Form
aufweist, indem die Schwellenspannung V. τ. durch den Kanal-.
abschnitt oder den Torisolierfilm lokal verändert ist.
Nachfolgend wird ein weiteres Ausführungsbeispiel der Erfindung
beschrieben, und zwar bei einem neuartigen FET, der einen günstigen Klirrfaktor seines Elementes selbst aufweist. Dieser
neuartige FET entspricht einem Vorschlag der Anmelderin
und weist ein Widerstandstor auf, in weichem eine Schicht mit
hohem Widerstand zwischen der Isolierschicht 25 und einer
leitenden Schicht 26 angeordnet ist, wie es in der Fig. 4 dargestellt
ist, und zwar zum Unterschied gegenüber dem normalen MOS-FET. Dieser neuartige FET wird nachfolgend kurz als SRG
bezeichnet, und sein Aufbau ist in der Fig. 9 schematisch dargestellt.
In der Fig. 9 bezeichnet das Bezugszeicheh 40 einen SEG in
seiner Gesamtheit, und mit 41 ist ein Halbleitersubstrat des
ersten Leitfähigkeitstyps bezeichnet, d. h. des η-Typs (oder p-Typs). Einer größeren Fläche 41a des Hälbleitersubstrates
zugewandt, sind erste und zweite Bereiche 42 und 43 des zweiten
509808/0912
Leitfähigkeitstyps oder des p-Typs (oder des η-Typs), d. h. Quellen- und Senkenbereiche, wobei ein vorgegebener Abstand
L dazwischen eingehalten ist. Weiterhin ist auf der Fläche 41a zwischen diesen Bereichen 42 und 43 eine Torisolierschicht
44 vorgesehen, die beispielsweise aus SiO2 hergestellt
ist. Weiterhin ist auf dieser Isolierschicht 44 eine Widerstandsschicht 45 ausgebildet. Auf den Bereichen 42 und 43
sind jeweils eine Quellenelektrode 46 und eine Senkenelektrode 47 in ohm1sehen Kontakt mit diesem Element vorgesehen, und
es sind weiterhin auf der Widerstandsschicht 45 eine erste
Torelektrode bzw. ein erstes Tor 48 und eine zweite Torelektrode bzw. ein zweites Tor 49 jeweils an den Seiten der Bereiche
42 und 43 angeordnet. Wenn bei dem obigen Aufbau die Potentiale der Quellen- und der Senkenbereiche 42 bzw. 43 jeweils mit
Vg bzw. Vj. angenommen sind, wird dem ersten bzw. dem zweiten
Tor 48 bzw. 49 jeweils eine Spannung zugeführt, die durch Überlagerung des Potentials Vg bzw. V^ und der Torsteuerspannung
Voq erreicht wurde. Obwohl keine theoretische Erklärung
dieser Anordnung gegeben wurde, ist die gleichförmige Spannung Yqq stets vollständig über den gesamten Kanal angelegt, um
eine Modulation in Abhängigkeit von der Senkenspannung bzw. Saugspannung zu vermeiden, so daß ein FET oder SRG mit einer
strengeren Linearität und einem verbesserten Klirrfaktor erreichbar ist.
Mit anderen Worten, wenn ein Potentialgradient zwischen der
Quelle und der Senke in einem Kanal in Längsrichtung oder in x-Richtung vorhanden ist, wird dazwischen ein linearer Widerstand
erreicht, und sein Widerstandswert kann in veränderbarer Weise durch die Spannung V^ gesteuert werden.
In einer Ausführungsform gemäß Fig. 11 bis 13 ist ein Potentialgradient zu den Torelektroden in Kanallängsrichtung vorhanden,
und es ist weiterhin ein Gradient zu der Senkenbereichsseite
509808/0912
in Kanalbreitenrichtung vorgesehen, so daß dadurch ein
linearer Widerstand zwischen der ersten und der zweiten
Senkenelektrode Dy. und Dp erreicht wird. Die Fig. 11 ist
ein Grundriß, welcher den neuartigen FET 60 darstellt, die Fig. 12 ist ein Querschnitt entlang einer Linie II-II1 in
der Fig.v11, und die Fig. 13 ist eine Darstellung, welche
diesen FET 60 symbolisiert. ; .
In diesem Ausführungsbeispiel sind gemäß Fig. 11 ein Quellenbereich 61 und ein Senkenbereich 62 vorhanden, zwischen denen
ein Abstand L eingehalten ist. Der Senkenbereich 62 ist derart ausgebildet, daß er kleiner ist als der Quellenbereich 61,
was aus der Fig. 11 ersichtlich ist. Um jedoch die Senkenelektroden an gewünschten Stellen herausführen zu können,
beispielsweise an vier Stellen, hat ein streifenähnlich ausgebildeter
Hauptsenkenbereich 62a gegenüber vom Kanal bandähnlich oder streifenähnlich ausgebildete Elektrodenr-Herausführbereiche
62b und 62e, welche sich von seinen beiden S_eiten
aus nach außen und parallel zu der Kanallängsrichtung erstrek—
ken. Weiterhin weist der Hauptsenkenbereich 62a planähnliche oder wegähnliche Elektroden-Herausführbereiche 62c und 62d
auf, welche die Form eines umgekehrten L aufweisen und welche an ihren im wesentlichen auf gleichen Abständen angeordneten
Stellen in der Kanalbreitenrichtung sich nach außen erstrecken. Diese Elektroden-Herausführbereiche 62b bis 62e werden gebildet,
indem sie als integraler Bestandteil zu dem Hauptbereich 62a durch Abscheidung oder Beschichtung hergestellt werden.
Der Quellenbereich 61 sowie der Senkenbereich 62 sind jeweils durch unterbrochene Linien dargestellt. Aus der Fig.- 12 ist
ersichtlich, daß eine Widerstandsschicht 63, die. aus polykristallinem
Silizium oder einem ähnlichen Material besteht, dadurch gebildet ist, daß sie teilweise über dem Quellenbereich 61
und im wesentlichen vollständig über dem gesamten Senkenbereich
509808/0912
aufgebracht ist, während jedoch Verunreinigungen in die Schicht gegenüber von den Bereichen 61 und 62 eindiffundiert
sind, um nur diese Teile als Schichten 63b und 63c mit
geringem Widerstand zu erzeugen, wobei ein vorgegebener Widerstandswert eingehalten ist. Es erübrigt sich, besonders
darauf hinzuweisen, daß eine Schicht 63a mit einem hohen Widerstand im Vergleich zu den Schichten 63b und 63c mit
niedrigem Widerstand einen ausreichend hohen Widerstandwert aufweist.
Auf dem Quellenbereich 61 und den Senken-Herausführbereichen 62b bis 62e sind jeweils eine Quellenelektrode S und erste
bis vierte Senkenelektroden D„· bis D^. vorgesehen. Auf der
Torschicht 63c mit niedrigem Widerstand, welche dem Quellenbereich 61 entspricht, und der Torschicht 63b mit niedrigem
Widerstand, welche den Senken-Herausführbereichen 62b bis 62e entspricht, sind jeweils Tor elektroden Gg und G-p. bis Gj^,
angeordnet. Zwischen jeder der Senkenelektroden D,. bis D^ und
der entsprechenden TorelektrodenG^ bis G-^, sind $weils
Kondensatoren 64a bis 64-d von außen in der Weise angeschlossen,
wie es in der Fig. 13 dargestellt ist. Wenn die Torschicht 63c
mit geringem Widerstand eine ausreichend große Flächenausdehnung hat, sind die obigen externen Kondensatoren nicht erforderlich.
Das Bezugszeichen 65 in der Fig. 13 stellt den Widerstand
der Torschicht 63a mit hohem Widerstand dar.
Wenn die Tore bzw. die Torelektroden des FET 60 mit der Vorspannung
Vq0 gemeinsam beaufschlagt sind und die Kanalleitfähigkeit
bzw. der Kanalleitwert gleichförmig ausgebildet ist, wie es anhand der Fig. 9 erläutert wurde, ist für den Fall
von Vg μ ο die folgende Beziehung erforderlich?
* VG0 +
7GS - VG0
509808/0912
wobei Vß-ß ein To.rpotential auf der Senkenseite ist und V™
ein Torpotential auf der Quellenseite ist. Das Senkenpotential. VD ist entlang der y-Richtung gleichförmig verändert, jedoch
ist das Potential "V^-n nur in einer linearen Weise in dem Bereich
verändert, an den eine Vorspannung angelegt ist. Um somit
den Wert von V^ derart zu wählen, daß die Gleichung (13)
erfüllt ist, und zwar unabhängig von dem Wert von y, müssen so viele Zwischenabgriffe wie möglich vorgesehen sein,
und zwar in ähnlicher Weise wie im Falle von G^ und G^,
dieses Beispiels. Die Dämpfungseigenschaften und der Klirrfaktor dieses FET 60· sind außerordentlich gut.
Gemäß der obigen Beschreibung dient die Erfindung dazu, mehr als zwei Elektroden im Senkenbereich vorzusehen. In diesem
Falle kann selbst bei einer ähnlichen Konstruktion im'Quellenbereich
ein ähnlicher Effekt erwartet werden. Es ist auch möglich, daß eine Vielzahl von Elektroden sowohl im Senkenais
auch im Quellenbereich verwendet werden, wobei eine Eingangsschaltung zwischen der Quelle und den Senkenvorgesehen
ist, und zwar für die eine Seite, während eine Ausgangsschaltung zwischen der Quelle und den Senkenfür die andere Seite ■
vorhanden ist. .
Wenn die Erfindung- auch unter Bezugnahme auf einen FET vom MOS-Typ beschrieben wurde, so ist ersichtlich, daß auch die ,
Konstruktion eines Sperrschicht-Feldeffekt-Transistors möglich
ist. / .
Obwohl der Grundgedanke der Erfindung anhand spezieller Ausführungsformen
und bestimmter Abwandlungen dieser Ausführungsformen erläutert wurde, sei darauf hingewiesen, daß diese
Beschreibung nur als Beispiel dient und keine Begrenzung für den Rahmen der Erfindung darstellt.
509808/0912
Claims (6)
- PatentansprücheFeldeffekt-Transistor, dadurch gekennzeichnet, daß ein Quellen-, ein Senken- und ein Kanalbereich vorgesehen sind, daß weiterhin eine Quellenelektrode vorhanden ist, daß weiterhin eine erste und eine zweite Senkenelektrode auf dem Senkenbereich in einer Richtung ausgebildet sind, daß der Kanalstrom durchquert wird, und daß weiterhin ein Tor vorhanden ist, welches zur Steuerung des Leitwertes des Kanals dient.
- 2. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Tor gegenüber dem Kanalbereich isoliert ist.
- 3· Feldeffekt-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß das Tor eine Widerstandsschicht aufweist.
- 4·. Feldeffekt-Transistor nach Anspruch 3» dadurch gekennzeichnet, daß wenigstens zwei Torelektroden vorhanden sind, wodurch eine Potentialdifferenz parallel zu der Kanalstromrichtung erzeugt wird.
- 5- Feldeffekt-Transistor nach Anspruch 3» dadurch gekennzeichnet, daß zwei Torelektroden vorhanden sind, wodurch eine Potentialdifferenz senkrecht zu der KanalStromrichtung erzeugt wird.
- 6. Transistorschaltung, dadurch gekennzeichnet, daß ein Feldeffekt-Transistor vorgesehen ist, der eine Quelle, eine erste Senke, eine zweite Senke und ein Tor aufweist, daß zwischen der ersten und der zwiten Senke ein Widerstand angeordnet ist, daß weiterhin eine Einrichtung vorhanden ist, welche dazu dient, eine Eingangsschaltung mit der509808/0912ersten Senke und der Quelle zu verbinden, daß weiterhin eine Einrichtung vorhanden ist, welche dazu dient, eine Ausgangsschaltung mit der zweiten Senke und der Quelle zu verbinden, und daß eine Einrichtung vorhanden ist, welche dazu dient, eine Steuerspannung zwischen dem Tor und der Quelle anzulegen.Transistorschaltung, dadurch gekennzeichnet, daß ein Feldeffekt-Transistor vorgesehen ist, der eine Quelle, eine erste Senke, eine zweite Senke und ein Tor aufweist, daß zwischen den Senken ein Widerstand angeordnet ist, daß weiterhin eine Einrichtung vorhanden ist, welche dazu dient, eine Eingangsschaltung mit dem Tor und der Quelle zu verbinden, daß weiterhin eine Einrichtung vorgesehen ist, welche dazu dient, eine Ausgangsschaltung mit der zweiten Senke und der Quelle zu verbinden, und daß eine Einrichtung vorhanden ist, welche dazu dient, eine Spannung zwischen der ersten Senke und der Quelle anzulegen«,509808/0912Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9024073A JPS563675B2 (de) | 1973-08-11 | 1973-08-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2438693A1 true DE2438693A1 (de) | 1975-02-20 |
Family
ID=13992957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2438693A Withdrawn DE2438693A1 (de) | 1973-08-11 | 1974-08-12 | Feldeffekt-transistor |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS563675B2 (de) |
CA (1) | CA1016665A (de) |
DE (1) | DE2438693A1 (de) |
FR (1) | FR2240531B1 (de) |
GB (1) | GB1481724A (de) |
IT (1) | IT1019875B (de) |
NL (1) | NL7410799A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5230183A (en) * | 1975-09-02 | 1977-03-07 | Matsushita Electric Ind Co Ltd | Mos semiconductor device and process for producing it |
GB1546672A (en) * | 1975-07-03 | 1979-05-31 | Sony Corp | Signal compression and expansion circuits |
NL7606483A (nl) * | 1976-06-16 | 1977-12-20 | Philips Nv | Inrichting voor het mengen van signalen. |
JPS5396768A (en) * | 1977-02-04 | 1978-08-24 | Nippon Telegr & Teleph Corp <Ntt> | High resistance gate mis semiconductor |
-
1973
- 1973-08-11 JP JP9024073A patent/JPS563675B2/ja not_active Expired
-
1974
- 1974-08-08 GB GB35035/74A patent/GB1481724A/en not_active Expired
- 1974-08-09 IT IT26229/74A patent/IT1019875B/it active
- 1974-08-09 CA CA206,672A patent/CA1016665A/en not_active Expired
- 1974-08-12 DE DE2438693A patent/DE2438693A1/de not_active Withdrawn
- 1974-08-12 NL NL7410799A patent/NL7410799A/xx not_active Application Discontinuation
- 1974-08-12 FR FR7427930A patent/FR2240531B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS563675B2 (de) | 1981-01-26 |
JPS5039878A (de) | 1975-04-12 |
CA1016665A (en) | 1977-08-30 |
FR2240531B1 (de) | 1979-08-03 |
GB1481724A (en) | 1977-08-03 |
IT1019875B (it) | 1977-11-30 |
NL7410799A (nl) | 1975-02-13 |
FR2240531A1 (de) | 1975-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2312414C2 (de) | Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen | |
DE2801085A1 (de) | Statischer induktionstransistor | |
DE2237662A1 (de) | Feldeffekttransistor | |
DE3703201A1 (de) | Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur | |
DE2424947C2 (de) | Wanderwellen-Feldeffekttransistor | |
DE102010051478A1 (de) | CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge | |
DE2028146A1 (de) | Transistoren und Verfahren zu deren Herstellung | |
DE102018116843A1 (de) | Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit | |
DE2527621A1 (de) | Feldeffekt-halbleiterbauelement mit mis-schichtaufbau | |
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE2643677C3 (de) | Stromspiegelverstärker mit Feldeffekttransistoren | |
DE3240189A1 (de) | Aus feldeffekttransistoren mit isoliertem gate bestehender (igfet)-schaltkreis | |
DE102013215378B4 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
DE2415364C2 (de) | Schaltungsanordnung zur gesteuerten Signalübertragung | |
DE2851954A1 (de) | Logisches schaltungsglied mit mos- transistoren | |
DE3345045A1 (de) | Verstaerker | |
DE1464395A1 (de) | Feldeffekt-Transistor | |
DE2653484A1 (de) | Integrierbarer konstantwiderstand | |
DE3230510A1 (de) | Variabler mis-widerstand | |
DE2338388C2 (de) | Feldeffekt-Halbleiteranordnung | |
DE2438693A1 (de) | Feldeffekt-transistor | |
DE1935862B2 (de) | Kettenverstaerker mit feld effekt transistoren | |
DE2323471C2 (de) | Schaltung mit veränderbarem Widerstand | |
DE2950596C2 (de) | ||
DE2160687C3 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |