DE2527621A1 - Feldeffekt-halbleiterbauelement mit mis-schichtaufbau - Google Patents

Feldeffekt-halbleiterbauelement mit mis-schichtaufbau

Info

Publication number
DE2527621A1
DE2527621A1 DE19752527621 DE2527621A DE2527621A1 DE 2527621 A1 DE2527621 A1 DE 2527621A1 DE 19752527621 DE19752527621 DE 19752527621 DE 2527621 A DE2527621 A DE 2527621A DE 2527621 A1 DE2527621 A1 DE 2527621A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
semiconductor component
covered
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752527621
Other languages
English (en)
Other versions
DE2527621C3 (de
DE2527621B2 (de
Inventor
Motoaki Abe
Teruaki Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2527621A1 publication Critical patent/DE2527621A1/de
Publication of DE2527621B2 publication Critical patent/DE2527621B2/de
Application granted granted Critical
Publication of DE2527621C3 publication Critical patent/DE2527621C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

IV- I LK ι Λ.JVVAt I L
IER MEER MÜLLER - STL INMEISTER
D-UOOO Münchun 22 D 48OO ülolofulci
TnUbtruUu 4 Siokurwall 7
S75P41 2 O. Juni 1975
SONY CORPORATION
Tokio /Japan
FELDEFFEKT-HALBLEITERBAUELEMENT MIT MIS-SCHICHTAUFBAU
Die Erfindung betrifft Feldeffekt-Halbleiterbauelemente mit MetalI-Isolationsschicht-Halbleitersubstrat-Schichtaufbau (sogenannte MIS-Systeme) und bezieht sich insbesondere auf eine integrierte Feldeffekt-Halbleiterelementenanordnung, bei der keine unerwünschten Inversionsschichten in den nicht den aktiven Bereichen zugehörigen Feldabschnitten auftreten.
Ist eine Mehrzahl von MIS-Systemen, beispielsweise eine Mehrzahl von MIS-FETen in einem Halbleiter-Einkristallsubstrat vorgesehen, so werden die einzelnen Elemente elektrisch durch eine metallische Verbindungsschicht miteinander verbunden, die eine auf der sogenannten Hauptfläche des Substrats erzeugte Schutzschicht überdeckt. Wird an diese metallische Verbindungsschicht eine Spannung angelegt, so baut das entstehende elektrische Feld in einem Zwischenbereich zwischen dem Halbleitersubstrat und der Schutzschicht eine elektrische Ladung auf. Dadurch werden aber u.a. unerwünschte parasitäre leitende Pfade im
/2
509884/0796
Oberflächenbereich des Halbleitersubstrats induziert. Entstehen solche parasitären Leitungswege zwischen den aktiven Bereichen der MIS-FEFen, so werden die aktiven Bereiche kurzgeschlossen.
Ein herkömmliches Verfahren, um diese parasitären Leitungspfade zu unterbinden, sieht vor, die Dicke der Schutzschicht über dem Feldbereich zu vergrößern. Der unerwünschte parasitäre Leitungseffekt oder die sogenannten Inversionspfade lassen sich mit dieser Methode verhindern. Leider ist es jedoch schwierig, eine dicke Schutzschicht herzustellen, ohne andere Probleme und Nachteile in Kauf nehmen zu müssen. So zeigt sich beispielsweise, daß die Kanten und Eckbereiche der metallischen Verbindungsschicht über der dicken Schutzschicht sehr leicht abbrechen.
Ein anderes herkömmliches Verfahren zur Unterdrückung der Ausbreitung von unerwünschten Inversionspfaden sieht die Ausbildung eines speziellen Bereichs im Halbleitersubstrat, Jen sogenannten Kanal-Anschlagbereich oder Kanal-Begrenzungsbereich vor. Diese Methode zur Unterdrückung parasitärer Inversionspfade sei zunächst in Einzelheiten unter Bezug auf die Fig. I und 2 anhand eines komplementären Invertersystems, d.h. einer sogenannten C-MOS-Inverterschaltung erläutert. Hinsichtlich der Schnittdarstellung der Fig. 2 sei erläuternd bemerkt, daß diese Fig. einen in der Zeichenebene liegenden Schnitt im Verlauf der Linie H-Il nach Fig. 1 wiedergibt, der von der linken Kante über die Elektrode 11, sodann über die Elektrode 11 nach unten und zurück zur linken Kante bis zur Elektrode 13 verläuft. Der Aufbau dieser MIS-Anordnung sieht wie folgt aus: In der linken Hälfte (Fig. 2) eines N-Typ Siliziumhalbleitersubstrats 1 ist ein P-Typ Halbleiterbereich 2 (die sogenannte P-Wanne) ausgebildet. Im P-Typ Bereich 2 befinden sich als Source-Bereich (Quelle, Emitter) bzw. als Drain-Bereich (Abfluß, Kollektor) zwei N-Typ Halbleiterbereiche 3 bzw. 4. Ein P-Typ Halbleiterbereich 5 umgibt den P-Typ Halbleiterbereich 2 als sogenannter Kanal-Begrenzerbereich und umschließt so auch die N-Typ-Bereiche 3 und 4. Als weiterer Source- bzw. Drain-Bereich sind in der rechten Hälfte (Fig. 2) des N-Typ-Halbleitersubstrats 1 P-Typ-Halbleiterbereiche 6 und 7 vorgesehen. Diese Halbleiterbereiche 6 und 7 werden ebenfalls durch einen Kanal-Begrenzerbereich umgeben, der durch einen N-Typ Halbleiterbereich 8 gebildet ist. Das Halbleitersubstrat
/3 5098 84/07 9 6
ist mit einer SiO^-Schicht 9 bedeckt und weist öffnungen auf, die durch Elektroden 10, 12 bzw. 13 gefüllt sind. Weiterhin weist die SiO -Schicht 9 eine durch eine Elektrode 11 ausgefüllte,nicht vollständig durchgehende Aussparung auf. Bei dieser soweit beschriebenen Anordnung umfaßt ein MIS-FET die Elektrode 11, den P-Typ-Halbleiterbereich 2 und die zwischen der Elektrode 11 und dem P-Typ-Halbleiterbereich 2 liegende SiO--Schicht 9. Zur anderen MIS-FET-Anordnung gehört die Elektrode 11, das N-Typ-Halbleitersubstrat 1 und die zwischen der Elektrode 11 und dem N-Typ-Halbleitersubstrat 1 liegende SiO_-Schicht 9. Eine Eingangsspannung V.. . beaufschlagt die Elektrode 11. Eine Ausgangsspannung V^.._ ist an der Elektrode 12 abgreifbar, die sich zwischen dem N-Typ-Halbleiterbereich 4 und dem P-Typ-Halbleiterbereich 6 erstreckt. Die beiden MIS-FETen bilden also einen komplementären Inverter in MOS-Technik (C-MOS-Inverter).
Die Oberflächenbereiche des Halbleitersubstrats 1, außer den aktiven Bereichen, d.h. also die N-Typ-Halbleiterbereiche 3 und 4, die P-Typ-Halbleiterbereiche 6 und 7 und die direkt unter der Elektrode 11 liegenden Bereiche, werden als "Feldbereiche" oder "parasitäre Bereiche" bezeichnet. Auch in den Feldbereichen befinden sich MOS-Strukturen. Wie die Fig. 3 erkennen läßt, ändert sich mindestens bei der Niederfrequenz-Messung der Kapazitäts-Spannungskennlinie (C-V-Kennlinie) der MOS-Anordnung die Kapazität mit Erhöhung des Absolutwerts der zugeführten (negativen) Spannung. Die Kapazität steigt ab dem Spannungswert V1 steil an. Dies ist bekannt und beruht auf der Tatsache, daß sich im Feldbereich eine Inversionsschicht ausbildet.
Wird die Elektrode mit einer höheren Spannung beaufschlagt, so bildet sich die Inversionsschicht im Oberflächenbereich des Halbleitersubstrats aus. Demzufolge entsteht wegen der Inversionsschicht ein Kanal zwischen den beiden MOS-FETen. Werden die MOS-FETen mit hoher Schaltgeschwindigkeit betrieben, so werden sie auch mit einer vergleichsweise hohen Spannung beaufschlagt. In diesem Fall ist für den Feldbereich eine höhere Schleusen- oder Schwellspannung erforderlich. Zu diesem Zweck müssen der P-Typ-Halbleiterbereich 5 bzw. der N-Typ-Halbleiterbereich 8 als Kanal-Begrenzerbereiche vorgesehen oder die SiO^-Schicht 9 muß dicker ausgelegt werden.
/4 509884/0796
Im allgemeinen liegt die Verunreinigungskonzentration im Halbleitersubstrat bei 10
ic ο 1 *\ 1 A *3
1O Atome/cm und beträgt 10 - 10 Atome/cm im Oberflächenbereich des P-Typ-Halbleiterbereichs 2. Wird unfer dieser Bedingung für die Verunreinigungskonzentrationen ein Siliziumsubstrat mit einer Kristallorientierung < 100 > verwendet, so liegt die Schwellspannung { VTH| für den Feldbereich nur bei etwa 10 V bei einer Dicke der
SiO -Schicht 9 von 1 M- .
2 /
Werden die Kanalbegrenzungsbereiche im Halbleitersubstrat dagegen so angeordnet, daß sich keine Vergrößerung des Flächenbereichs des Halbleitersubstrats ergibt, so kommen sie in Kontakt mit dem Drain-Bereich, so daß die Durchbruch- oder Sperrspannung des Drain-Bereichs erniedrigt wird. Da eine Erniedrigung der Durchbruchsspannung für den Drain-Bereich jedoch unerwünscht ist, müßten der Drain- und Kanal-Begrenzungs-Bereich voneinander um mehrere M- getrennt sein. Damit jedoch wird der Oberflächenbereich des Halbleitersubstrats vergrößert, was ebenfalls nachteilig und in anderer Hinsicht unerwünscht ist.
Wird als isolierende Schicht auf dem Feldbereich eine SiO -Schicht vorgesehen, so ist der herkömmliche MOS-FET gegen Natriumionen (Na ) bei der Vorspannungs-Temperaturbeanspruchung zwischen der Elektrode und dem Halbleitersubstrat nicht stabil. Die Schwellenspannung VTLJ des Feldbereichs verändert sich dann. Dies wirft Probleme hinsichtlich In
der Zuverlässigkeit bei herkömmlichen MOS-FET-Anordnungen auf.
Der Erfindung liegt damit die Aufgabe zugrunde, Feldeffekt-Halbleiterbauelemente mit MIS-Struktur so zu verbessern, daß sich eine wesentliche Erhöhung der Schwellspannung für den Feldbereich ergibt und sich mithin die Ausbildung einer unerwünschten Inversionsschicht in dem Feldbereich verhindern läßt. Im besonderen ist es das Ziel der Erfindung, eine MIS-Anordnung anzugeben, bei der unter Vermeidung unerwünschter Inversionsbereiche die herkömmlichen Kanal-Begrenzungsbereiche nicht mehr erforderlich sind, so daß sich eine größere Packungsdichte bei der Herstellung von integrierten Schaltkreisen erzielen läßt. Die zu schaffende MIS-Feldeffekt-Anordnung soll sich vor allem auch durch
/5 509884/0796
eine wesentlich größere Stabilität goijon den Einfluß von Natrium-Ionen oder dergleichen bei der Vorspannungs-Temperaturbelastung auszeichnen und außerdem wird eine wesentliche Verbesserung der Werte der Durdibiuchspannung für don Drain-Bereich angestrebt.
Die Lösung dieser technischen Aufgabe ergibt sich erfindungsgemäß für ein Feldeffekt-Halbleiterbauelement mit MIS-Aufbau durch Verwirklichung der im Patentanspruch 1 angegebenen Maßnahmen, für die vorteilhafte Weiterbildungen in Unteransprüchen gekennzeichnet sind.
Ein Feldeffekt-Halbleiterbauelement mit erfindungsgemäßen Merkmalen zeichnet sich vor allem durch eine polykristalline Siliziumschicht aus, die Sauerstoff im Bereich von 2-40 Atom% enthält und zwischen der Oberfläche eines Halbleitersubstrats und einer Elektrode angeordnet ist, die mindestens einen Teil der polykristalliner Siliziumschicht überdeckt.
Mit einem MIS-System erfindungsgemäßer Bauart lassen sich die oben beschriebenen Schwierigkeiten und Nachteile bekannter Feldeffekt-Halbleiterbauelemente mit MIS-Aufbau beseitigen, so daß die gestellte Aufgabe als in vollem Umfang gelöst anzusehen ist.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnungen in beispielsweisen Ausführungsformen näher erläutert. Es zeigen:
Fig. 1 die Draufsicht auf einen bereits erläuterten herkömmlichen C-MOS-Inverter;
Fig. 2 die ebenfalls bereits erläuterte Schnittdarstellung des Bauelements nach Fig. 1 in auseinandergezogener Darstellung im Verlauf der Linie H-Il in Fig. 1;
Fig. 3 den prinzipiellen Verlauf der C-V-Kennlinie im Feldbereich eines herkömmlichen C-MOS-1 nverters;
Fig. 4 die Draufsicht auf einen C-MOS-Inverter mit erfindungsgemäßen Merkmalen;
509884/0796 /6
Fig. 5 die in die Ebene gelegte Schnittdarstellung im Verlauf der Linie V-V in Fig. 4; Fig. 6 das Äquivalenz-Schaltbild des C-MOS-Inverters nach Fig. 4 bzw. 5;
Fig. 7 in graphischer Darstellung den Zusammenhang zwischen dem Sauerstoffgehalt und dem spezifischen Widerstand von polykristallinem Silizium;
Fig. 8 den prinzipiellen Verlauf der C-V-Kennlinie eines MlS-Kondensators für den die polykristalline Siliziumschicht entsprechend Fig. 5 vorgesehen ist;
Fig. 9 die Schnittdarstellung eines FET, bei dem anstelle oder in Verbindung mit einem Oxydfilm-Gate die polykristalline Siliziumschicht gemäß Fig. 5 vorhanden ist;
Fig. 10 ein symbolisches Äquivalenzschaltbild fUr den FET nach Fig. 9;
Fig. 11 die Gate-Source-Spannungs/Drain-Source-Strom-Kennlinie (ν~ς-Ι~ς-Kennlinie) des FET nach Fig. 9 und
Fig. 12 den Verlauf der Gare-Source-Spannungs/Drain-Source-Strom-Kennlinie (ν~ς-I --Kennlinie) eines FET,bei dem die Leitfähigkeitstypen der Halbleiterbereiche gegenüber denen des FET nach Fig. 9 wechselseitig ausgetauscht sind.
Zunächst wird ein C-MOS-Inverter nach einer Ausführungsform der Erfindung unter Bezug auf die Fig. 4-11 beschrieben. Dabei wird zunächst auf die Fig. 4-6 Bezug genommen. Soweit der Halbleiteranordnung nach den Fig. 1 und 2 entsprechende Bereiche und Elemente vorhanden sind, sind diese mit den gleichen Bezugszeichen gekennzeichnet.
Als wesentliches Unterscheidungsmerkmal sei zunächst darauf hingewiesen, daß die herkömmlicherweise erforderlichen Kanalbegrenzungsbereiche bei dem C-MOS-Inverter erfindungsgemäßer Bauart nicht erforderlich und daher eingespart sind. Weiterhin unterscheidet sich der C-MOS-Inverter nach den Fig. 4 und 5 von demjenigen nach Fig. 1 bzw. 2
/7 509884/0796
durch eine auf dem Halbleitersubstrat ausgebildete Isolationsschicht. Die Einzelheiten für diese charakteristischen Unterscheidungsmerkmale werden im folgenden beschrieben: Anders als bei der Anordnung nach Fig. 1 und 2 ist ein MOS-FET unmittelbar angrenzend an einen anderen MOS-FET in einem Halbleitersubstrat 1 ausgebildet. Eine polykristalline Siliziumschicht 20, deren Zusammensetzung weiter unten erläutert wird, ist in einer Dicke von 3000 A auf dem Feldbereich des Halbleitersubstrats 1 ausgebildet. Über der polykristallinen Siliziumschicht 20 befindet sich eine SiO -Schicht 29 in einer Schichtdicke von 8000 A. Die Dicke der polykristallinen Siliziumschicht 20 wird zweckmäßigerweise in einem Bereich von etwa 1000 A bis 20000 Ä gewählt, je nachdem, welche Spannung die über der polykristallinen Siliziumschicht 20 angeordnete Elektrode beaufschlagen soll. Die Fig. 6 zeigt die Äquivalenz-Schaltung des C-MOS-Inverters nach den Fig. 4 und
Die polykristalline Siliziumschicht 20 besteht aus polykristallinem Silizium, dem Sauerstoff in einer Konzentration im Bereich von 2 bis 40 Atom%, beispielsweise in einer Konzentration von 32 Atom% zugesetzt worden ist. Die Korngröße des polykristallinen Siliziums sollte vorzugsweise im Bereich von 100 A bis 1000 A liegen. Elektronen und Löcher werden durch Fallen- oder Fang-Energieniveaus an den Korngrenzen von reinem polykristallinem Silizium eingefangen, d.h. festgehalten, so daß sich ein konstantes elektrostatisches Potential ausbildet. Da Ladungsträger durch das elektrostatische Potential abgestoßen werden, ergibt sich für das polykristalline Silizium ein konstanter spezifischer Widerstand von beispielsweise 10 Ohm cm. Wird reinem polykristallinem Silizium Sauerstoff zugesetzt, so entstehen an den Korngrenzen überschüssige Si O -Zusammensetzun-
x y
gen. Die Potentialsperren werden also an den Korngrenzen angehoben. Damit erhöht sich auch der spezifische Widerstand des polykristallinen Siliziums mit dem Gehalt an Sauerstoff, und zwar in etwa im Verlauf der Kurve nach Fig. 7. So kann der spezifische Widerstand von polykristallinem Silizium beispielsweise bis auf 10 Ohm cm erhöht werden.
Um die Wirkung der erfindungsgemäßen Maßnahme zu prüfen, wurde ein MIS-Kondensator hergestellt. Dieser MIS-Prüfkondensator besteht aus einem N-Typ-SiIizium-Halbleitersubstrat, einer polykristallinen Siliziumschicht wie oben erwähnt, die auf dem N-Typ-Silizium-Halbleitersubstrat niedergeschlagen ist, und aus einer über der polykristallinen Siliziumschicht aufgebrachten Elektrode. Die Kapazitäts-Spannungs-Kenn-
509884/0796 /8
linie (C-V-Kennlinie) dieses MIS-Kondensators zeigt als Ergebnis einer Niederfrequenz-Messreihe die Fig. 8. Aus dieser Fig. läßt sich erkennen, daß sich die Inversionsschicht im Oberflächenbereich des Halbleitersubstrats nicht ausbildet, selbst wenn eine relativ hohe negative Spannung, etwa 100 V, an der Elektrode angelegt werden. Die Elektronen im Oberflächenbereich werden durch das die Elektrode beaufschlagende negative Potential abgestoßen und bilden eine Verarmungsschicht im Oberflächenbereich des Halbleitersubstrats. Die im Halbleitersubstrat vorhandenen Löcher werden in diese Verarmungsschicht hineingezogen. Sie werden jedoch nicht im Oberflächenbereich gespeichert. Als Grund dafür wird angenommen, daß Elektronen und Löcher in der Zwischenfläche zwischen der polykristallinen Siliziumschicht und dem Halbleitersubstrat rekombinieren.
Um nachzuweisen, daß sich im Oberflächenbereich des Halbleitersubstrats eine Inversionsschicht nicht leicht ausbilden kann, wurde ein FET mit dem in Fig. 9 veranschaulichten Aufbau hergestellt. Bei diesem FET sind P -Typ-Halbleiterbereiche 26 und 27 als Source- bzw. als Drain-Bereich in einem N-Typ-Halbleiterbereich 21 ausgebildet, das einen spezifischen Widerstand von 2 bis 3 Ohm cm aufweist. Die polykristalline Siliziumschicht 20 weist eine Dicke von 3000 A über dem Halbleitersubstrat 21 auf. Die SiO -Schicht 29 über der polykristallinen Siliziumschicht 20 besitzt eine Dicke von 5000 A. Die polykristalline Siliziumschicht 20 und die SiO -Schicht 29 weisen Öffnungen auf, die durch Elektroden 22 und 23 gefüllt sind. Das Ergebnis einer Messung der Spannungs-Strom-Kennlinie (V-I-Kennlinie) dieses FET zeigt die Fig. 11. Der Kurvenverlauf läßt erkennen, daß der Strom L- bei einer Spannung Vp<- von etwa minus 110 V scharf ansteigt, wenn der Absolutwert der negativen Spannung Vp^ (= Vn-) erhöht wird. Da die Schwel !spannung VTLj vergleichsweise sehr hoch liegt, kann sich die Inversionsschicht in dem Oberflächenbereich nicht oder nur sehr schwer ausbilden.
Aus der soweit gegebenen Beschreibung wird deutlich, daß sich aufgrund der polykristallinen Siliziumschicht 20, die sich auf dem Feldbereich befindet, die Inverstionsschicht im Oberflächenbereich des Halbleitersubstrats nicht ausbilden kann, selbst wenn die Elektrode mit einer vergleichsweisen hohen negativen Spannung beaufschlagt wird, und die Schwellspannung j V_H | des Feldbereichs kann wesentlich erhöht werden, beispielsweise bis auf über 100 V. Daraus ergibt sich, daß der bisher erforderliche Kanal-Begrenzungs-
509884/0796 /9
Bereich zwischen zwei MOS-FETen nicht mehr benötigt wird. Es besteht keine Möglichkeit, daß die Durchbruchs-Spannung des Drain-Bereichs absinkt. Der Oberflächenbereich des Halbleitersubstrats kann verkleinert werden, so daß sich auch die Packungsdichte integrierter Schaltungen wesentlich verbessern läßt. Die Muster zur Ausbildung der Kanal-Begrenzungs-Bereiche könnten aus den Masken entfernt werden, so daß sich auch das Lay-Out des Musters für eine entsprechende integrierte Schaltung vereinfachen läßt. Darüber hinaus ist die Instabilität gegen Na wesentlich vermindert.
Polykristallines Silizium, das Sauerstoff in einer Konzentration von mehr als 40 Atom% enthält, verhält sich ähnlich wie SiO . Dieses polykristalline Silizium besitzt den Nachteil, daß sich die Inversionsschicht leicht ausbildet. Polykristallines Silizium, das Sauerstoff in einer Konzentration unter 2 Arom% enthält, hat andererseits den Nachteil, daß Leckströme zwischen dem Halbleitersubstrat 1 und dem P-Typ-Halbleiterbereich 2 durch die polykristalline Siliziumschicht auftreten. Enthält die polykristalline Siliziumschicht dagegen -wie die Erfindung vorschreibt - Sauerstoff in einem Konzentrationsbereich von 2 bis 40 Atom%, so treten die angegebenen Nachteile nicht auf. Ein etwas weiter eingeschränkter Konzentrationsbereich von 2 bis 36 Atom% ist zu bevorzugen. Liegt die Sauerstoffkonzentration innerhalb des Bereichs von 2 bis 40 Atom% relativ niedrig, so ist die Ausbildung einer SiO^-Schicht 29 auf der polykristallinen Siliziumschicht 20 von Vorteil (vergleiche auch das Beispiel nach Fig. 9).
Im folgenden wird das Verfahren zur Erzeugung der polykristallinen Siliziumschicht 20 in seinen wesentlichen Schritten beschrieben:
Ein Halbleitersubstrat wird in eine Vorrichtung zur Erzeugung eines Halbleiterwachstums aus einer Dampfphase eingebracht. Ein Gasgemisch aus Monosilan SiH . und Distickstoffmonoxid N„O wird in die Dampfwachstums-Vorrichtung eingebracht. Das Halbleitersubstrat wird auf 650 C erhitzt. Durch thermische Zersetzung des Monosilans wird auf dem Halbleitersubstrat polykristallines Silizium niedergeschlagen. Gleichzeitig wird der aus dem NO gewonnene Sauerstoff nahezugleichförmig in das polykristalline Silizium eingemischt. Auf diese Weise läßt sich eine polykristalline Siliziumschicht auf dem Halbleitersubstrat herstellen, die eine vorbestimmbare Sauerstoffmenge enthält.
/10 509884/0796
Die Beziehung zwischen der Sauerstoff-Konzentration und dem Strömungsmengenverhält-
nis von N0O zu SiH . zeigt die folgende Tabelle 1:
Z 4
Tabelle 1 Sauerstoff-Konzentration
Verhältnis (Atom%)
N O/S i H 26,8
1/3 34,8
2/3 36,4
1 40
2
Aus der Tabelle 1 ist ersichtlich, daß die Atom%-Konzentration an Sauerstoff nahezu linear mit dem Logarithmus des Verhältnisses von N_O:SiH . ansteigt.
Obgleich die Erfindung anhand im wesentlichen eines Ausfuhrungsbeispiels erläutert wurde, sei betont, daß für den Fachmann weitere Abwandlungen auf der Grundlage des technischen Konzepts der Erfindung möglich sind.
Enthält die polykristalline Siliziumschicht beispielsweise Sauerstoff in einer Konzentration die über dem Bereich von 2 bis 40 Atom% liegt, so ist die SiO -Schicht auf der polykristallinen Siliziumschicht nicht erforderlich. Die polykristalline Siliziumschichten können auch ausschließlich unter den metallischen Verbindungsschichten in einer Halbleitervorrichtung einschließlich einer MOS-FET-Anordnung vorgesehen werden. Die Leitfähigkeitstypen der Halbleiterbereiche können gegeneinander ausgetauscht sein. Wird etwa ein P-Typ-Halbleitersubstrat mit einem spezifischen Widerstand von 5 bis 8 Ohm cm anstelle des N-Typ-Halbleitersubstrats 21 in Fig. 9 verwendet, so ergibt sich die in Fig. 12 dargestellte Spannungs-Strom-Kennlinie, die eine Schwellspannung VT(_. von etwa plus 120 V zeigt. Die Erfindung läßt sich selbstverständlich auch zusätzlich und in Verbindung mit einem Kanal-Begrenzerbereich anwenden, wie er für herkömmliche MOS-FET-Anordnungen vorgesehen ist.
/11
509884/0796
Da die polykristalline Siliziumschicht gemäß der Erfindung Sauerstoff in einem Konzentrationsbereich von 2 bis 40 Atom% enthält und auf dem Halbleitersubstrat erzeugt und darüber die Elektrode ausgebildet wird, ist die Entstehung einer Inversionsschicht im Oberflächenbereich des Halbleitersubstrats erschwert, und damit kann die Schwellenspannung V des Feldbereichs stark erhöht werden. Folglich ist der Kanal-TH
Begrenzungsbereich im Halbleirersubshat entbehrlich, und entsprechend kann der auf dem Halbleitersubstrat für das betreffende Bauelement erforderliche Flächenbereich verkleinert und mithin die Packungsdichte für integrierte Schaltungen erhöht werden.
Zusammenfassend läßt sich feststellen, daß mit der Erfindung eine Möglichkeit zur Herstellung von Feldeffekt-Halbleiterbauelementen mit Metall-Isolationsschicht-Halbleitersubstrat-Schichtaufbau eröffnet wurde, die sich durch vorteilhafte Eigenschaften, wie hohe Schwellenspannung,einfach herstellbaren Schichtaufbau und einer geringen Neigung zur Ausbildung von parasitären Leitungspfaden auszeichnen. Solche MlS-Systeme lassen sich außerdem in höherer Packungsdichte herstellen, so daß die Erfindung sich vor allem vorteilhaft für die Herstellung kleinster integrierter Schaltkreise mit Feldeffekt-Halbleiterelementen hoher Zuverlässigkeit verwenden läßt. Charakteristisch für die erfindungsgemäßen MlS-Systeme ist eine sauerstoffdotierte polykristalline Siliziumschicht, die auf dem Feldbereich ausgebildet ist und die wesentliche Ursache für die Verhinderung unerwünschter parasitärer Inversionsschichten ist. Diese polykristailine Siliziumschicht enthält Sauerstoff im Bereich von 2 bis 40 Atom%.
/12 509884/0796

Claims (9)

  1. Sony Corporation
    Tokio / Japan
    JlAJLi N T A NSPRUCHE
    f \. J Feldeffekt-Halbleiterbauelement mit Metall-Isolationsschicht-Halbleitersubstrat-
    Schichtaufbau (MIS-System), bei dem das Halbleitersubstrat eine Hauptfläche aufweist, die mindestens in einem Teilflächenbereich durch eine Isolationsschicht überdeckt ist, die ihrerseits mindestens teilweise durch eine Anschluß- und Verbindungsschicht aus elektrisch leitendem Material bedeckt ist, dadurch gekennzeichnet, daß mindestens zwischen einem Abschnitt des von der Isolationsschicht (29) bedeckten Teilfächenbereichs und der Hauptfläche des Halbleitersubstrats (1; 21) eine Schicht (20) aus polykristallinem Silizium angeordnet ist, die Sauerstoff in einem Anteilsbereich von 2 bis 40 Atom% enthält.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Bauelement ein MIS-FET ist.
  3. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Isolationsschicht (29) aus Siliziumdioxyd besteht.
  4. 4. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Schicht aus polykristallinem Silizium eine Dicke im Bereich von 1000 Ä bis 2 fX aufweist.
  5. 5. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das elektrisch leitende Material aus Alumunium besteht.
  6. 6. Halbleiterbauelement nach einem der vorstehenden Ansprüche als integrierte Anordnung eines komplementären MOS-FET-Paars, dadurch gekenn-
    509884/0796 /13
    zeichne t, daß die polykristalline Siliziumschicht (20) mindestens einen Feldbereich des Halbleitersubstrats (1) überdeckt, und daß die Isolationsschicht zumindest die Bereiche zwischen dem Source- und Drain-Bereich (3, 4) des ersten sowie zwischen dem Source- und Drain-Bereich (6, 7) des zweiten FET-Elements bedeckt.
  7. 7. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Korngröße des polykristallinen Siliziums im Bereich von 100 R bis 1000 Ä liegt.
  8. 8. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß das komplementäre MOS-FET-Paar in einem monokristallinen Silizium-Substrat eines Leitfähigkeitstyps ausgebildet ist.
  9. 9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß die polykristalline Siliziumschicht (20) die Oberfläche des Substrats überdeckt und durchgehende Öffnungen über den Kanalbereichen der beiden FET-Elemente aufweist, daß die polykristalline Siliziumschicht von der Siliziumdioxydschicht (29) überdeckt ist, die auch den Boden der Öffnungen, d.h. die freiliegenden Oberflächenbereiche des Substrats (Kanalbereiche) abdeckt, daß die Öffnungen über den Kanalbereichen mit extern verbundenen Elektroden (11) versehen sind, daß durch die Siliziumdioxydschicht (29) und die polykristalline Siliziumschicht (20) hindurchgehende Fenster an wenigstens einem Teil jedes Source- bzw. Drain-Bereichs vorhanden sind, die durch Metallelektroden (10, 12, 13) bedeckt sind und daß die Drain-Elektrode des einen FET und die Source-Elektrode des anderen FET über einen integrierten Brückenbereich elektrisch miteinander verbunden sind, der über einem Abschnitt der dazwischen angeordneten Siliziumdioxydschicht liegt.
    509884/0796
DE2527621A 1974-06-24 1975-06-20 Feldeffekt-Halbleiterbauelement Expired DE2527621C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7207874A JPS5534582B2 (de) 1974-06-24 1974-06-24

Publications (3)

Publication Number Publication Date
DE2527621A1 true DE2527621A1 (de) 1976-01-22
DE2527621B2 DE2527621B2 (de) 1981-04-30
DE2527621C3 DE2527621C3 (de) 1984-09-13

Family

ID=13479001

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2527621A Expired DE2527621C3 (de) 1974-06-24 1975-06-20 Feldeffekt-Halbleiterbauelement

Country Status (11)

Country Link
US (1) US4012762A (de)
JP (1) JPS5534582B2 (de)
AT (1) AT370560B (de)
CA (1) CA1044377A (de)
CH (1) CH586465A5 (de)
DE (1) DE2527621C3 (de)
FR (1) FR2276696A1 (de)
GB (1) GB1511531A (de)
IT (1) IT1039341B (de)
NL (1) NL7507540A (de)
SE (1) SE406136B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE392783B (sv) * 1975-06-19 1977-04-18 Asea Ab Halvledaranordning innefattande en tyristor och en felteffekttransistordel
US4140547A (en) * 1976-09-09 1979-02-20 Tokyo Shibaura Electric Co., Ltd. Method for manufacturing MOSFET devices by ion-implantation
US4173791A (en) * 1977-09-16 1979-11-06 Fairchild Camera And Instrument Corporation Insulated gate field-effect transistor read-only memory array
IT1110843B (it) * 1978-02-27 1986-01-06 Rca Corp Contatto affondato per dispositivi mos di tipo complementare
US4333099A (en) * 1978-02-27 1982-06-01 Rca Corporation Use of silicide to bridge unwanted polycrystalline silicon P-N junction
JPS54149469A (en) * 1978-05-16 1979-11-22 Toshiba Corp Semiconductor device
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US4262299A (en) * 1979-01-29 1981-04-14 Rca Corporation Semiconductor-on-insulator device and method for its manufacture
JPS5836506B2 (ja) * 1980-11-20 1983-08-09 富士通株式会社 半導体記憶装置
JPS60167278U (ja) * 1984-04-13 1985-11-06 原電子測器株式会社 電磁装置
JPS60231356A (ja) * 1984-04-28 1985-11-16 Mitsubishi Electric Corp 相補形金属酸化膜半導体集積回路装置
JPS61222137A (ja) * 1985-03-06 1986-10-02 Sharp Corp チップ識別用凹凸パターン形成方法
US4996576A (en) * 1986-11-24 1991-02-26 At&T Bell Laboratories Radiation-sensitive device
SE461490B (sv) * 1987-08-24 1990-02-19 Asea Ab Mos-transistor utbildad paa ett isolerande underlag
DE58906972D1 (de) * 1988-08-16 1994-03-24 Siemens Ag Bipolartransistor als Schutzelement für integrierte Schaltungen.
JP2701502B2 (ja) * 1990-01-25 1998-01-21 日産自動車株式会社 半導体装置
US6239662B1 (en) * 1998-02-25 2001-05-29 Citizen Watch Co., Ltd. Mis variable capacitor and temperature-compensated oscillator using the same
US6329703B1 (en) * 1998-02-25 2001-12-11 Infineon Technologies Ag Contact between a monocrystalline silicon region and a polycrystalline silicon structure and method for producing such a contact
US11171039B2 (en) * 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602782A (en) * 1969-12-05 1971-08-31 Thomas Klein Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer
US3649884A (en) * 1969-06-06 1972-03-14 Nippon Electric Co Field effect semiconductor device with memory function
DE2316208A1 (de) * 1972-04-24 1973-11-08 Signetics Corp Integrierte mos-schaltung hohen feldspannungsschwellwerts und verfahren zur herstellung derselben

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3710204A (en) * 1967-05-20 1973-01-09 Telefunken Patent A semiconductor device having a screen electrode of intrinsic semiconductor material
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
JPS5314420B2 (de) * 1973-05-14 1978-05-17
JPS523277B2 (de) * 1973-05-19 1977-01-27

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649884A (en) * 1969-06-06 1972-03-14 Nippon Electric Co Field effect semiconductor device with memory function
US3602782A (en) * 1969-12-05 1971-08-31 Thomas Klein Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer
DE2316208A1 (de) * 1972-04-24 1973-11-08 Signetics Corp Integrierte mos-schaltung hohen feldspannungsschwellwerts und verfahren zur herstellung derselben

Also Published As

Publication number Publication date
AU8232375A (en) 1976-12-23
JPS5534582B2 (de) 1980-09-08
DE2527621C3 (de) 1984-09-13
DE2527621B2 (de) 1981-04-30
JPS512380A (de) 1976-01-09
AT370560B (de) 1983-04-11
SE406136B (sv) 1979-01-22
CA1044377A (en) 1978-12-12
ATA485675A (de) 1982-08-15
GB1511531A (en) 1978-05-24
FR2276696B1 (de) 1979-01-19
IT1039341B (it) 1979-12-10
US4012762A (en) 1977-03-15
CH586465A5 (de) 1977-03-31
FR2276696A1 (fr) 1976-01-23
NL7507540A (nl) 1975-12-30
SE7507147L (sv) 1975-12-29

Similar Documents

Publication Publication Date Title
DE2527621A1 (de) Feldeffekt-halbleiterbauelement mit mis-schichtaufbau
DE3136682C2 (de)
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2526429A1 (de) Duennfilmwiderstand
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1489893B1 (de) Integrierte halbleiterschaltung
DE3500528A1 (de) Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE3942640A1 (de) Mos-halbleitervorrichtung
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE4208537A1 (de) Mos-fet-struktur
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE2636369A1 (de) Feldeffekttransistor mit isolierter steuerelektrode
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2044027A1 (de) Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3528562C2 (de)
DE2613096A1 (de) Halbleiteranordnung
DE2136509A1 (de) Halbleitervorrichtung
DE2855816A1 (de) Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode
DE2454561A1 (de) Halbleitervorrichtung
DE2012945C3 (de) Halbleiterbauelement
DE2436486A1 (de) Verfahren zur herstellung eines mit einem schutzband versehenen, integrierten mos-schaltungsbauteils

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee