DE2044027A1 - Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen - Google Patents

Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen

Info

Publication number
DE2044027A1
DE2044027A1 DE19702044027 DE2044027A DE2044027A1 DE 2044027 A1 DE2044027 A1 DE 2044027A1 DE 19702044027 DE19702044027 DE 19702044027 DE 2044027 A DE2044027 A DE 2044027A DE 2044027 A1 DE2044027 A1 DE 2044027A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
mosfet
region
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702044027
Other languages
English (en)
Inventor
Masaharu Hachioji Nagata Mi noru iCosa Yasunobu Kodaira Kubo, (Japan) P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2044027A1 publication Critical patent/DE2044027A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

20A4027
Patentanwälte ^ DSpl.-lng. R. BEETZ ββΠ, Dlpl-Ing. K. LAMPWECHT Df .-Ing. H. BEETZ Jr.
8 München 22, Steinsdorfstr. 10 81-16.O75P(16.O76H) 4.9.1970
HITACHI, LTD., Tokio (Japan)
Halbleiteranordnung zur Unterdrückung der St ör-MOSFET-BiIdung bei integrierten Schaltungen
Die Erfindung bezieht sich auf eine Halbleiteranordnung aus einem Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer Mehrzahl von Bereichen eines zweiten, entgegengesetzten Leitfähigkeitstyps in einer Hauptfläche, einer darüber vorgesehenen Isolierschicht mit Öffnungen und einer Metalleitungsschicht auf der Isolierschicht, wobei die Metallschicht unter Zwischenschaltung der Isolierschicht oberhalb eines zwischen zumindest zwei benachbarten Halbleiterbereichen gebildeten Gate-Bereichs angeordnet ist, wodurch ein Oberflachen-Feldeffekt-Transistor (mOSFET) gebildet wird» und wobei ein anderer Halbleiterbereich an zumindest einen der den MOSFET bildenden Halbleiterbereiohe angrenzt und eine andere Metallleitungsschicht unter Zwischenschaltung der Isolierschicht
81-(POS 23034) Nö-r (7)
100812/1172
oberhalb eines Bereichs (Stör-Gatebereich) zwischen zumindest einem der genannten Halbleiterbereiche des MOS-FETs und dem genannten anderen Halbleiterbereich vorgesehen ist, so daß ein Stör-Oberflächen-Feldeffekt-Transistor gebildet wird.
Gegenstand der Erfindung ist mithin eine neue Halbleiteranordnung, die bei Mehrfachanordnung von Bauelementen, wie Oberflächen-Feldeffekt-Transistoren (MOSFETen) sowie bei Bedarf bei Widerstandselementen (Resistoren) " Dioden usw», zur Unterdrückung der parasitären Bildung sogenannter Stör-MOSFETen zwischen den Bauelementen dienen soll.
Ein Oberflächen-Feldeffekt-Transistor (abgekürzt als MOSFET) wird in folgender Weise gebildet: In einer Hauptfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps werden Bereiche eines zweiten entgegengesetzten Leitfähigkeitstyps gesondert gebildet, die als Quelle (Source) und Senke (Drain) dienen sollen, dann werden Source- und Drain-Metallelektroden auf diese Bereiche aufgebracht und der zwischen dem Source- und Drainbe- | reich liegende Bereich (nachfolgend als Gate-Bereioh bezeichnet) wird mit einer Isolierschicht bedeckt, auf die weiter eine Gate-Metallelektrode aufgebracht wird.
Gemäß der zur Zeit viel geübten Praxis wird bei integrierten Schaltungen (ic) oder Großbereichaintegration (large scale integration} LSj) eine Mehrzahl von MOSFETen auf einer Hauptfläche eines Halbleitersubstrats gebildet und gemäß einer bestimmten Schaltungsanordnung untereinander verbunden.
109813/1172
Es ist bekannt, daß bei solchen Schaltungen zwischen den MOSFETen Stör-MOSFETen mit den Elektrodenverbindungen der MOSFETen als Gate-Elektroden gebildet werden, wodurch die elektrischen Eigenschaften stark beeinflußt werden.
Der Grund für die Bildung solcher Stör-MOSFETen wird nachfolgend anhand des als Beispiel angegebenen elektrischen Aufbaus von zwei Wechselrichtern beschrieben, der die fundamentalste Art von MOS-IC oder LSI darstellt. Bei dieser Erläuterung wird auf die Fig. 1 bis 3 der angefügten Zeichnungen Bezug genommen, von denen Fig. 1 ein Schaltbild für eine Wechselrichterschaltung zeigt, Fig. 2 einen Teil des IC-Plättchens, auf dem die Wechselrichterschaltüng nach Fig. 1 in integrierter Bauweise erzeugt wurde (in vergrößertem Maßstab) und Fig. 3 einen Querschnitt durch die in Fig. 2 gezeigte Anordnung, längs der durchbrochenen Linie 15» 16, 17· Aus Gründen der Zweckmäßigkeit wird nur ein wesentlicher Teil vergrößert gezeigt, der sich auf einen P-channel-MOSFET bezieht. Es ist jedoch klar, daß dies keine Einschränkung bedeuten soll.
In Fig. 1 sitnd 1 und 2 die Eingänge der Wechselrichter, während die Ausgänge mit 3 und 4 bezeichnet sind. 5 und 6 sind in gebräuchlicher Weise für beide Wechselrichter dienende Versorgungsanschlüsse, von denen sich 5 auf Erdpotential befindet und 6 auf der niedrigsten V-,« des in der IC oder LSI angewandten negativen Potentials. 7» 8,· 9 und 10 sind die den Wechselrichter bildenden MOSFETen.
In den Fig. 2 und 3 werden für die gleichen Elemente
109813/1172
die gleichen Bezugszeichen und Symbole wie in Fig«, 1 benutzte Bereiche innerhalb der durchgezogenen Linien (wie 11) sind aufgedampfte Metallschichten (z. B, Al), Bereiche innerhalb der durchbrochenen Linien (wie 12) sind P Diffusionsschichten. Schraffierte Bereiche (wie I3) sind Gate-Elektroden der MOSFETen und die schattierten Bereiche (wie Ik) sind Verbindungsbereiche zwischen den Metallschichten und den Halbleiterschichten (P+-Diffusionsschichten).
In Fig. 3 ist 18 ein Substrat vom N-Typ, 19 ist eine dem Gate-Bereich des MOSFETs entsprechende dünne Isolierschicht und 20 ist eine dicke Isolierschicht außerhalb des Gate-Bereichs.
Der in Fig. 3 mit 21 bezeichnete Teil wird Stör-MOS-FET genannte In diesem Bereich befindet sich die Metallschicht 6 unter Zwischenschaltung der Isolierschicht 20 senkrecht über den (Randbereichen der) P -Diffusionsschichten 22 und 23, so daß ein Metall-Isolator-Halbleiteraufbau (MIS-Struktur) wie beim MOSFET 7 gebildet wird, die sich bei Anlegen einer Spannung entsprechend verhält. Die Folge davon sind nicht vorgesehene Verbindungen zwischen den Wechselrichtern (Fig. 1} 21), und es ergibt sich daraus eine Beeinträchtigung der Arbeitscharakteristiken und bisweilen auch ein Nichtfunktionieren der Anordnung.
Um diese beschriebene Stör-MOSFET-Wirkung auszuschalten, wurden folgende grundsätzliche Verfahren entwickelt 1 (1) Dickermachen der Isolierschicht 20 über dem Bereich 21, in dem der Stör-MOSFET gebildet wird (Gate-Bereich) und (2) Bildung einer N+-Diffusionsschicht
10 9 8137117 2
-5 -■ 2PA4027
(Figo 2 beispielsweise 27) im Gate-Bereich 21 des Stör-MOSFETs zur Unterbrechung des Channels des MOSFETs0
Wenn nun die 5tör-MOSFET-Wirkung nach der Methode (1") vollständig ausgeschaltet werden soll, muß die Dicke der Isolierschicht 20 im Gate-Bereich des Stör-MOSFETs etwa 15 bis 20 mal größer sein als diejenige der Isolierschicht 19 des Gate-Bereichs des regulären MOSFETs0 Das bedeutet, daß die Dicke (T ) der Isolierschicht 20 üblicherweise etwa T5ο000 bis 2O0OOO A betragen muß, da die Dicke (Τ ^ _.) der regulären Isolierschicht 19 im allgemeinen etwa I0OOO A beträgt» Die Haftung beispielsweise an den Stufen zwischen 19 und 20 am Umfang der Verbindungsöffnungen 2k oder bei i4 oder im Falle von Metall- und Fotowiderstandsbetrieb an den konkaven Bereichen, wie beim Kontakt von Gate-Bereichen bei gedruckten Schaltungen ist dann ungenügend und der ordentliche Betrieb gestört, so daß sich gelegentlich Metalleitungen ablösen können*
Bei der Methode (2) ist die N -Konzentration des
1H eiridif fundierten Fremdstoffs höher als etwa 10 Atome/ craJ, In diesem Fall wird zwar die Stör-MOSFET-Wlrkung v-ollstUndig unterdrückt, jedoch muß eine Überlappung der N+-Diffusionsschicht 27 mit den P+-Diffusionsschichten 22 und 23 vermieden werden, weil sonst die Durchbruchsspannung des PN-Überganges verringert wird, was einen vernünftigen Betrieb der MOSIC oder LSI unmöglich macht. Demgemäß sind geeignete Zwischenräume (von etwa 5 bis 10 /u) beiderseits von 2? notwendig, was den erforderlichen Flächenbedarf um 30 bis 50 # erhöht und den Grad der Integration in der IC oder LSI vermindert und zusätzlich unerwünschte Kosten verursaoht.
1 098 13/1172
Die beschriebene Stör-MOSFET-Wirkung tritt nicht nur zwischen MOSFETen auf, sondern auch zwischen einem MOSFET und anderen in der Oberfläche des Halbleitersubstrats gebildeten Schaltelementen wie Diffusionswiderständen und Dioden.
Ziel der vorliegenden Erfindung ist die Lösung der vorstehend beschriebenen Probleme, insbesondere die Unterdrückung der Stör-MOSFET-Bildungo
Die erfindiingsgemäße Halbleiteranordnung mit einem Halbleitersubstrat, dessen eine Hauptfläche mit einem bestimmten Isoliermaterial bedeckt 1st und in der eine Mehrzahl von elektrischen Schaltelementen einschließlich Oberflächen-Feldeffekt-Transistoren unter Ausnutzung der Isolierschicht und bei Bedarf Widerstände, Dioden und dergleichen gebildet und miteinander nach einem bestimmten Plan durch eine auf der Isolierschicht vorgesehene Metallleitungsschicht verbunden sind, ist im wesentlichen dadurch gekennzeichnet, daß zur Ausschaltung von sogenannten Stör-Oberflächen-Feldeffekt-Transistoren (Stör-MOSFET), die durch die als Gate-Elektrode wirkende verbindende Metallschioht zur Verbindung der Schaltelemente und zwei benachbarter Schaltelementbereich« gebildet werden, von denen der eine als Quelle und der andere als Senke wirkt, eine Schicht hoher Fremdstoffkonzentration vom gleichen Leitfähigkeitstyp wie der Gate-Bereich vorgesehen ist, welche sich mit dem direkt unter der als Gate-Elektrode des Stör-MOSFETs wirkenden und zwischen den als Quelle und Senke anzusehenden Bereichen befindlichen verbindenden Elektrode angeordneten Halbleiterbereich überlappt, sowie zumindest mit einem der Source- und Drain-Bereiche
108813/1172
des Stör-MOSFETs und deren Fremdstoffkonzentration so hoch ist, daß bei Überlappung mit dem Drain- und/oder Source-Bereich des normalen MOSFETs die Durchbruchsspannung des PN-Überganges in diesen Source- und/oder Drain-Bereichen nicht erniedrigt wird und die insbesondere zwischen 1,5 x 10 bis 2 χ 1O17 Atome/cm3 liegt.
Gemäß der Erfindung können folgende Wirkungen erzielt werden: *
(1) Die Schicht hoher Fremdstoffkonzentration unter-' drückt die Stör-MOSFET-Bildung, ohne daß jedoch wie bislang die Isolierschicht auf dem für Stör-MOSFET-Bildung in Frage kommenden Bereich der Halbleitersubstratoberflache stärker gemacht werden muß j
(2) Aus vorstehendem Grund können die in der Isolierschicht auftretenden Stufen niedrig gehalten werden und folglich tritt die Erscheinung, daß die verbindende Metallschicht an den Stufen abgebrochen wird, kaum auf 5
(3) Beim dünneren Isolierfilm, wie sie erfindungsgemäß möglich sind, können Öffnungen für Kontaktierungen mit größerer Genauigkeit erzeugt und eine bessere Arbeitsweise mit der verbindenden Metallschicht erreicht werden}
(4) Die Durchbruchs spannung des PN-Üb.er ganges zwischen der Schicht hoher Fremdstoffkonzentration und dem Drain- oder Source-Bereich wird im Vergleich zur Betriebsspannung eines normalen MOSFET durch geeignete Auswahl der Fremdstoffkonzentration genügend hoch gehalten· Dadurch wird es möglich, Source-and Drain-Bereich des Stör-
108813/1172
MOSFETs (beispielsweise 22 und 23 in Fig. 2) aneinandergrenzen zu lassen und den Grad der Integration in der IC oder LSI zu erhöhen.
Nachfolgend wird die Erfindung mehr im einzelnen anhand der angefügten Zeichnungen beschrieben! es zeigern
Fig. 1 bis 3 Schaltbild, Aufbau und Querschnitt einer bekannten Wechselrichteranordnung, wie bereits erwähnt 5
Fig. k und 5 eine erfindungsgemäß verbesserte Ausführung eines Wechselrichters in IC-Bauweise in Aufsicht und im Schnitt längs der in Fig. k eingetragenen durchbrochenen Linie 15t 16, 17»
Fig. 6 ein Kurvenbild für die Fremdstoffkonzentration in einer erfindungsgemäßen N -Diffusionsschicht als Funktion der Schwellspannung eines Stör-MOSFETs oder der Durchbruchsspannung des PN-Überganges;
Fig. 7 einen Schnitt durch eine weitere Ausführungsart gemäß der Erfindung;
Fig. 8 bis 10 eine weitere Variante gemäß der Erfindung und zum Vergleich eine analoge MOSFET-Schaltung in herkömmlicher Art (Fig. 9)»
Fig. 11, 12a und 12b zeigen eine weitere Ausführungsart der Erfindung, wobei Fig. 11 ein Gate-
109813/1172
Schaltbild eines MOSFET ist, und Fig. 12a und 12b Querschnitte der wesentlichen Teile der in Fig. 11 gezeigten Schaltung in vergrößertem Maßstab wiedergeben; und
Fig. 13 und "\k zeigen schließlich noch eine weitere Ausführungsart der Erfindung, wobei jeweils ein wesentlicher Teil eines komplementären MOSFET-Elementes im Schnitt in vergrößertem Maßstab dargestellt wird«
Fig. K und 5 zeigen die erfindungsgemäß verbesserte Wechselrichterschaltung In integrierter Bauweise, die nach herkömmlicher Art bereits in Fig. 2 und 3 gezeigt wurde. Die entsprechenden Elemente sind mit gleichen Bezugszeichen belegt. Ein besonderes Merkmal der in Fig. 4 und 5 gezeigten Ausführungsart ist die N -Diffusionsschicht 26, die von der Oberfläche her unter Auslassung des Gate-Bereiches 13 des regulären MOSFETs weiter in das Substrat hineinreicht als die P -Schichten.
In Flg. h wird der gesamte Bereich außerhalb der Vierecke 2? durch die N+-DIffusionsschicht gebildet.
Gemäß der Erfindung wird der Fremdstoffgehalt in der Schicht hoher Fremdstoffkonzentration auf einen Bereich begrenzt, mit dem die angestrebte Wirkung erzielt werden kann, ohne daß die elektrischen Eigenschaften des MÖSFET erniedrigt bzw. verschlechtert werden.
Nachfolgend wird ein Verfahren zur Bestimmung des Bereichs der Fremdstoffkonzentration als Beispiel beschriebenι
109813/1172
Ein Faktor bzw. Umstand zur Bestimmung der Betriebscharakteristiken einer MOSIC oder LSI ist die Schwellspannung V.. . Diese wird durch verschiedene Faktoren bestimmt, wie die Dicke TQx 19 der Isolierschicht (Gate-Isolierschicht) 19 in Fig. 3, die Fremdstoffkonzentration N im N~-Substrat 18, die in der Oberfläche direkt unter der Isolierschicht 20 induzierte Ladungsträgerkonzentration Q__ und die Kristallachsen bzw. -richtung und als z. Z,
bevorzugteste Bedingung erscheint folgende:
Die Kristalloberfläche des Halbleitersubstrats ist
eine Γΐθθ") -Fläche, ΐοχ 19Si 1000 lt N = 1 /s» 5 χ 1O15/cm3
11/2
und Qcc = 2 χ 10 /cm ; es folgt daraus; V4. = -1,8^2,^ V0
ob tll
Weiter wird für die Source-Spannung V_p von 6 in Fig. 1 bis 3 ein Wert von etwa dem 6fachen von V, als Maximalwert gefordert, d. h. |V GG|^15»2 v·
Für die Wirksamkeit der erfindungsgemäßen Anordnung ist es daher erforderlich, daß so viel N eindiffundiert wird, daß die Sohwellspannung V des Stör-MOSFETs und die Durchbruchs spannung VpN. dess P N -Überganges höher als etwa 15 V sind. Weiter sollte als zusätzliche Bedingung die Dicke T _ der Isolierschicht 20 in Fig. 3 vorzugsweise geringer als 10.000 X sein, damit ein Abbrechen der "Metallverdrahtung" (z. B0 Aluminium) an der Stufe der Isolierschicht - wie vorstehend beschrieben - vermieden wird.
Die Kurve 28 in Fig. 6 zeigt experimentelle Ergebnisse wobei V. des Stbr-MOSFET abhängig von der als Variable gewählten Fremdstoffkonzentration N in 26 für Tqx 2Q = 10,000 5£ aufgetragen wurde. Aus dieser Kurve ergeben sich folgende Bedingungen für Ni
109813/ 1172
N ^ 1,5 x 1Oi6/cm3.
Weiter zeigt die Kurve 2°- in Fig. 6 experimentelle Ergebnisse, wobei die Durchbruchsspannung VpN. gegen N •als Variable aufgetragen wurde; daraus ergibt sich folgende Bedingung:
Nl 2 χ 1O17/cm3.
Daraus folgt für den optimalen Bereich von N folgende Bedingung:
1,5 x 1Oi6/cm3<.N^2 χ 1O17/cm3.
Durch Wahl des Wertes von N innerhalb des vorstehend angegebenen Bereiches ist es möglich, die Stör-MOSFET-Wirkung vollständig auszuschalten,,
16 τ Wenn N kleiner als 1,5 x 10 /cm gewählt wird, wird
die Schwellspannung des Stör-MOSFET geringer als 15 V, so daß der Stör-MOSFET durch die Source-Spannung der IC (etwa 15 V) zum Ansprechen gebracht wird, woraus eine Verschlechterung der elektrischen Charakteristiken folgt. Wenn N größer als 2 χ 10 /cm ist, wird die Durchbruchsspannung des PN-Überganges kleiner als 15 V» so daß der PN-Übergang jedes MOSFETs zum Durchbrechen gebracht wird und der Betrieb unmöglich wird.
Der oben angegebene Bereich für die Fremdstoffkonzentration in der Schicht hoher Fremdstoffkonzentration ist natürlich nur für den vorstehend beschriebenen Fall gültig, daß die Kristalloberfläche des Halbleiters eine
1098 13/1172
-Fläche, T Si 1000 Ä, N = 1 ~ 5 x 1015 Atome/cm3
OX I ^7
und Q__ = 2 χ lOi^/cm^ ist, während der Bereich unter anderen Bedingungen davon verschieden sein wird. Die Bestimmung des Konzentrationsbereiches kann jedoch jeweils nach dem anhand von Fig. 6 beschriebenen Verfahren ausgeführt werden.
Fig. 7 zeigt eine weitere Ausführungsart der vorliegenden Erfindung. Obgleich die zur Ausschaltung von Stör-MOSFETs bei der oben beschriebenen Ausführungsart vorge- m sehene Schicht hoher Fremdstoffkonzentration sowohl den Source- als auch den Drain-Bereich des Stör-MOSFETs überlappt, ist diese Überlappung beider Bereiche gemäß der Erfindung nicht immer notwendig. Es reicht vielmehr eine Überlappung mit nur einer der den Source- oder Drain-Bereich des Stör-MOSFETs bildenden P-Diffusionszonen, wie es in Fig. 7 gezeigt wird, aus.
In Fig. 7 ist 30 ein Siliciumsubstrat vom N-Leitungstyp mit einem ersten MOSFET 31 und einem zweiten MOSFET innerhalb der Oberfläche. Die Source-Bereiche 33 und 35 und Drain-Bereiche 34 und j6 des ersten und zweiten MOS-FETs wurden durch Eindiffundieren von P-Material in vor- * bestimmte Bereiche der Substratoberfläche erzeugte 37 und 38 sind Gate-Isolierschichten aus SiO , 39 ist eine vergleichsweise dicke (etwa 10.000 X) SiO -Schicht, die das .Siliciumsubstrat außerhalb der MOSFETen bedeckt. 40 und ,41, 42 und 43 sowie 44 und 45 sind jeweils Source-, Gate- und Drain-Elektroden des ersten und zweiten MOSFETs. 46 ist ein verbindender Leiter (eine aufgedampfte Aluminiumschicht), der sich von der Drain-Elektrode des ersten MOS-FETs bis zum SiO3-FiIm 39 erstreckt.
109813/1 172
üblicherweise wird ein Stör-MOSFET durch 34 als Source-Bereich (oder Drain-Bereich) 35 als Drain-Bereich (oder Source-Bereich) und 46 als Gate-Elektrode gebildet· Wenn Jedoch eine sich mit 3k überlappende Schicht 47 hohe Fremdstoffkonzentration vorgesehen wird, tritt keinerlei Stör-MOSFET- Wirkung unter normalen Betriebsbedingungen des ersten und zweiten MOSFETs auf, d. Iu , der Stör-MOSFET ist praktisch ausgeschaltet·
Obgleich der erste und zweite MOSFET in der gezeigten Ausführungsart zum Zwecke der Beschreibung relativ weit voneiander entfernt gezeigt werden, können sie näher beieinander sein«
Ferner wird die Schicht hoher Fremdstoffkonzentration bei dieser Ausführungeart nur zwischen dem ersten und zweiten MOSFET vorgesehen, es mag jedoch möglich sein, die Schicht 47 hoher Fremdstoffkonzentration derart vorzusehen, daß sie den ersten MOSFET umgibt.
Fig. 8 bis 10 zeigen eine weitere Ausführungeart, bei der gemäß der Erfindung die Abmessungen einer MOS-Gruppe wirksam vermindert werden können»
Fig. .8 ist ein Schaltbild für eine MOS-Gruppe. Fig. zeigt in Aufsicht ein Halbleitersubstrat mit den in Fig. gezeigten Schaltelementen zusammen mit der bekannten N Diffuaionszone· Fig. 10 zeigt dagegen eine Grundriß-Aufsicht auf eine Sub·tratoberflache einer erfindungsgemäßen Variante.
In den Fig. 8 bi· 10 sind 48, 49, 50, 51, 52 und 53
109813/1172
MOSFETen, die zusammen eine Transistorgruppe bilden. 5^+, 55, 56, 57, 58, 59, 6o, 6Ί und 62 sind Bereiche, in denen Stör-MOSFETs aus Strukturgründen gebildet werden. 63, 6h und 65 sind Metalle!tungen, die als Gate-Elektroden der MOSFETen dienen, während 66, 67, 68 und 69 als Drain-Elek troden der MOSFETen dienen, wenn durch P+-Diffusion erzeugt; 70 ist eine P -Diffusions-Masseleitung, die als Quelle der MOSFETen dient. Bei der in Fig. 10 gezeigten Anordnung ist zur Ausschaltung jeder Stör-MOSFET-Wirkung W eine η-leitende Verunreinigung hoher Konzentration in allen Bereichen mit Ausnahme eines Teils der Drain- und Source-Bereiche und des gesamten Gate-Bereichs in der Halbleitersubstratoberfläche vorgesehen, analog der weiter oben anhand der in Fig. 4 erläuterten Art und Weise.
Fig. 9 und 10 zeigen folgenden Grundriß, bei dem die Abmessungen verglichen werden können! die Weite der Diffusion beträgt 10 /u, die Channel-Länge des MOSFETs be-
trägt 10 /u, der Zwischenraum zwischen N und P und derjenige zwischen der Metallschicht und dem Gate beträgt jeweils 5 /U. Ein Vergleich der Anordnungen gemäß Fig. 9 k und 10 zeigt, daß beide in senkrechter Richtung die gleichen Abmessungen haben, in horizontaler Richtung findet man jedoch für Fig. 9 einen Wert von 160 /ti und bei Figo 10 nur 110
/u.
Das heißt, wenn die vorliegende Erfindung beispielsweise auf eine MOSFET-.Gruppe angewandt wird, so wird im Vergleich zur bekannten Art eine Verbesserung um etwa 3° bis 50 i> hinsichtlioh des Flächenbedarfs erreicht.
Eine erfindungsgemäße Halbleiteranordnung kann durch selektive Diffusion bekannter Fremdstoffe gebildet werden.
109813/1172
Das heißt, es wird eine Hauptfläche (mit Source- und Drain-Bereichen) eines Halbleitersubstrats, wie N"-Silicium., gebildet. Danach kann der SiO-FiIm, der als Maske für die Fremdstoffdiffusion gebraucht wurde, als Isolierschicht für die MÖSFETen ausgenutzt werden. ¥enn der als Maske verwendete SiO2-FiIm kontanimiert ist, kann der alte SiO-FiIm vollständig entfernt werden und eine neue SiO^-Sohicht auf der Substratoberfläche nach bekannten Verfahren, wie Hochtemperaturoxydation, thermische Zersetzung von Silan oder Organooxysilan oder durch. Aufsprühen als Isolierschicht .auf den MÖSFETen erzeugt werden. Die Isolierschicht kann nicht nur aus.SiOD bestehen, sondern auch aus einer SiO^-Schicht und anderen Isolierschichten oder -materialien, wie Si„N. und Al-O,, zusammengesetzt sein.
Gemäß der Erfindung kann nicht nur die Stör-MOSFET-Wirkung vollständig ausgeschaltet, sondern auch der folgende Effekt erzielt werden:
Bislang war es üblich, bei MOS-IC und LSI zur Fernhältung äußerer Spannungsstoße (external surge) von der Gate-Isolierschicht 1° eine Gate-Schutzschaltung auf dem gleichen Substrat vorzusehen. Gemäß Fig.· 11 kann diese Schutzwirkung beispielsweise durch eine Schutzdiode 71 und einen unterteilten P+-Diffusionswiderstand 72 erreicht werden. Wenn jedoch die Schutzdiode auf einem N-Substrat mit einer Fremdstoffkonzentration von 1 ^ 5 ϊ 101^/cm3 und P+-DIffusion wie bei einem MOSFET 73 gebildet wird, ist die Durchbruchsspannung des Überganges größer als 100 V. -
Andererseits liegt die Durchschlagspannung V einer
10 9 813/1172
Gate-Isolierschicht ebenfalls bei etwa 100 V, wenn deren Dicke 1000 A. beträgt, d. h., die Differenz zwischen der obigen Durchbruchsspannung und der Durchschlagspannung ist nahezu Null, und die Gate-Isolierschicht ist daher vor dem Durchbrechen der Diode einem dielektrischen Durch bruch ausgesetzt, und die MOSFETen wurden daher häufig durch Zufall beschädigt. Die Erhöhung der Konzentration im N-Substrat zur Erniedrigung der Durchbruchsspannung VpT- des Übergangs der Schutzdiode und das Dickermachen der Gate-Isolierschicht zur Anhebung der Durchschlagspannung V erhöhen beide die Schwellspannung V., eines MOS-FETs und verursachen damit eine Beeinträchtigung des Betriebes.
Es wurden daher einige andere Verfahren zur Erniedrigung der Durchbruchspannung des PN-Überganges, Vp^i untersucht. Nach einer Methode macht man die P -Diffusion in der Schutzdiode "selcht", und nach einer anderen wird die Stärke des P+-Diffusionsbereichs so gering wie die der Gate-Isolierschicht gemacht.
Diese Methoden erfordern jedoch zusätzliche Verfahren und verursachen damit eine Kostenerhöhung, und die Fertigung wird komplizierto
Gemäß der Erfindung kann eine zur Ausschaltung von Stör-MOSFET-Blldung vorgesehene N+-Diffusionsschicht gleichzeitig zur Erniedrigung der Durchbruchspannung des Überganges einer Schutzdiode verwendet werden.
Das heißt, es wird - wie in Fig. 12a oder b gezeigt eine N+-DIffusionsschicht 75 um die Schutzdiode 7^ herum
109813/1172
vorgesehen, wobei die Konzentration N der durch Diffusion erzeugten N+-Zone innerhalb des Bereichs von 1,5 x 10 / cm < N < 2 χ 10 '/cm liegt. Dadurch kann die Durchbruchspannung des Überganges ohne Beeinträchtigung der Arbeitsweise von MOSIC und LSI ausreichend erniedrigt werden. Die Durchschlagspannung V der Gate-Isolierschicht Ί& liegt beispielsweise bei etwa 100 V, wenn deren Dicke T gleich 1000 A ist, während die Durchbruchspannung der Schutzdiode 7**» wenn die N -Diffusionsschicht 75 vorgesehen wird, bei 20 bis 60 V liegt, so daß ein ausreichender Schutz (clamping) erreicht werden kann»
Mit der oben angegebenen Ausführungsart ist es nicht nur möglich, eine zwischen MOSFETen und Diffusions-Widerständen auftretenden Stor-MOSFET-Wirkung auszuschalten, sondern auch die Durchbruchspannung einer Schutzdiode (clamping diode) zu erniedrigen.
Die Erfindung ist auch bei Komplementär-MOSFETen wirksam, wie sie in Fig. 13 gezeigt werden. Fig, 13 zeigt schematisch den grundsätzlichen Aufbau von Komplementär-MOSFETen, 77 und 78» die unterstrichen sind, bezeichnen einen N-Channel-MOSFET und einen P-Channel-MOSFET. Die Bereiche innerhalb der Komplementär-MOSFETen, in denen Stör-MOSFET-Wirkungen auftreten, sind mit 79 und 80 bezeichnet. Der Bereich 79 bildet einen Stör-MOSFET, bei dem ein N-Substrat 81, eine N-Diffusiuoneechioht 82 oder 83 und eine P-Zone 8k als Source- bzw. Drain-Bereich, Drain- bzw, Souroe-Bereioh und Gate-Bereich wirken. Der Bereich 80 bildet einen Stör-MOSFET, bei dem P-Bereiohe 8k und 85 und das N-Halbleitersubstrat 81 als Souroe- (oder Drain-) Drain- (oder Source-) und Gate-Bereioh wirken.
100813/1172
- ie - 20U027.
Zur Ausschaltung der erwähnten Stör-MOSFET-Wirkung ohne Verschlechterung der elektrischen Charakteristiken der regulären Komplementär-MOSFETen und ohne Vergrößerung der Fläche der Komplementär-MOSFET-Anordnung genügt es, daß Schichten 86 und 87 hoher Fremdstoff komzentration, wie in Fig. 14 gezeigt ist, in dem Bereich, in dem Stör-MOSFET-Wirkung auftritt, vorgesehen sind, wobei 86 eine P+-Schicht und 87 eine N+-Sohicht ist.
Gemäß Fig. 14 wird die Schicht 86 hoher Fremdstoffkonzentration innerhalb der P-Fremdstoffdiffusionsschicht 8k gebildet, wenn die Fremdstoffkonzentration der P-Schicht 84 nahe der Substratoberfläche hoch ist, ist es ebenfalls möglich, den in Fig. 13 bei 79 gebildeten MOS-FET auszuschalten, ohne eine (gesonderte) Schicht 86 zu bilden.
109813/1 172

Claims (1)

  1. - 19 - 20A4027
    Patentansprüche
    Halbleiteranordnung aus einem Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer Mehrzahl von Bereichen eines zweiten, entgegengesetzten Leitfähigkeitstyps in einer Hauptfläche, einer darüber vorgesehenen Isolierschicht mit Öffnungen und einer Metalleitungsschicht auf der Isolierschicht, wobei die Metallschicht unter Zwischenschaltung der Isolierschicht oberhalb eines zwischen zumindest zwei benachbarten Halbleiterbereichen gebildeten Gate-Bereichs angeordnet ist, wodurch ein Oberflächen-Feldeffekt-Transistor (MOSFET) gebildet wird} und wobei ein anderer Halbleiterbereich an zumindest einen der den MOSFET bildenden Halbleiterbereiche angrenzt und eine andere Metalleitungsschicht liner Zwischenschaltung der Isolierschicht oberhalb eines Bereichs (Stör-Gatebereich) zwischen zumindest einem der genannten Halbleiterbereiche des MOSFETs und dem genannten anderen Halbleiterbereich vorgesehen ist, so daß ein Stör-Oberflächen-Feldeffekt-Transistor gebildet wird, gekennz e ichn e t durch eine Schicht hoher Fremdstoffkonzentration vom gleichen Leitfähigkeitstyp wie das Substrat und mit einer Fremdstoffkonzentration, die höher ist als im Substrat, in einem Bereich innerhalb der Halbleiterhauptfläche direkt unter der genannten anderen Metalleitungsschicht, der zumindest als die Gate-Elektrode des Stör-MOSFETs dient, wobei die Schicht bzw. Zone hoher Fremdstoffkonzentration derart vorgesehen ist, daß sie einen der Halbleiterbereiche zumindest teilweise überlappt.
    2o Halbleiteranordnung nach Anspruch 1, dadurch ge-
    10 9 813/1172
    20A4027
    kennzeichnet, daß die Schicht hoher Fremdstoffkonzentration außerhalb des Gate-Bereichs des normalen MOSFETs angeordnet
    3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Fremdstoffgehalt in der Schicht hoher Fremdstoffkonzentration im Bereich von 1,5 χ 10 bis 2 χ 1017 Atome/cm3 liegt.
    k. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Hauptfläche des Halbleitersubstrats eine pt0(51 -Fläche ist, daß die auf der Substratoberfläche vorgesehene Isolierschicht durch SiO gebildet wird, dessen Dicke im Gatebereich des in der Substratoberfläche gebildeten normalen MOSFETs (Gate-Isolierfilm) etwa 1000 A*
    beträgt und etwa 1 /U in anderen Bereichen und daß der Fremdstoffgehalt der Schicht hoher Fremdstoffkonzentration im Bereich von 1,5 χ 10 bis 2 χ 10 ' Atome/cmJ liegt.
    5· Halbleiteranordnung nach Anspruch 1, bei der ein
    k Teil des anderen Halbleiterbereichs und die Metalleitungs-" schicht (Gate-Elektrode) des MOSFETs über die auf dem Halbleitersubstrat angeordnete Isolierschicht verbunden sind, dadurch gekennzeichnet, daß die Schicht hoher Fremdstoffkonzentration zwischen dem genannten anderen Halbleiterbereich und dem an diesen angrenzenden am MOSFET beteiligten Halbleiterbereich derart vorgesehen ist, daß die Schicht hoher Fremdstoffkonzentration sich zumindest teilweise mit dem genannten anderen Halbleiterbereich überlappt.
    109813/1172
DE19702044027 1969-09-05 1970-09-04 Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen Withdrawn DE2044027A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP44070000A JPS4836598B1 (de) 1969-09-05 1969-09-05

Publications (1)

Publication Number Publication Date
DE2044027A1 true DE2044027A1 (de) 1971-03-25

Family

ID=13418892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702044027 Withdrawn DE2044027A1 (de) 1969-09-05 1970-09-04 Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen

Country Status (7)

Country Link
US (1) US4011581A (de)
JP (1) JPS4836598B1 (de)
DE (1) DE2044027A1 (de)
FR (1) FR2068743B1 (de)
GB (1) GB1322933A (de)
HK (1) HK72478A (de)
NL (1) NL7013125A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2214935A1 (de) * 1971-04-30 1972-11-23 Standard Microsystems Corp., Hauppauge, N.Y. (V.StA.) Integrierte Halbleiterschaltung
FR2393429A1 (fr) * 1977-06-01 1978-12-29 Hughes Microelectronics Ltd Circuit integre semi-conducteur oxyde-metal a symetrie complementaire

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
FR2341201A1 (fr) * 1976-02-16 1977-09-09 Radiotechnique Compelec Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu
US4140547A (en) * 1976-09-09 1979-02-20 Tokyo Shibaura Electric Co., Ltd. Method for manufacturing MOSFET devices by ion-implantation
US4103297A (en) * 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS5574059U (de) * 1978-11-15 1980-05-21
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
US4458262A (en) * 1980-05-27 1984-07-03 Supertex, Inc. CMOS Device with ion-implanted channel-stop region and fabrication method therefor
JPS60231356A (ja) * 1984-04-28 1985-11-16 Mitsubishi Electric Corp 相補形金属酸化膜半導体集積回路装置
SE465193B (sv) * 1989-12-06 1991-08-05 Ericsson Telefon Ab L M Foer hoegspaenning avsedd ic-krets
SE466078B (sv) * 1990-04-20 1991-12-09 Ericsson Telefon Ab L M Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen
JP2713258B2 (ja) * 1995-07-25 1998-02-16 日本電気株式会社 半導体装置およびその検査方法
US10937785B2 (en) * 2016-01-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1131675A (en) * 1966-07-11 1968-10-23 Hitachi Ltd Semiconductor device
US3434023A (en) * 1961-06-05 1969-03-18 Gen Electric Semiconductor switching devices with a tunnel junction diode in series with the gate electrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440502A (en) * 1966-07-05 1969-04-22 Westinghouse Electric Corp Insulated gate field effect transistor structure with reduced current leakage
GB1170705A (en) * 1967-02-27 1969-11-12 Hitachi Ltd An Insulated Gate Type Field Effect Semiconductor Device having a Breakdown Preventing Circuit Device and a method of manufacturing the same
GB1209271A (en) * 1967-02-27 1970-10-21 Hitachi Ltd Improvements in semiconductor devices
US3555374A (en) * 1967-03-03 1971-01-12 Hitachi Ltd Field effect semiconductor device having a protective diode
US3532945A (en) * 1967-08-30 1970-10-06 Fairchild Camera Instr Co Semiconductor devices having a low capacitance junction
US3577043A (en) * 1967-12-07 1971-05-04 United Aircraft Corp Mosfet with improved voltage breakdown characteristics
US3512058A (en) * 1968-04-10 1970-05-12 Rca Corp High voltage transient protection for an insulated gate field effect transistor
US3514845A (en) * 1968-08-16 1970-06-02 Raytheon Co Method of making integrated circuits with complementary elements
NL162792C (nl) * 1969-03-01 1980-06-16 Philips Nv Veldeffecttransistor met geisoleerde stuurelektrode, die met een beveiligingsdiode met ten minste een pn-overgang is verbonden.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434023A (en) * 1961-06-05 1969-03-18 Gen Electric Semiconductor switching devices with a tunnel junction diode in series with the gate electrode
GB1131675A (en) * 1966-07-11 1968-10-23 Hitachi Ltd Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogene ältere Anmeldung: DE-OS 20 29 058 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2214935A1 (de) * 1971-04-30 1972-11-23 Standard Microsystems Corp., Hauppauge, N.Y. (V.StA.) Integrierte Halbleiterschaltung
FR2393429A1 (fr) * 1977-06-01 1978-12-29 Hughes Microelectronics Ltd Circuit integre semi-conducteur oxyde-metal a symetrie complementaire

Also Published As

Publication number Publication date
GB1322933A (en) 1973-07-11
FR2068743A1 (de) 1971-09-03
JPS4836598B1 (de) 1973-11-06
HK72478A (en) 1978-12-15
US4011581A (en) 1977-03-08
FR2068743B1 (de) 1975-04-18
NL7013125A (de) 1971-03-09

Similar Documents

Publication Publication Date Title
DE69121629T2 (de) Dünnfilmtransistor mit Schottky-Sperrschicht
DE69329081T2 (de) Verfahren zur Herstellung von Dioden zum Schutz gegen elektrostatische Entladungen
DE10362264B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE3029125C2 (de) Halbleiterspeicher
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE69331793T2 (de) Integriertes Leistungshalbleiterschaltkreisbauelement mit gleichförmiger elektrischer Feldverteilung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE3121224A1 (de) &#34;mos-halbleiterbauelement fuer hohe betriebsspannungen&#34;
DE1639255C2 (de) Integrierte Halbleiterschaltung mit einem Isolierschicht-Feldeffekttransistor
DE69429018T2 (de) Ausgangsschaltung für Ladungsübertragungselement
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE3046749A1 (de) &#34;mos-halbleiterbauelement fuer hohe betriebsspannungen&#34;
DE2825433A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE2044027A1 (de) Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE2536277A1 (de) Halbleiteranordnung
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE69022945T2 (de) Halbleitereingangsschutzvorrichtung.
DE2527621A1 (de) Feldeffekt-halbleiterbauelement mit mis-schichtaufbau
DE2234973A1 (de) Mis-halbleitervorrichtung
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode

Legal Events

Date Code Title Description
8130 Withdrawal