DE2707843B2 - Schutzschaltungsanordnung für einen Feldeffekttransistor - Google Patents

Schutzschaltungsanordnung für einen Feldeffekttransistor

Info

Publication number
DE2707843B2
DE2707843B2 DE2707843A DE2707843A DE2707843B2 DE 2707843 B2 DE2707843 B2 DE 2707843B2 DE 2707843 A DE2707843 A DE 2707843A DE 2707843 A DE2707843 A DE 2707843A DE 2707843 B2 DE2707843 B2 DE 2707843B2
Authority
DE
Germany
Prior art keywords
transistor
zone
gate electrode
planar
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2707843A
Other languages
English (en)
Other versions
DE2707843A1 (de
Inventor
Sean Anthony Saratoga Calif. Smedley (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Microsystems Holding Corp
Original Assignee
American Microsystems Holding Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Microsystems Holding Corp filed Critical American Microsystems Holding Corp
Publication of DE2707843A1 publication Critical patent/DE2707843A1/de
Publication of DE2707843B2 publication Critical patent/DE2707843B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)

Description

Die Erfindung bezieht sich auf eine Schutzschaltungsanordnung, wie sie im Oberbegriff des Patentanspruchs 1 angegeben ist.
Halbleiter-Feldeffekttransistoren mit einer mittels Isolationsschicht isolierten Gate-Elektrode - solche Transistoren werden auch als MOS-Transistoren bezeichnet - sind empfindlich gegen elektrischen Durchbruch dieser Isolationsschicht.
MOS-Transistoren mit isolierter Gate-Elektrode haben üblicherweise eine dünne Oxidschicht, die die Gate-Elektrode vom Kanal des Transistors trennt, wobei diese Gate-Elektrode sich oberhalb des Kanals befindet und diesen steuert. Solche MOS-Einrichtungen und integrierte Schaltkreiselemente haben außerordentlich hohen Eingangswiderstand, der sie besonders empfindlich macht für die Ansammlung von statischen Ladungen. Solche Ladungen können üblicherweise während der Herstellung, während des Pakkens oder Zusammenbauens, aber auch während des Testens oder des Einbaues des integrierten Schaltkreises erzeugt bzw. induziert werden. Die statischen Ladungen können zu hohen Spannungen führen, die ausreichend sind, die dünne Oxidschicht zerreißen zu lassen, mit dem Ergebnis nachfolgenden Versagens der Einrichtung.
Als Folge dieser Umstände ist es übliche Praxis, einen integrierten Schaltkreis mit einem solchen MOS-Feldeffekttransistor, zusammen mit einer Schutzschaltungsanordnung zu versehen und zu betreiben, die Eingangsspannungen auf Pegel begrenzt, die unter der für die Zerstörung oder den Durchbruch der Isolationsschicht maßgebenden Spannung liegen. Üblicherweise werden für solche Schutzschaltungsanordnungen Dioden nach Art der Zenerdioden und/ oder Reihenwiderstände verwendet, die meistenteils als Anteil des integrierten Schaltkreises ausgebildet sind. Eine spezielle Schutzschaltungsanordnung, nämlich angepaßt auf einen Feldeffekttransistor mit mindestens zwei Steueranschlüssen ist aus der DT-OS 2011303 bekannt. Diese Schaltungsanordnung hat einen Eingangsschutz-Widerstand als Vorwiderstand des einen g-Anschlusses und der andere g-Anschluß ist unmittelbar oder über einen negativ vorgespannten Widerstand mit dem Source-Anschluß des Transistors verbunden. Der Schutz des Feldeffekttransistors er-
folgt dort für die Stromdurchlaßrichtung und für die Sperrichtung durch jeweiliges Ableiten des Überstromes.
Mit der vorliegenden Erfindung soll eine Schutzschaltungsanordnung geschaffen sein, die für im Regelfall vorliegende Feldeffekttransistoren verwendbar ist, die z. B. nur einen verfügbaren Stcueranschluß haben. Insbesondere soll diese Schutzschaltungsanordnung für VMOS-Feldeffekttransistoren geeignet sein. VMOS-Feldeffekttransistoren sind solche mit V-iormiger Grube, bei denen das Problem des Druchbruchs der Gate-Oxidschicht deshalb besonders akut ist, weil die Durchbruchsspannung dieser Oxidschicht derartiger Feldeffekttransistoren wesentlich niedriger ist als die Durchbruchsspannung des Übergangs von Dioden, die bisher zum Schutz der Eingangs-Gate-Elektrode verwendet worden sind. Der geometrische Aufbau eines VMOS-Transistors führt zu einer Gate-Elektrode, die entweder einen punktförmigen oder kantenförmigen Bereich am Boden der V-förmigen Grube hat. Dieser punktförmige oder kantenförmige Bereich wurde als Ursache für die niedrigen Durchbruchspannungen der unterhalb der jeweiligen Gate-Elektrode befindlichen isolierenden Dünnoxidschichten erkannt.
Als Folge davon lassen sich üblicherweise für den Eingang von MOS-Einrichtungen verwendete, zum Schutz bestimmte Dioden nicht verwenden, um bei VMOS-Einrichtungen Durchbruch der Gate-Oxidschicht zu verhindern. Daraus wurde bisher die Konsequenz gezogen, Maßnahmen zur strikten Einhaltung durchweg vorliegender Erdung von Ausrüstung uid Einrichtung zu beachten. Aus demselben Grunde ist sorgfältige Auswahl der Kleidung und von Material von Personen wesentlich, die mit solchen MOS-Einrichtungen umgehen. Darüber hinaus ist aber nicht einmal dadurch erreicht worden, daß derartige Halbleitereinrichtungen aufgrund von Zerreißen der Gate-Oxidschicht beschädigt werden.
Die Einbeziehung von hochohmigen Eingangswiderständen zum Schutz von VMOS-Transistoren mit Gate-Oxid hat sich nicht als eine zufriedenstellende Lösung erwiesen, da solche Widerstände nämlich dazu führen, daß die Eigenschaft der an sich hohen Arbeitsgeschwindigkeit eines solchen Transistors nicht mehr nutzbar ist.
Es ist somit eine Aufgabe der vorliegenden Erfindung, eine gegenüber dem Stand der Technik verbesserte Schutzschaltungsanordnung für Feldeffekttransistoren mit Gate-Isolationsschicht und insbesondere für VMOS-Feldeffekttransistoren zu finden, mit der das Zerreißen bzw. die Zerstörung der isolierenden Gate-Oxidschicht, speziell der eines VMOS-Transistors, verhindert wird, und zwar ohne Inkaufnahme einer Verschlechterung der Schaltkreiseigeiischaften und der Arbeitsgeschwindigkeit dieses Transistors.
Diese Aufgabe wird bei einer wie im Oberbegriff des Patentanspruchs 1 angegebenen Schutzschaltungsanordnung gelöst, die erfindungsgemäß so ausgebildet ist, wie dies das Kennzeichen des Patentan- ι Spruchs 1 angibt. Die Unteransprüche enthalten weitere Ausgestaltungen sowie einen besonders vorteilhaften topologischen Aufbau einer Schutzschaltungsanordnung mit VMOS-Transistor.
Eine wie erfindungsgemäße Schutzschaltungsan- ι Ordnung hat den Vorteil, daß sie nicht nur einen verbesserten Schutz für die Gate-Oxidschicht bringt, sondern daß sie in bezug auf den von ihr eingenommenen Raum klein ist und mit einem Minimum an Schal telementen auskommt. Auf dem Chip eines integrierten Schaltkreises, in den diese Schutzschaltungsanordnung eingefügt ist, nimmt diese nur ein Minimum an topologischer Fläche ein. Ein weiterer Vorteil der Erfindung ist, daß dieser das Gate schützende Aufbau in integrierte VMOS-Schaltkreise eingefügt bzw. einbezogen werden kann, und zwar ohne daß bei der Herstellung derselben zusätzliche Fabrikationsschritte erforderlich wären.
Die Source-Zone des planaren Transistors kann so ausgebildet sein, daß sie eine schützende Diode bildet, die sowohl den planaren, zum Schutz vorgesehenen Transistor und den Eingangstransistor gegen negative Spannungen schützt und außerdem den zum Schutz vorgesehenen planaren Transistor davor schützt, daß dessen Gate-Isolationsschicht einen Durchbruch oder ein Zerreißen bzw. eine Zerstörung erfährt. Die Source-Zone kann auch so ausgebildet sein, daß sie
ι einen relativ niederohmigen Widerstand enthält, der in Reihe mit dem Eingangsanschluß liegt, womit weiterer Schutz erreicht wird, ohne daß nennenswerte Abnahme der Arbeitsgeschwindigkeit des Schaltkreises eintritt.
Bei Vorhandensein einer wie beschriebenen zum Schutz vorgesehenen Diode werden übermäßige negative Spannungen, die auf den Eingang gelangen, von dieser Diode begrenzt, und zwar auf einen Spannungswert, der um das Maß der Schweüenwertspannung einer Diode unterhalb des Potentials des Substrats liegt. Damit ist keine sich daraus ergebende Beschädigung verbunden, und zwar weder in bezug auf den Eingang des Gate des VMOS-Transistors noch in bezug auf die Gate-Oxyd-Isolationsschicht des zum Schutz vorgesehenen Transistors.
Übermäßig große positive Spannungsimpulse und statische Aufladungen sind die potentiellen, zerstörend wirkenden (elektrischen) Spannungsbelastungen, denen der im erfindungsgemäßen Schaltkreis erreichte Schutz in erster Linie entgegenwirkt. In dem Fall, in dem die Eingangsspannung auf einen Wert ansteigt, der im Bereich der Schwellenwertspannung oder Einsatzspannung des planaren Transistors, und zwar unterhalb der positiven Versorgungsspannung, liegt, hört der planare Transistor daraufhin auf, leitend zu sein. Dadurch wird die Gate-Elektrode des VMOS-Transistors vollständig isoliert und vor jeder höheren Eingangsspannung geschützt, die am Eingangsanschluß auftreten könnte. Als Beispiel sei eine N-Kanal-Einrichtung herangezogen, und V00 sei die Versorgungsspannung. V1. ist die Schwellenspannung des planaren MOS-Transistors. V1n ist die Eingangsspannung und VQV die Gate-Spannung des VMOS-Transistors, der zu schützen ist. Die nachfolgende Tabelle gibt den Zustand des zum Schutz vorgesehenen planaren Transistors und die Gate-Spannung des VMOS-Transistors unter Dauerbedingungen an.
Vm < 0
V - V *S V
leitend
V1 leitend
sperrend
Begrenzung
durch Diode
Potential niedriger als Masse
V = V
GV *IH r CV DO T
Wenn die Spannung am Eingang fortlaufend ansteigt, würde sie eventuell durch die Rückwärts-
Durchbruchsspannung der zum Schutz vorgesehenen Diode begrenzt werden. Diese Durchbruchspannung liegt um einiges unterhalb der Spannung, die zur Zerstörung des Gate-Oxyd des zum Schutz vorgesehenen planaren MOS-Transistors führen würde.
Mit wenigen Worten zusammengefaßt besteht die Erfindung in einer Schaltungsanordnung, die dem Schutz der Isolation der Gate-Elektrode eines Feldeffekttransistors dient. Mit der Erfindung werden Eingangsspannungen auf Werte begrenzt, die die Versorgungsspannung nicht wesentlich überschreiten. Im Zusammenhang mit der Erfindung ist ein zum Schutz vorgesehener Transistor mit planarer, isolierter Gate-Elektrode vorhanden, der in Reihe mit dem Eingang Hegt. Dieser zum Schutz vorgesehene Transistor hat eine Source-Zone, die den Eingangskreis bildet. Er hat weiter eine Drain-Zone, die mit der Gate-Elektrode der zu schützenden Halbleitereinrichtung verbunden ist. Außerdem hat er eine Gate-Elektrode, die mit der Versorgungsspannung verbunden ist, von der auch die zu schützende Einrichtung gespeist wird. Eine (weiterem) Schutz dienende, shuntende Diode kann (außerdem) an der Source-Elektrode des zum Schutz vorgesehenen Transistors eingefügt sein, und zwar um negative Eingangsspannungen auf Werte der Schwellenspannung der Diode zu begrenzen und positive Eingangsspannungen auf den Rückwärts-Lawinendurchbruch der schützenden Diode zu beschneiden. Der erfindungsgemäße, zum Schutz vorgesehene Schaltkreis ist besonders geeignet, um VMOS-HaIbleitereinrichtungen zu schützen, deren Durchbruchsspannung um einiges bzw. gut unterhalb der Durchbruchsspannungen üblicher planarer MOS-Transistoren liegt.
Weitere Erläuterungen, Vorteile und Besonderheiten der Erfindung gehen aus der nachfolgenden, an Hand der Figuren gegebenen Beschreibung eines bevorzugten Ausführungsbeispiels der Erfindung hervor.
Fig. 1 zeigt ein Schaltbild eines erfindungsgemäßen zum Schutz einer MOS-Einrichtung vorgesehenen Schaltkreises, der dazu verwendet ist, die Gate-Oxyd-Isolationsschicht eines VMOS-Inverterschaltkreises gegen Durchbruch zu schützen;
Fig. 2 zeigt in wesentlich vergrößertem Maßstab eine Aufsicht eines topologischen Layout eines Schaltkreises nach Fig. 1, wobei das Lastelement des VMOS-Inverterschaltkreises weggelassen ist;
Fig. 3 zeigt eine Schnittansicht der Linie 3-3 der Topologie nach Fig. 2 in (ebenfalls) erheblich vergrößertem Maßstab.
Zunächst wird mit der mehr ins einzelne gehenden Beschreibung eines bevorzugten Ausführungsbeispiels auf Fig. 1 Bezug genommen. Mit 10 ist ein Inverter-Eingangskreis bezeichnet. Dieser hat den gemäß der Erfindung zum Schutz vorgesehenen Aufbau. Er ist vorzugsweise als ein Anteil bzw. in einem Anteil eines monolithischen integrierten Schaltkreissubstrates 12 ausgebildet. Dieses hat einen Anschluß 14 zu einer gemeinsamen Leitung einer positiven Versorgungsspannung Vcc. Weiter hat das Substrat einen Eingangsanschluß 16 und einen Ausgangsanschluß 18. Der andere Anschluß Vss der Versorgungsspannung ist direkt an das Substrat 12 angeschlossen. Ein bezüglich seines Einganges geschützter VMOS-Transistor 20 (mit V-förmiger Grube) hat eine Source-Elektrode 22 und eine Drain-Elektrode 24. Eine Gate-Elektrode 28 ist gegenüber Source 22 und Drain
24 mittels einer dünnen Schicht 27 aus (Dünn-)Oxyd, wie in Fig. 3 gezeigt, isoliert. Mit 30 ist eine Last bezeichnet, die hier als Widerstand dargestellt ist, obwohl diese auch ein Transistor sein kann. Die Last 30 liegt zwischen der Drain-Elektrode 24 und dem positiven Anschluß 14 der Versorgungsspannung. Die Drain-Elektrode 24 bildet auch den Ausgangsanschluß 18.
Ein zum Schutz vorgesehener planarer Feldeffekttransistor 32 mit isolierter Gate-Elektrode liegt in Reihe zwischen dem Eingangsanschluß 16 und der Gate-Elektrode 28. Der Transistor 32 hat eine Drain-Elektrode 34, die mit der Gate-Elektrode 28 verbunden ist, eine Source-Elektrode 36 und eine isolierte Gate-Elcktrodc 38, die mit dem positiven Anschluß 14 der Versorgungsspannung verbunden ist. Die Source-Elektrode 36 ist über eine in Sperrichtung vorgespannte Diode 40 mit dem Substrat verbunden. Außerdem ist die Source-Elektrode 36 mit dem Eingangsanschluß 16 über einen wahlweise vorgesehenen Widerstand 42 verbunden. Dieser Widerstand 42 ist ein diffundierter Widerstand, obwohl auch ein solcher Widerstand vorgesehen sein kann, der nach irgendeinem anderen Verfahren hergestellt ist. Die Diode 40 und der Widerstand 42 können in einem Diffusionsschritt bzw. als ein Diffusionsgebiet hergestellt sein, das eine Ausdehnung der diffundierten Source-Zone 36 sein kann, wie dies in den Fig. 2 und 3 gezeigt ist.
Es wird nunmehr auf die Fig. 2 und 3 Bezug genommen. Diese zeigen eine typische Herstellungsweise für einen Eingangskreis 10 mit geschütztem Eingang. Dieser Eingangskreis 10 ist auf der Hauptoberfläche eines dotierten Substrates 12 ausgebildet. Das Substrat 12 bildet direkt die Source-Zone 22 des VMOS-Transistors 20. Das Raumladungs- oder Driftgebiet des Substrates 12 hat einen Bereichsanteil 26, der üblicherweise als Basis bezeichnet wird. Die Drain-Zone 24 ist als ein rechteckförmiges Diffusionsgebiet ausgebildet, das die V-förmige Grube unmittelbar oberhalb des Raumladungsbereichs 26 umgibt. Ein Gate-Dünnoxid 27 verläuft an den Wänden der V-förmigen Grube entlang nach unten und ist darüber liegend mit einer abgeschiedenen Schicht aus Polysilicium bedeckt. Dieses Polysilicium bildet die Gate-Elektrode 28. Das für den Feldeffekt vorgesehene Oxyd 29 ist dazu vorgesehen, die Gate-Elektrode 28 von der diffundierten Drain-Zone 24 auf allen Seiten der V-förmigen Grube bzw. Vertiefung, die sich in dem Substrat befindet, gegenüber dieser und sonstwo auf dem Substrat 12 zu trennen.
Der planare MOS-Transistor 32 ist nach einem an sich gut bekannten und für den Fachmann geläufigen Verfahren hergestellt. Die Drain-Zone 34 kann durch Diffusion oder durch Implantation hergestellt sein, die gleichzeitig mit der Ausbildung der Drain-Zone 24 des VMOS-Transistors 20 und der Source-Zone 36 des planaren Transistors 32 vorgenommen wird. Die Drain-Zone 34 isi mit Hilfe einer metallischen Verbindung 44 mit der aus Polysilicium bestehender Gate-Elektrode an den Verbindungspunkten 46 und 48 verbunden. Der durch Abscheidung von Metall hergestellte Eingangsanschluß 16, der in Fig. 2 als großer Fleck dargestellt ist, ist für das Anschließer oder Ankoppeln eines Eingangs-Anschlußdrahtes geeignet, der von dem (nicht dargestellten) Gehäuse dei Vorrichtung her kommt. Er ist mit der diffundierten Source-Zone 36 am Verbindungsort 50 verbunden
Die diffundierte Source-Zone 36 enthält einen Diffusionsbereich, der den Widerstand 42 bildet und damit verbunden die Diode 40 am Ort des Überganges zwischen der diffundierten Source-Zone 36 und dem Raumladungsbereich 26 bildet. Über das ganze Substrat 12 hinweg erstreckt sich ein Dickoxyd 31, ausgenommen an den Verbindungsstellen, das sind die Stellen 46, 48, 50 und 52.
Die Gate-Elektrode 38 des Transistors 32 ist ebenfalls durch Abscheidung von Polysilicium erzeugt, was gleichzeitig mit der Bildung der Gate-Elektrode 24 des VMOS-Transistors 20 erfolgen kann. Die Gate-Elektrode 38 ist mit dem positiven Anschluß 14 der Versorgungsspannung am Verbindungspunkt 52 angeschlossen. Die Gate-Elektrode 38 ist gegenüber der Oberfläche des integrierten Schaltkreises 10 durch eine Gate-Dünnoxydschicht 39 getrennt, die gleichzeitig mit der Gate-Oxydschicht 27 des VMOS-Aufbaus 20 gebildet sein kann.
Wie aus dem Schaltkreis der Fig. 1, der gemäß den in den Fig. 2 und 3 gezeigten Verfahrensschritten hergestellt ist, ersichtlich ist, schützt der Planartransistor 32 den VMOS-Transistor 20 gegen Durchbruch in der Gate-Isolationsschicht. Normale Pegel des Eingangssignals mit Spannungswerten zwischen Masse und I Vcc — VT\ gehen durch den zum Schutz vorgesehenen Transistor 32 von der Source-Zone 36 an die Drain-Zone 34 mit nur unbedeutendem Spannungsabfall, da der Transistor 32 im linearen Leitfähigkeitsbereich seiner (Transfer-)Charakteristik arbeitet. Wenn jedoch ein Eingangssignal bis zu einem Spannungsptgel ansteigt, der die Differenz zwischen positiver Versorgungsspannung Vcc, abzüglich der Schwellenspannung oder Einsatzspannung des zum Schutz vorgesehenen Transistors 32, übersteigt, hört dieser Transistor 32 auf leitfähig zu sein. Er wird dahingehend wirksam, den Eingangsanschluß 16 gegenüber dem Eingangsanschluß 28 des VMOS-Transistors 20 zu isolieren, d. h. gegen möglicherweise diesen zerstörende übermäßige Eingangsspannung zu schützen.
Die inhärent bzw. zwangsläufig ausgebildete Schutzdiode 40 blockiert äußere negative Eingangsspannungen auf Pegel, die nicht größer sind als deren Schwellenspannung. Die Diode 40 ist außerdem dahingehend wirksam, die Gate-Oxyd-Isolationsschicht 39 des zum Schutz vorgesehenen Transistors 32 gegen Durchbruch und Zerstörung bzw. Zerreißen zu schützen. Ein sehr hoher Eingangspegel würde mit Hilfe der Diode 40 auf Grund deren Rückwärts-Schwellenspannung begrenzt werden, die um ein gutes Maß unterhalb der Spannung für Zerstörung des Transistors 32 liegt.
Das nachfolgende Beispiel gibt nähere quantitative Angaben zu dem Erfindungsgedanken. Gegenwärtig üblicherweise zu erhaltende Gate-Oxydschichten von guter Qualität haben eine elektrische Durchbruchsfeldstärke von ungefähr 8 x 106 V/cm. Somit hat eine übliche planare Gate-Oxydschicht mit einer Dicke von 800 Angström eine Durchbruchspannung von ungefähr 60 Volt. Die Durchbruchspannung einer auf den Seitenwänden eines VMOS-Transistors befindlichen Gate-Oxydschicht würde gleich groß sein, jedoch kann die Konzentration des elektrischen Feldes an der Spitze der V-förmigen Grube dazu führen, daß dort eine Durchbruchspannung von nur 20 Volt vorliegt. Eine diffundierte Diode 40, wie sie in einem üblichen VMOS-Prozeß ausgebildet wird, kann eine Sperr-Durchbruchspannung von 25 Volt haben. Diese Diode würde allein nicht ausreichend sein, das V-förmige Gate des VMOS-Transistors zu schützen. Erfindungsgemäß einen planaren MOS-Transistor 32 vorzusehen, gewährleistet die Nachteile des Standes der Technik zu überwinden, nämlich durch Begrenzen von Spannungen, die Beträge von I Vcc — K7-I übersteigen. Die Diode 40 gewährleistet dann den notwendigen Schutz der Gate-Oxydschicht 39 des planaren MOS-Transistors 32.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Schutzschaltungsanordnung mit einer zum Schutz vorgesehenen Diode zur Verhinderung eines Durchbruches in der Isolationsschicht eines eine Source-Zone und eine Gate-Elektrode aufweisenden, zu schützenden Feldeffekttransistors, an den an einem Anschluß eine Versorgungsspannung anzulegen ist, gekennzeichnet durch einen zusätzlichen planaren Feldeffekttransistor (32), der eine Source-Zone (36), eine Drain-Zone (34) und eine isolierte Gate-Elektrode (38) hat, wobei dessen Source-Zone (36) elektrisch mit dem Eingangsanschluß (16) verbunden ist, an den ein elektrisches Eingangssignal anzulegen ist, dessen Drain-Zone (34) elektrisch mit der Gate-Elektrode (28) des zu schützenden Transistors (20) verbunden ist und dessen isolierte Gate-Elektrode (38) elektrisch mit dem Anschluß (14) für die Versorgungsspannung verbunden ist, dadurch, daß die Diode (40) elektrisch zwischen der Source-Zone (22) des zu schützenden Transistors (20) und der Source-Zone (36) des planaren Feldeffekttransistors (32) liegt, und dadurch, daß der zu schützende Transistor (20), der planare Transistor (32) und die Diode (40) zusammen in einer monolithischen Schaltungsanordnung (Fig. 2 und 3) ausgebildet sind.
2. Schutzschaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß zusätzlich ein Widerstand (42) zwischen dem Eingangsanschluß (16) und der Source-Zone (36) des planaren Transistors (32) eingefügt ist.
3. Schutzschaltungsanordnung nach Anspruch 2, gekennzeichnet dadurch, daß der mit dem Eingangsanschluß (16) verbundene Widerstand (42) als eine Ausweitung der Source-Zone (36) des planaren Transistors (32) augebildet ist, und dadurch, daß diese Source-Zone (36) und diese Ausweitung die Kathode der Diude (40) bilden, wobei das Substrat (12) die Anode dieser Diode (40) ist.
4. Schutzschaltungsanordnung nach Anspruch 1, 2 oder 3, gekennzeichnet dadurch, daß der zu schützende Feldeffekttransistor (20) ein solcher mit V-förmiger Grube (VMOS-Transistor) ist.
5. Topologischer Aufbau einer Schutzschaltungsanordnung nach Anspruch 4, gekennzeichnet dadurch, daß der Feldeffekttransistor (20) mit V-förmiger Grube in einem monolithischen Halbleitersubstrat (12) ausgebildet ist, wobei das Substrat (12) darin befindlich eine Source-Zone (22), einen über der Source-Zone (22) liegenden Basisbereich und einer über dem Basisbereich liegende Drain-Zone (24) hat und wobei sich wenigstens eine V-förmige Grube derart in das Substrat (12) erstreckt, daß der Basisbereich freigelegt ist, dadurch, daß der freigelegte Anteil des Basisbereiches von einer Isolationsschicht (27) bedeckt ist und die Source-Zone (22) und die Drain-Zone (24) über ein Lastelement (30) zwischen den beiden Anschlüssen (12, 14) für die Versorgungsspannung liegen, dadurch, daß der zum Schutz vorgesehene planare Feldeffekttransistor (32) in dem Substrat (12) ausgebildet, eine eigene Source-Zone (36) und eine eigene Drain-Zone
(34) sowie eine eigene isolierte Gate-Elektrode (38) hat, dadurch, daß der an sich als Eingang des Transistors (20) mit V-förmiger Grube vorgesehene Eingangsanschluß (16) der Schutzschaltung (10) elektrisch mit der Source-Zone (36) des plannren Transistors (32) verbunden ist, die Drain-Zone (34) des planaren Transistors (32) elektrisch mit der Gate-Elektrode (28) des Transistors (20) mit V-förmiger Grube verbunden ist und die isolierte Gate-Elektrode (38) mit dem Anschluß (14) für die Versorgungsspannung verbunden ist, und dadurch, daß die Source-Zone (36) des planaren Transistors (32) im Substrat (12) so ausgebildet ist, daß einerseits ihr Übergang zum Substrat (12) Kathode und Anode der zum Schutz vorgesehenen Diode bildet und andererseits ein Anteil dieser Source-Zone (36) der Eingangsreihenwiderstand (42) ist (Fig. 2 und 3).
DE2707843A 1976-06-24 1977-02-23 Schutzschaltungsanordnung für einen Feldeffekttransistor Withdrawn DE2707843B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/699,527 US4057844A (en) 1976-06-24 1976-06-24 MOS input protection structure

Publications (2)

Publication Number Publication Date
DE2707843A1 DE2707843A1 (de) 1977-12-29
DE2707843B2 true DE2707843B2 (de) 1979-10-04

Family

ID=24809722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2707843A Withdrawn DE2707843B2 (de) 1976-06-24 1977-02-23 Schutzschaltungsanordnung für einen Feldeffekttransistor

Country Status (7)

Country Link
US (1) US4057844A (de)
JP (1) JPS531478A (de)
CA (1) CA1068008A (de)
DE (1) DE2707843B2 (de)
FR (1) FR2356273A1 (de)
GB (1) GB1547543A (de)
NL (1) NL7701011A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385581A1 (de) * 1989-02-16 1990-09-05 Advanced Micro Devices, Inc. Überspannungsschutzsystem

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715459A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor integrated circuit
JPS5780774A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
US4402003A (en) * 1981-01-12 1983-08-30 Supertex, Inc. Composite MOS/bipolar power device
CA1175503A (en) * 1981-07-17 1984-10-02 Andreas Demetriou Cmos turn-on circuit
EP0090280A3 (de) * 1982-03-25 1986-03-19 Nissan Motor Co., Ltd. Integrierte Halbleiterschaltung und Herstellungsverfahren
US4679112A (en) * 1986-07-31 1987-07-07 General Motors Corporation Transistor protection circuit for automotive motor control applications
US4802054A (en) * 1987-03-13 1989-01-31 Motorola, Inc. Input protection for an integrated circuit
JPH01262654A (ja) * 1988-04-14 1989-10-19 Toshiba Corp 半導体装置
JPH01267985A (ja) * 1988-04-20 1989-10-25 Fuji Photo Film Co Ltd 発熱抵抗体の駆動回路
CA1314946C (en) * 1989-02-01 1993-03-23 Colin Harris Protection of analog reference and bias voltage inputs
US4950924A (en) * 1989-05-11 1990-08-21 Northern Telecom Limited High speed noise immune bipolar logic family
JP2589814B2 (ja) * 1989-07-19 1997-03-12 松下電器産業株式会社 クロック抽出装置およびトラッキング誤差信号採取装置
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
DE4118441A1 (de) * 1991-06-05 1992-12-10 Siemens Ag Schaltungsanordnung zum schutz gegen ueberspannungen an eingaengen integrierter mos-schaltkreise
EP0559243B1 (de) * 1992-02-03 1997-04-02 Koninklijke Philips Electronics N.V. Komparatorschaltung mit Eingangssignaldämpfungsglied
US5319259A (en) * 1992-12-22 1994-06-07 National Semiconductor Corp. Low voltage input and output circuits with overvoltage protection
US6069493A (en) * 1997-11-28 2000-05-30 Motorola, Inc. Input circuit and method for protecting the input circuit
US6380027B2 (en) 1999-01-04 2002-04-30 International Business Machines Corporation Dual tox trench dram structures and process using V-groove
JP4346322B2 (ja) * 2003-02-07 2009-10-21 株式会社ルネサステクノロジ 半導体装置
US20110122539A1 (en) * 2009-11-20 2011-05-26 Nxp B.V. Method and structure for over-voltage tolerant cmos input-output circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395290A (en) * 1965-10-08 1968-07-30 Gen Micro Electronics Inc Protective circuit for insulated gate metal oxide semiconductor fieldeffect device
US3408511A (en) * 1966-05-13 1968-10-29 Motorola Inc Chopper circuit capable of handling large bipolarity signals
JPS468255B1 (de) * 1967-11-13 1971-03-02
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385581A1 (de) * 1989-02-16 1990-09-05 Advanced Micro Devices, Inc. Überspannungsschutzsystem

Also Published As

Publication number Publication date
FR2356273A1 (fr) 1978-01-20
JPS531478A (en) 1978-01-09
GB1547543A (en) 1979-06-20
DE2707843A1 (de) 1977-12-29
CA1068008A (en) 1979-12-11
NL7701011A (nl) 1977-12-28
US4057844A (en) 1977-11-08

Similar Documents

Publication Publication Date Title
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE3134343C2 (de) Halbleiteranordnung
DE69127953T2 (de) Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE3885263T2 (de) Eingangsschutzschaltung für eine MOS-Halbleitervorrichtung.
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE3125470C2 (de)
DE3688034T2 (de) Vor elektrostatischen entladungen geschuetzte eingangsschaltung.
DE2226613A1 (de) Halbleiterbauelement
DE69022945T2 (de) Halbleitereingangsschutzvorrichtung.
DE2505573B2 (de) Halbleiterschaltungsanordnung mit zwei isolierschicht-feldeffekttransistoren
DE10216015A1 (de) Überspannungsschutzschaltung
DE2234973A1 (de) Mis-halbleitervorrichtung
DE69617651T2 (de) Halbleiteranordnung mit einem Element hoher Zusammenbruchsspannung
DE3131322A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE3801526C2 (de)
DE2044027A1 (de) Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen
DE69728205T2 (de) Herstellungsverfahren von Verbindungen in einer integrierten Schaltung
DE3635729A1 (de) Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung
DE3737450C2 (de) Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat

Legal Events

Date Code Title Description
OD Request for examination
8239 Disposal/non-payment of the annual fee