DE3737450C2 - Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat - Google Patents
Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem SubstratInfo
- Publication number
- DE3737450C2 DE3737450C2 DE3737450A DE3737450A DE3737450C2 DE 3737450 C2 DE3737450 C2 DE 3737450C2 DE 3737450 A DE3737450 A DE 3737450A DE 3737450 A DE3737450 A DE 3737450A DE 3737450 C2 DE3737450 C2 DE 3737450C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor region
- region
- openings
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 title claims description 15
- 230000005669 field effect Effects 0.000 title claims description 8
- 230000015556 catabolic process Effects 0.000 title claims description 4
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft eine
Feldeffekt-Halbleitervorrichtung mit den Merkmalen des
Oberbegriffs des Patentanspruchs 1.
Eine Feldeffekt-Halbleitervorrichtung dieser Art ist aus
der US-PS 4 503 448 bekannt.
Ferner ist aus der Druckschrift EP 0 161 983 A2 eine
Halbleitervorrichtung mit einer Einrichtung zum Schutz der
Sperrschicht gegen Durchschlag bekannt. Dabei sind als
Schutzeinrichtungen Halbleiterregionen mit verschiedener
Dotierungskonzentration und verschiedener Tiefe auf dem
Substrat ausgebildet.
Allgemein ist davon auszugehen, daß die mögliche
Informationsdichte bei Feldeffekthalbleitervorrichtungen
in gleichem Maß zunimmt, wie die Größe einer benutzten
Halbleitervorrichtung abnimmt. Andererseits erreicht die
die Tiefe der eine Sperrschicht bildenden
Diffusionsschicht aufgrund von geometrischen Effekten
(Kurzkanaleffekt, Schmalbreiteneffekt, usw.) häufig nur
noch einen Wert von ca. 0,25 µm.
Diese Entwicklung macht Schutzvorrichtungen notwendig.
Der Erfindung liegt die Aufgabe zugrunde, eine
Feldeffekt-Halbleitervorrichtung der eingangs genannten
Art zu schaffen, bei welcher bei einer möglichst geringen
Beeinflussung der Gesamtstruktur der Halbleitervorrichtung
ein Durchschlag zwischen der Metallisierung und dem
Substrat vermieden werden kann.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des
kennzeichnenden Teils des Patentanspruchs 1 gelöst.
Weiterbildungen der Erfindung ergeben sich aus den
Unteransprüchen.
Eine bevorzugte Ausführungsform der Erfindung wird im
folgenden anhand der beigefügten Zeichnungen näher
beschrieben. Darin zeigen
Fig. 1 den Eingangsanschlußbereich einer beispielhaften
erfindungsgemäßen
Feldeffekt-Halbleitervorrichtung im Grundriß,
Fig. 2 den Gegenstand von Fig. 1 im Querschnitt längs
der Linie X-X′,
Fig. 3 das Schaltbild eines Verstärkergenerators, bei
dem die Erfindung anwendbar ist, und
Fig. 4 einen Aufbau entsprechend dem Schaltbild von
Fig. 3 unter Anwendung der erfindungsgemäßen
Lehre.
Bei der Feldeffekt-Halbleitervorrichtung gemäß Fig. 1 ist
ein Eingangsanschlußbereich als ein metallischer Anschluß
10 ausgebildet, der z. B. unter Verwendung von Aluminium
auf Feldoxid hergestellt ist. Die Metallschicht ist mit
einer Verbindungsleitung an einen äußeren Anschlußstift
angeschlossen. Ein Ende des vorwähnten
Eingangsanschlusses 10 ist durch eine oder mehrere
Öffnungen 13, in Form eines Ohmschen Kontaktes mit einer
zweiten Halbleiterregion 12 von hoher Konzentration
verbunden.
Unter dem Bereich des Ohmschen Kontaktes mit dem zweiten
Halbleiterbereich durch die Öffnungen 13 hindurch ist eine
erste Halbleiterregion 11 mit geringer Konzentration und
vom gleichen Leitfähigkeitstyp wie der des zweiten
Halbleiterbereiches ausgebildet, jedoch tiefer als der
Halbleiterbereich. Außerdem ist außerhalb des
Halbleiterbereiches im Bereich 15 auf dem Substrat 1 eine
dicke Feldoxidschicht ausgebildet.
Der zweite Halbleiterbereich bildet eine Halbleiterschicht
in Form eines Diffusionsbereiches hoher Konzentration und
und ist über eine Metallisierung bzw. metallischen
Anschluß 14 mit der nicht dargestellten
Eingangsschutzschaltung verbunden.
Fig. 2 stellt einen Querschnitt durch Fig. 1 längs der
Linie x-x′ dar.
In dieser Zeichnung ist auf dem Halbleitersubstrat 1 vom
ersten Leitfähigkeitstyp eine erste Halbleiterregion 11
vom entgegengesetzten Leitfähigkeitstyp gebildet, wobei
die zweite Halbleiterregion 12 von hoher Konzentration,
flacher Sperrschichttiefe und dem gleichen
Leitfähigkeitstyp wie dem des ersten Halbleiterbereiches
für eine Ohmsche Verbindung ausgebildet ist und wobei die
dicke Feldoxidschicht 15 auf der Oberfläche außerhalb des
zweiten Halbleiterbereiches angeordnet ist. Die Öffnungen
13 sind zwischen einer Isolierschicht (Oxidschicht) 3
ausgebildet zur Verbindung mit dem zweiten
Halbleiterbereich von hoher Konzentration und dem unter
den Öffnungen 13 angeordneten ersten Halbleiterbereich.
Außerdem ist der metallische Anschluß 14 durch die
Öffnungen 13 mit dem Anschluß 10 von Fig. 1 verbunden,
während eine Passivierungsschicht 5 aus BPSG
(Bor-Phosphor-Silikat-Glas) oder PSG auf der gesamten
Halbleiteroberfläche ausgebildet ist.
Bei einer besonderen Ausführungsform der Erfindung sind
zwar die Größe der Öffnung 13 auf 1,4×1,4 µm und der
Abstand zwischen den Öffnungen 13 auf 1,8 µm sowie die
Anzahl der Öffnungen 13 auf drei festgelegt; jedoch ist es
für den Fachmann klar, daß die Ausbildung vieler Öffnungen
mit hinreichendem Abstand den Ohmschen Widerstand
herabsetzt und eine glatte Überdeckung der
Metalleiterschicht ermöglicht.
Die erste Halbleiterregion 11 von geringer Konzentration,
deren Leitfähigkeitstyp der gleiche ist wie der der
zweiten Halbleiterregion 12 und dem des Substrates
entgegengesetzt ist, hat eine Tiefe von ungefähr
3-5 µm und muß zum Zweck der Ohmschen Verbindung
unter den Öffnungen 13 ausgebildet sein.
Deshalb erfolgt, wenn man von einer hohen Eingangsspannung
durch den Eingangsanschluß von Fig. 1 ausgeht, trotz
Konzentration eines starken elektrischen Feldes auf
Vertiefungen oder Unebenheiten auf der Oberfläche der
zweiten Halbleiterregion 12 im Gebiet der Öffnungen 13
kein Spannungsdurchschlag zwischen der Metalleiterschicht
14 und dem Halbleitersubstrat 1 aufgrund der ersten
Halbleiterregion 11 von geringer Konzentration, die
beispielsweise zehnmal tiefer ist als die zweite
Halbleiterregion 12 und vom gleichen Leitfähigkeitstyp ist
wie die zweite Halbleiterregion 12.
Das ergibt sich aus dem Gesetz, daß die Stärke des
elektrischen Feldes zwischen der Metalleiterschicht 14 und
dem Halbleitersubstrat 1 sich umgekehrt proportional zur
Sperrschichttiefe verhält.
Darüber hinaus erfolgt die Erzeugung des ersten
Halbleiterbereiches während der Bildung des
Muldenbereiches innerhalb des Herstellungsverfahrens für
CMOS-Halbleitervorrichtungen hoher Informationsdichte,
während die anderen Verfahrensschritte nach herkömmlichen
Fertigungsverfahren ausgeführt werden.
Fig. 3 zeigt ein Schaltschema, wie es in herkömmlichen
DRAM′s verwendet wird. Die Eingangsklemme X ist mit der
Drain-Elektrode 26 eines Durchlaßtransistors 20 verbunden
und die Gate-Elektrode ist über die Polysiliziumleitung 27
an die Spannungsversorgung Vcc angeschlossen. Die
Source-Elektrode des Transistors 20 ist über eine
Metalleitung 24 und eine Polysiliziumleitung 28 mit der
Gate-Elektrode eines MOS-Transistors 21 sowie über eine
Polysiliziumleitung 23 mit der Gate-Elektrode eines
MOS-Transistors 31 verbunden, der einen
Speicherkondensator bildet.
Die Drain-Elektrode des MOS-Transistors 21 ist an eine
Metalleiterschicht angeschlossen, welche die Spannung Vcc
liefert, während die Source-Elektrode des Transistors 21
über die Metalleitung 25 mit der Source- und
Drain-Elektrode des Transistors 31 gemeinsam und darüber
hinaus mit der Drain-Elektrode des Transistors 22
verbunden ist.
Die Gate-Elektrode des MOS-Transistors 22 ist über eine
Polysiliziumleitung 34 an eine Eingangsklemme Y
angeschlossen und die Source-Elektrode ist über eine
Metalleitung 30 an Masse gelegt (geerdet). Falls das
Pegelsignal "HOCH" (Spannung Vcc) an die Eingangsklemme Y
angelegt wird, geht deshalb der MOS-Transistor 22 auf EIN
und die Logik des Ausgangsverbindungspunktes 33 auf das
Pegelsignal "TIEF" (Masse- bzw. Erdpotential).
Falls nun das Signal "HOCH" an die Eingangsklemme X
angelegt wird, vorausgesetzt, daß der MOS-Transistor 22
aufgrund der Eingabe eines "TIEF"-Signales an der
Eingangsklemme Y auf AUS steht, schaltet der
MOS-Transistor 20 auf "EIN", worauf am Knotenpunkt 32 die
Spannung Vcc-VTh erscheint, die vom Wert Vcc um die
Schwellwertspannung VTh des MOS-Transistors abgesenkt
wird. Dann schaltet der MOS-Transistor 21 auf "EIN",
worauf der Knotenpunkt 33 der Source-Elektrode des
MOS-Transistors 21 auf die Energieversorgungsspannung Vcc
ansteigt. Die Spannung des Knotenpunktes 32 steigt auf den
Wert Vcc+2VTh, heraufgefahren durch den
Spannungserhöhungskondensator 31, welcher als Ladungspumpe
dient.
Deshalb kommt am Knotenpunkt 32 eine um den Wert 2VTh
höhere Spannung als Vcc an und und eine höhere Spannung
als die vorgenannte kann in Abhängigkeit von der Bauart
des MOS-Transistors 31 am Knotenpunkt 32 erscheinen. Aus
diesem Grunde kann, wie bereits oben erwähnt, ein
Kurzschluß im Gebiet des Ohmschen Anschlusses zwischen
dem Source-Diffusionsbereich des MOS-Transistors 20 und
dem Metalleiter 24 auftreten. Wenn die Größe des
MOS-Transistors 21 erheblich und der Strom durch den
MOS-Transistor stark ist, kann - wie bereits erwähnt - die
hohe Spannung, induziert durch den Spannungsabfall an
einem Widerstand aufgrund eines starken Stromes im Bereich
der Ohmschen Verbindung zwischen einer Metalleitung 29,
welche die Energieversorgungsspannung Vcc liefert, und dem
Drain-Diffusionsbereich des Transistors 21 einen
Kurzschluß verursachen. Die oben erwähnten
Kurzschlußphänomene können deshalb - wie in Fig. 2
dargestellt - durch Bildung einer ersten Halbleiterregion
11 vermieden werden, die vom gleichen Leitfähigkeitstyp
ist wie der nachfolgend beschriebene Diffusionsbereich
unterhalb des Knotenpunktes 32 und des Ohmschen
Verbindungsbereiches zwischen der Metalleitung 29 und dem
diffundierten Drain-Bereich, wo ein starker Strom fließt.
Fig. 4 zeigt in der Draufsicht den Aufbau von Fig. 3, der
auf einem Halbleitersubstrat ausgebildet ist. Die
Eingangsklemme X ist mit dem Metalleiter 26 verbunden und
bildet eine Ohmsche Verbindung mit einem Diffusionsbereich
60 von hoher Konzentration, d. h. vom entgegengesetzten
Leitfähigkeitstyp wie das Halbleitersubstrat, und wird
nach der Ausbildung der Polysiliziumleitung 27 durch die
selbstausrichtende Implantation von Ionen durch Öffnungen
44 gebildet. Ferner wird unter der Polysiliziumleitung 27
in Kontakt mit dem Halbleitersubstrat der Gate-Isolierfilm
des MOS-Transistors 20 aufgebracht. Die vom
hochkonzentrierten Diffusionsbereich 60 gebildete
Drain-Diffusionsregion 42 und Source-Diffusionsregion 43
werden unter dem Gate-Isolierfilm angeordnet und die
Source-Diffusionsregion 43 wird durch Öffnungen 45 mit dem
Metalleiter 24 verbunden. Der Metalleiter 24 wird an
die Polysiliziumleitung 28 angeschlossen, welche durch
eine Öffnung 46 im unteren Isolierfilm die Gate-Elektrode
des MOS-Transistors 21 bildet. Unter dem Metalleiter
befindet sich der Gate-Isolierfilm und nach Bildung der
Polysiliziumleitung 28 werden ein flacher
Diffusionsbereich 64 vom entgegengesetzten
Leitfähigkeitstyp des Substrats durch die vorerwähnte
Ionenimplantation sowie eine Drain-Diffusionsregion 47 und
ein Source-Diffusionsregion 48 des MOS-Transistors 21
gebildet. Eine Polysiliziumschicht 50, die auf einem
dünnen Gate-Isolierfilm über dem Diffusionsbereich 64
gebildet wird, wirkt als Gate-Elektrode des
MOS-Kondensators. Der Polysiliziumbereich 52 ist durch die
in der oberen Isolierschicht ausgebildeten Öffnungen 51
mit dem Metalleiter 23 verbunden.
Die Drain- und Source-Diffusionsregion des MOS-Transistors
31 von Fig. 3 ist mit der Source-Diffusionsregion 48 des
MOS-Transistors 21 durch Öffnungen 49 in der
Isolierschicht verbunden und der Metalleiter 25 ist über
der Isolierschicht ausgebildet. Die Drain-Region 56 eines
Diffusionsbereiches 54 von hoher Konzentration und von
einem zum Substrat entgegengesetzten Leitfähigkeitstyp ist
über die Polysiliziumleitung 31 über der
Gate-Isolierschicht des MOS-Transistors 22 durch
Selbstausrichtung auf die gleiche Weise wie vorher erwähnt
gebildet und wird mit der Metalleitung 25 durch Öffnungen
53 in der Isolierschicht verbunden. Die
Source-Diffusionsregion 57 des Transistors 22 wird durch
Öffnungen 58 und über die Metalleitung 30 geerdet. Ein
Endteil der Diffusionsregion 64 und ein Endteil der
Polysiliziumleitung 27, die als Gate-Elektrode des
MOS-Transistors 20 wirkt, werden durch Öffnungen 61 und
41, die im Isolierfilm ausgebildet sind, mit der
Metalleitung 40 verbunden, wo die Versorgungsspannung Vcc
angelegt wird.
Claims (3)
1. Feldeffekt-Halbleitervorrichtung, umfassend
- a) ein Halbleitersubstrat (1) eines ersten Leitungstyps,
- b) eine Isolierschicht (3), die mit Öffnungen (13; 45; 61) über einer Zone mit einer ersten Halbleiterregion (11; 62; 63) und einer zweiten Halbleiterregion (12; 43; 47) angeordnet ist, und
- c) einen auf der Isolierschicht (3) angeordneten metallischen Anschluß (10, 14; 25; 40), welcher durch die Öffnungen (13; 45; 61) der Isolierschicht (3) hindurchreicht und als Anschlußelektrode für die Zone mit den beiden Halbleiterregionen (11; 62; 63 bzw. 12; 43; 47) dient,
- d) wobei zum Schutz vor Durchschlägen zwischen dem metallischen Anschluß (10, 14; 25; 40) und dem Substrat (1) die erste Halbleiterregion (11; 62; 63) mit geringerer Dotierungskonzentration bei größerer Tiefe und die zweite Halbleiterregion (12; 43; 47) mit höherer Dotierungskonzentration bei geringerer Tiefe ausgebildet sind und wobei beide Halbleiterregionen von einem zweiten Leitungstyp sind, dadurch gekennzeichnet, daß
- e) die erste Halbleiterregion (11; 62; 63) im wesentlichen nur in einem den Öffnungen (13; 45; 61) der Isolierschicht (3) benachbarten Teilbereich ausgebildet ist, welcher klein ist im Vergleich zum Gesamtbereich der zweiten Halbleiterregion (12; 43; 47).
2. Halbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Tiefe der
ersten Halbleiterregion (11; 62; 63) zehnmal so groß
ist wie die Tiefe der zweiten Halbleiterregion (12;
43; 47).
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die zweite
Halbleiterregion (43; 47) die Muldenregion eines
MOS-Transistors (20; 21) bildet.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860009799A KR900008746B1 (ko) | 1986-11-19 | 1986-11-19 | 접합 파괴장치 반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3737450A1 DE3737450A1 (de) | 1988-06-01 |
| DE3737450C2 true DE3737450C2 (de) | 1994-04-07 |
Family
ID=19253485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3737450A Expired - Lifetime DE3737450C2 (de) | 1986-11-19 | 1987-11-04 | Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4920445A (de) |
| JP (1) | JPH01125862A (de) |
| KR (1) | KR900008746B1 (de) |
| DE (1) | DE3737450C2 (de) |
| FR (1) | FR2606935B1 (de) |
| GB (1) | GB2199185B (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918505A (en) * | 1988-07-19 | 1990-04-17 | Tektronix, Inc. | Method of treating an integrated circuit to provide a temperature sensor that is integral therewith |
| DE4022022C2 (de) * | 1989-07-12 | 1995-09-28 | Fuji Electric Co Ltd | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz |
| JPH03272180A (ja) * | 1990-03-22 | 1991-12-03 | Toshiba Corp | 半導体集積回路 |
| US5221635A (en) * | 1991-12-17 | 1993-06-22 | Texas Instruments Incorporated | Method of making a field-effect transistor |
| US5246388A (en) * | 1992-06-30 | 1993-09-21 | Amp Incorporated | Electrical over stress device and connector |
| US5369041A (en) * | 1993-07-14 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a silicon controlled rectifier |
| JP2611639B2 (ja) * | 1993-11-25 | 1997-05-21 | 日本電気株式会社 | 半導体装置 |
| US5962898A (en) * | 1994-04-11 | 1999-10-05 | Texas Instruments Incorporated | Field-effect transistor |
| US5563438A (en) * | 1994-10-26 | 1996-10-08 | Alliedsignal Inc. | Rugged CMOS output stage design |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5705841A (en) * | 1995-12-22 | 1998-01-06 | Winbond Electronics Corporation | Electrostatic discharge protection device for integrated circuits and its method for fabrication |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| JPS5392675A (en) * | 1977-01-26 | 1978-08-14 | Nippon Precision Circuits | Protecting circuit |
| GB2034974B (en) * | 1978-11-16 | 1983-04-13 | Gen Electric Co Ltd | Field-effect semiconductor devices |
| JPS5715459A (en) * | 1980-07-01 | 1982-01-26 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS5787174A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor integrated circuit device |
| GB2092377B (en) * | 1981-01-30 | 1985-07-31 | Rca Corp | Protection circuit for integrated circuit devices |
| JPS583285A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 半導体集積回路の保護装置 |
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
| JPS5990958A (ja) * | 1982-11-16 | 1984-05-25 | Nec Corp | 半導体装置 |
| SE435436B (sv) * | 1983-02-16 | 1984-09-24 | Asea Ab | Tvapoligt overstromsskydd |
| JPS6024662A (ja) * | 1983-07-21 | 1985-02-07 | Ricoh Co Ltd | デ−タ転送回路 |
| EP0157389B1 (de) * | 1984-03-31 | 1991-06-26 | Kabushiki Kaisha Toshiba | Schutzanordnung für einen MOS-Transistor |
| DE3586268T2 (de) * | 1984-05-03 | 1993-02-25 | Digital Equipment Corp | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. |
| JPS60246665A (ja) * | 1984-05-22 | 1985-12-06 | Nec Corp | 入力保護装置 |
| JPS6132464A (ja) * | 1984-07-24 | 1986-02-15 | Nec Corp | Ｃｍｏｓ型集積回路装置 |
| JPS6167952A (ja) * | 1984-09-11 | 1986-04-08 | Nec Corp | Ｃｍｏｓ半導体装置 |
| JPS61158175A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | プレ−ナ型トランジスタ装置 |
| SE455552B (sv) * | 1985-02-26 | 1988-07-18 | Asea Ab | Halvledaranordning innefattande en overspenningsskyddskrets |
| GB2179494B (en) * | 1985-08-09 | 1989-07-26 | Plessey Co Plc | Protection structures for integrated circuits |
| GB2179495B (en) * | 1985-08-09 | 1989-07-26 | Plessey Co Plc | Protection structures for integrated circuits |
| IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
| US4739437A (en) * | 1986-10-22 | 1988-04-19 | Siemens-Pacesetter, Inc. | Pacemaker output switch protection |
-
1986
- 1986-11-19 KR KR1019860009799A patent/KR900008746B1/ko not_active IP Right Cessation
-
1987
- 1987-11-04 DE DE3737450A patent/DE3737450C2/de not_active Expired - Lifetime
- 1987-11-17 US US07/121,843 patent/US4920445A/en not_active Expired - Lifetime
- 1987-11-18 FR FR8715955A patent/FR2606935B1/fr not_active Expired - Lifetime
- 1987-11-19 JP JP62290775A patent/JPH01125862A/ja active Pending
- 1987-11-19 GB GB8727134A patent/GB2199185B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4920445A (en) | 1990-04-24 |
| KR880006782A (ko) | 1988-07-25 |
| GB8727134D0 (en) | 1987-12-23 |
| KR900008746B1 (ko) | 1990-11-29 |
| JPH01125862A (ja) | 1989-05-18 |
| FR2606935B1 (fr) | 1990-10-19 |
| DE3737450A1 (de) | 1988-06-01 |
| GB2199185A (en) | 1988-06-29 |
| FR2606935A1 (fr) | 1988-05-20 |
| GB2199185B (en) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102004063523B4 (de) | Halbleitervorrichtung | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE19623846A1 (de) | Halbleitereinrichtung | |
| DE4042163C2 (de) | Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur | |
| DE1639254A1 (de) | Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung | |
| DE19501557C2 (de) | CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE2903534A1 (de) | Feldeffekttransistor | |
| DE7148143U (de) | Spannungsgesteuerte cmos-gatterschutz-diode | |
| DE19711729A1 (de) | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
| DE3737450C2 (de) | Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat | |
| DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
| DE2832154C2 (de) | ||
| DE3930016A1 (de) | Halbleitereinrichtung mit feldabschirmtrennung | |
| DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| EP0853819A1 (de) | Mos-transistor mit hoher ausgangsspannungsfestigkeit | |
| DE3940388C2 (de) | ||
| DE2030423A1 (de) | Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc | |
| DE3103785C2 (de) | ||
| EP0716453A1 (de) | MOSFET auf SOI-Substrat | |
| EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
| DE2504846A1 (de) | Halbleiteranordnung mit gleichrichtender grenzschicht | |
| DE4024728B4 (de) | MOS-Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
| DE3408285A1 (de) | Schutzanordnung fuer einen feldeffekttransistor | |
| DE2723272A1 (de) | Halbleiter-thyristor-bauelement | |
| DE4442106B4 (de) | Verfahren zur Herstellung eines Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, KR |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |