DE7148143U - Spannungsgesteuerte cmos-gatterschutz-diode - Google Patents

Spannungsgesteuerte cmos-gatterschutz-diode

Info

Publication number
DE7148143U
DE7148143U DE19717148143U DE7148143U DE7148143U DE 7148143 U DE7148143 U DE 7148143U DE 19717148143 U DE19717148143 U DE 19717148143U DE 7148143 U DE7148143 U DE 7148143U DE 7148143 U DE7148143 U DE 7148143U
Authority
DE
Germany
Prior art keywords
zones
zone
conductivity
semiconductor body
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19717148143U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE7148143U publication Critical patent/DE7148143U/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE
DIPL.-ING. LEO FLEUCHAUS
DR.-ING. HANS LEYH
G 71 48 143.1 Manchen 71, 25. April 1972
Motorola, Inc. Melchloretr. 42
Unser Zeichen: M256G-702
NEUE BESCHREIBUNG
Spannungsgesteuerte CMOS-Torschutzdiode
Die Neuerung betrifft eine spannungsgesteuerte CMOS-Torschutzdiode zum Anschluss an das Tor einer CMOS-Anordnung zur Ableitung einer zu hohen Signalspannung, wenn die Spannung eines an das Tor der CMOS-Anordnung angelegten Eingangssignals einen vorbestimmten Wert an der Diodengrenzschicht übersteigt. Unter CMOS (Complementary Metal Oxide Semiconductor) wird eine komplementäre Metalloxyd-Halbleiteranordnung verstanden.
Ein bei MOS-Anordnungen angetroffenes und gut bekanntes Problem liegt im Auftreten einer statischen Aufladung zwischen dem Oxyd der Torelektrode und dem Halbleiterkörper aus Silicium. Das Auftreten einer statischen Aufladung zwischen dem Oxyd «*«** der Torelektrode und dem Halbleiterkörper führt dann zu einer Durchschlagserscheinung, wenn das elektrische Feld die Oxydschicht der Torelektrode durchbricht und eine Stromentladung in den Halbleiterkörper auftritt. Bei dieser
Ps/wi Entladung
M256G-702
Entladung handelt es sich um einen zerstörenden Vorgang, bei dem die MOS-Anordnung unbrauchbar wird. Das weitestgehend für daö xöx- verweadstO Dielektrika« ist ein Siliciumdioxyd. das
durchbrochen wird, wenn das elektrische Feld annähernd 6-10 χ 10 Volt/cm erreicht. Bei typischen MOS-Aufbauten bedeutet dies, dass das Oxyd bei Spannungen über 70 bis 90 Volt durchbrochen wird. Werden für die Torelektrode andere dielektrische Werkstoffe verwendet, so z.B. Siliciumnitrid, Aluminiumoxyd bzw. eine Kombination dieser Stoffe mit S1O2, so kann hierdurch zwar die Durchbruchsspannung heraufgesetzt, nicht aber das Grundproblem gelöst werden.
Das bekannteste Verfahren, das angewandt wird, um ein Durchbrechen der Torelektrode zu verhindern, besteht darin, dass eine PN-Diode vom Eingang an Erdpotential gelegt wird, so dass bei Anliegen eines zu hohen Spannungspegels am Eingang
j die Diode zuerst leitend wird -~Λ die Überspannung durch die
Diode an Erdpotential entladen wird. Da die Diode für diese Funktion ausgelegt ist;, können mehrere Durchbrüche ohne Beschädigung der Diode selbst aufgenommen werden. Auf diese Weise wird das Oxyd der Torelektrode ständig gegenüber einer zu hohen Spannung geschützt, die an dem Eingang wirkt.
Eine zweite Abwandlung der zwischen dem Eingang und dem Erdpotential angeschlossenen Diode wird als Feldverstärkungs-Durchbruchsdiode bezeichnet. Bei einer Anordnung dieser Art handelt es sich wie vorher erwähnt um eine in Sperrichtung betriebene Diode und zwar in Kombination mit einem Metallplattchen über dem Übergang zwischen den P- und N-Halbleitermaterialstoffen. Dieses Metallplättchen setzt die Spannung herab, bei der die Diode durchbrochen wird. Durch diese Herabsetzung der DurcLbruchsspannung ergibt sich ein grösserer Schutz der Vorrichtung, da der Schutz der Toroxydschicht umso wirkungsvoller ausfallt, je geringer die Durchbruchsspannung ist.
- 2 - Eine
M256G-702
Eine dritte Form einer Diodenschutzanordnung für MOS-Eingänge besteht in einer Durchgriffsdiode, die durch ein Paar nebeneinander liegender Diffundierungen einer gegebenen Leitfähigkeit innerhalb einer Zone einer entgegengesetzten Leitfähigkeit gebildet wird. Grundsätzlich handelt es sich bei einem solchen Aufbau ebenfalls um eine entgegengesetzt vorgespannte bzw. in Sperrichtung betriebene Diode, wobei jedoch die die Diode umgebende Sperrschicht, bei der es sich um eine Ladungsschicht handelt, bei Erhöhung der Spannung auf der Diode Streuerscheinungen zeigt. Diese Streuung wird fortgesetzt, bis sich die Sperrschicht der einen diffundierten Zone mit der Sperrschicht der anderen diffundierten Zone vermischt, wobei zu diesem Zeitpunkt der Aufbau Strom zwischen den beiden Zonen leitet und eine Entladung am Eingang bewirkt. Ein weiterer Vorteil dieser Durchgriffsdiode liegt darin, dass diese für einen Durchbruch ausgelegt werden kann, der sich ia Vergleich zu der im ersten Beispiel erwähnten, in Spsrrichtung betriebenen Diode bei geringeren Spannungen vollzieht. Die von dieser Anordnung erwartete Durchbruchsspannung hängt vom Abstand der beiden Leiterflächen ab. Demzufolge ist der Betrieb durch die fertigungsmässig einhaltbaren Abstandstoleranzen begrenzt.
Die Anordnungen der drei oben erwähnten Beispiele sind für den Schutz eines MOS-Einganges gegenüber einer zu starken Aufladung einsetzbar. Die Funktion der Dioden liegt darin, den am Eingang entstehenden Strom über eine Vorrichtung zu entladen, die für einen wiederholt auftretenden Durchbruch bestimmt ist und diesen Strom vom Oxyd der Torelektrode fernhält. Demgegenüber besitzen alle drei Anordnungen insofern den gleichen liachteil, dass der Durchbruch auf einer schmalen Zone unmittelbar an der Oberfläche auftritt und der gesamte Strom über diese schmale Zone geführt wird. Durch diesen auf die schmale Zone begrenzten Strom entsteht an der Durchbruchsstrecke ein hoher Reihenwiderstand gegenüber Erdpotential. Durch diesen hohen Reihenwiiderstand wird die vor dem
- 3 - Durchbrach
M256G-7O2
Durchbrucb liegende Zeit vergrössert, die allgemein als Reaktionszeit bezeichnet wird. Darüber hinaus bewirkt der hohe Reihenwiderstand ein effektives Ansteigen der Durchbruchsspannung Ler Dioden und des in Reihe liegenden Widerstandes. Spezifischer ausgedrückt wird die Durchbruchs-Anordnung nicht nur als einzelne Diode, sondern als eine solche in Verbindung mit einem Widerstand angesehen.
Bei einer CMOS-Halbleiteranordnung ist es üblich, eine Diodendiffundierung innerhalb einer Zone eines Materials einer ersten Leitfähigkeit unterzubringen, wobei sich die Zone wiederum in einem Substrat mit entgegengesetzter Leitfähigkeit befindet. Die Diodendiffundierung besteht ebenfalls aus einem Material einer entgegengesetzten Leitfähigkeit« Demzufolge kann zwischen der Leitfähigkeit der Diodendiffundierung und der Leitfähigkeit des Substrats ein Bipolartransistor-Effekt auftreten. So ergibt beispielsweise eine P-Zone innerhalb eines N-Substrats mit einer Diodendiffundierung einer Leitfähigkeit vom Typ N in der P-Zone den Aufbau eines NPN-Transistors. Das Substrat stellt hierbei den Kollektor, die Zone die Basis und die Diodendiffundierung mit einer Leitfähigkeit vom Typ N den Emitter dar. Dieser Aufbau kann als vertikaler Bipolartransistor innerhalb einer GMOS-Struktur angesehen werden. Wie als bekannt vorausgesetzt werden kann, wird in den Fällen, in denen die Basis eines NPN-Transistors gegenüber den Emitter positiv vorgespannt wird, der Transistor angesteuert und ein Strom fliesst vom Emitter zum Kollektor.
Der im GMOS-Aufbau enthaltene Vertikaltransistor bietet zwei verschiedene Betriebsarten, die sich danach richten, ob der Emitter des Vertikaltransistors mit einem Eingangsanschluss oder der Emitter intern mit der MOS-Schaltung verbunden ist, wo keine Stromquelle gegeben ist. Ist der Emitter mit einem internen Teil des MOS-Aufbaus verbunden, so liegt keine
- 4- - Stromentnahme
M256G-7O2
Stromentnahme vor und der Vertikaltransistor neigt nicht dazu, zu hohen Strom zu ziehen. Ist jedoch der Emitter mit einem Anschluss verbunden, der äussere Bereiche berührt, so kann hierdurch ein zu starker Strom gezogen und eine starke Beschädigung des Aufbaus hervorgerufen werden. Da ?a-r von einem Vertikaltransistor dieser Bauart erreichbare Stromfluss im Bereich von etwa einhundert Milliampere liegt, erfüllt die CMOS-Anordnung nicht ihre Konstruktionsforderung eines geringen Leistungsbedarfs. Darüber hinaus kann durch die Einschaltung eines solchen Vertikaltransistors der CMOS-Aufbau infolge einer zu starken Erwärmung und darauf folgendem Durchbrennen zerstört werden.
Die Neuerung befasst sich mit Eingangsschutz-Mechanismen für MOS-Transistoren und dabei insbesondere mit Eingangsschutz-Anordnungen für CMOS-Aufbauten, um einer Zerstörung des Toroxyds und Eingangsspannungs-Sprüngen vorzubeugen.
In der Zielsetzung der Neuerung liegt demnach die Schaffung einer Toroxyd-Schutzanordnung zur Verwendung innerhalb eines CMOS-Aufbaus. Darüber hinaus soll eine Torschutzdiode mit leicht bestimmbarer und steuerbarer Durchbruchsspannung im Zusammenhang mit einem CMOS-Aufbau ohne Entstehung eines vertikalen Bipolartransistors geschaffen werden, die ohne störende Transistorwirkung zwischen der Diode und anderen Zonen des CMOS-Aufbaus arbeitet und die es somit ermöglicht, unerwünschte Ströme nicht auftreten zu lassen bzw. nicht zu ziehen.
Diese Aufgabe wird neuerungsgemäss dadurch gelöst, dass in die Oberfläche eines Halbleiterkörpers mit einer ersten Leitfähigkeit eine erste Zone mit entgegengesetzter Leitfähigkeit hineinragt und einen übergang mit dem Halbleiterkörper bildet, dass eine zweite Zone mit einer ersten Leitfähigkeit von der Oberfläche aus in den Halbleiterkörper hineinragt und so
- 5 - angeordnet
M256G-7O2
angeordnet ist, dass sie teilweise die erste Zone überlappt und einen Übergang mit der ersten Zone sowie eine Grenzfläche zum Halbleiterkörper bildet, wobei die erste Zone eine Oberflächenkonzentration von leitfähigkeitsbestimmenden Störstellen derart aufweist, dass eine Diodengrenzschicht entsteht.
Die der Neuerung zugrunde liegende Aufgabe wird auch dadurch gelöst, dass in die Oberfläche eines Halbleiterkörpers mit einer ersten Leitfähigkeit und einem verhältnismässig hohen spezifischen Widerstand eine Vielzahl von ersten Zonen eines Materials mit entgegengesetzter Leitfähigkeit hineinragt und jeweils einen ersten Übergang mit dem Halbleiterkörper bildet, wobei diese ersten Zonen einen verhältnismässig hohen spezifischen Widerstand besitzen, dass eine Vielzahl von zweiten Zonen c-it einer ersten Leitfähigke*. t ^jid einem verhältnismässig gelingen spezifischen Widerstand von der Oberfläche aus in den HalbleiterkörperÜneinragt, wobei eine erste dieser zweiten Zonen so angeordnet ist, dass sie teilweise mit der einen der ersten Zonen und dem Halbleiterkörper überlappt und einen zweiten Übergang mit der ersten Zone sowie eine Grenzfläche mit dem Halbleiterkörper bildet, dass weitere der zweiten Zonen in der anderen der ersten Zonen vorgesehen sind und die Quellen- sowie Senkenzonen einer MOS-Anordnung vom ersten Leitfähigkeitstyp bilden, deren Torelektrode auf der Oberfläche zumindest zwischen der Quellen- und Senkenzone der MOS-Anordnung des ersten Typs liegt, dass eine Vielzahl von dritten Zonen in die Oberfläche des Halbleiterkörpers hineinragt und eine entgegengesetzte Leitfähigkeit sowie einen verhältnismässig geringen spezifischen Widerstand hat, dass zumindest eine der dritten Zonen so innerhalb der einen der ersten Zonen angeordnet ist, dass eine Kontaktzone für die eine der ersten Zonen entsteht, dass weitere der dritten Zonen im Halbleiterkörper selbst angeordnet sind und die Quellen- sowie Senkenzone einer
- 6 - MOS-Anordnung
MP.56G-7O2
MOS-Anordnung vom zweiten Leitfähigkeitstyp bilden, dessen Torelektrode auf der Oberfläche zumindest zwischen der Quellen- oowie Senkenzone der MOS-Anordnung des zweiten Leitfähigkeitstyps liegt, und dass eine Metallisierungsschicht von der ersten der dritten Zonen zu den Torelektroden der MOS-Anordnung vom ersten und zweiten Le?tfähigkeitstyp verläuft.
Weitere Merkmale und Vorteile der Keuerung gehen aus der nachfolgenden Beschreibur-g in Verbindung mil; den Ansprüchen und der Zeichnung hervor. Es zeigen:
Fig. 1 eine schematische Darstellung einer ersten, neuerungsgemassen Ausfuhrungsform;
Fig. 2 eine schematische Darstellung einer zweiten, neuerungs gemäs s en Aus fuhrangs form;
Fig. 3 die Bildung von öffnungen in der Oxydoberfläche; Fig. 4 die Bildung von Zonen einer Leitfähigkeit vom Typ
Fig. 5 die Bildung der Kathode der Schutzdiode sowie die Bildung der Quellen- und Senkenzonen eines N-Kanal-MOS-Transistors;
Fig. 6 die Bildung einer Eontaktzone für die Anode der Schutzdiode sowie die Bildung der Quellen- und Senkenzojaen eines P-Kanal-MOS-Tr^nsistors;
Fig. 7 die Bildung von Torzonen für die OMOS-Transistoren und den Kontakt für die Kontakt ζ one;
; - 7 - Fig. 8
M256G~702'f*·
Fig. 8 eine zweite, neuerungsgemässe Ausführungsform (siehe auch Fig* 2); bei der ein Paar einzelner Kontaktzonen in der Diodenanordnung gebildet werden, wobei dsr Teil des Diodenkörpers, der diese Kontakte trennt, einen Schutzwiderstand zur Strombegrenzung bildet.
Unter Verwendung von P+-, N+- und P~-Diffundierungen wird eine Diode mit geringer Durchbruchsspannung und verbesserten Betriebsmerkmalen beschrieben. Die Oberflächenkonzentration de P~-Zone kann zur Einstellung der Durchbruchsspannung der Diode variiert werden. Die Oberflächenkonzentration wird verringert, um die Durchbruchsspannung zu erhöhen; auch kann die Oberflächenkonzentration erhöht werden, um die Dioden-Durchbruchsspannung zu verringern. Die N*-DiffuEdierung wird teilweise innerhalb der P~-Diffundierung und teilweise innerhalb des Substratteiles der Halbleiteranordnung gf»bildet. Buren diesen wirksamen Überlappungsteil der P'-Difi'undierung wird ein vertikaler Bipolartransistor in der MOS-Anordnung vermieden. In der P~-Zone ist eine P+-7.one ausgebildet, um den Kontakt zur P~-Zone zu verbessern. Innerhalb einer anderen, neuerungsgemässen Ausführungsform ist eine Vielzahl von abgesetzten P+-Diffundierungen in der P~-Zone ausgebildet. Eine solche Zone bildet einen Eingangsanschluss zum Durchbruchsdioden-Aufbau, wobei zumindest ein zweiter Kontakt eine Aus gangs verbindung zur Durchbruchsdiodenschaltung herstellt. Auf diese Weise begrenzt der Reihenwiderstand der P~-Zone den Stromwert, der über irgendeine Eingangsverbindung vom externen Teil der Schaltung her bezogen werden kann.
Innerhalb der Beschreibung werden zur Kennzeichnung der einzelnen Darstellung gleiche Bezugsziffern für gleiche Teile verwendet. Obwohl sich die Darstellung auf eine N+-DIffundierung innerhalb einer vorherigen P~-Diffundierung zur Herstellung der neuerungsgemässen Diode bezieht, kann in gleicher Weise eine P+-Diffundierung in einer vorherigen
- 8 - 3T-Di f fundierflja
M256G-702
HT-Diffundierung verwendet werden. Zur Bildung der einzelnen Zonen durch Diffundierung können darüber hinaus verschiedene Flächen ausgeätzt und bei einem epitaxialen ÄüJVsciisverfaiiren wieder ausgefüllt werden.
Unter Bezugnahme auf Fig. 1 wird hier schematisch eine CMOS-Torschutzdiode dargestellt. Die gezeigte Torschutzdiode 10 ist zwischen einem Eingangsanschluss 12 und einem Verbindungspunkt 13 der Torelektroden einer P-Kanal-CMOS-Anordnung 14 und einer N-Kanal-CMOS-Anordnung 15 angeschlossen. Die Kathode der Torschutzdiode ist mit Erdpotential 18 und die Anode der Torsbhutzdiode 10 mit dem Eingangsanschluss 12 und dem Übergang 13 der Torelektroden der P-Kanal-MOS-Anordnung 14 und der N-Kanal-MOS-Anordnung 16 verbunden.
In Fig. 2 ist eine weitere-, neuerungsgemässe Ausführungsform dargestellt, die sämtliche Elemente der in Fig. 1 gezeigten Schaltung und darüber hinaus eine zweite Torschutzdiode 20 sowie einen Widerstand 22 aufweist, der in Reihe zwischen den Eingangsanschluss 12 und den Übergang 13 eingeschifetft ist. Der Widerstand 22 besitzt einen ersten und einen zweiten Anschluss, wobei jede der Dioden 10 und 22 mit den entgegengesetzten Anschlüssen des Eingangswiderstandes verbunden ist. Der Widerstand 22 dient zur Begrenzung des Stromes, der über den Eingangsanschluss 12 zur Weiterübertragung zum Verbindungspunkt 13 gezogen werden kann.
In Fig. 3 ist ein Halbleitersubstrat 30 gezeigt. Das Material des Halbleiterkörpers 30 ist Silicium und besitzt eine Leitfähigkeit vom Typ N und einen spezifischen Widerstand zwischen 1 0hm cm und 10 0hm cm. Davon abgesehen, dass als Ausgangsmaterial Silicium verwendet und der spezifische Widerstand innerhalb eines bestimmten Bereiches angegeben wurde, kann es sich bei der Leitfähigkeit um einen P-Typ handeln und der Bereich des spezifischen Widerstandes kann,
- 9 - wie
M256G-702
wie bereits aus früheren Anwendungen bekannt, erweitert werden. Diese beiden Merkmale stellen somit keine Einschränkung bsw. Begrenzung; des Schutz-umfanges dar.
Der Halbleiterkörper 30 wird mit einer Oberseite 32 gebildet, auf der sich eine Oxyd- bzw. Siliciumnitridschicht 34- mit einer Vielzahl von öffnungen 36 und 38 befindet. Hierdurch, werden entsprechende Teile 40 und 42 auf der Oberseite 32 des Halbleiterkörpers 30 freigelegt.
In Fig. 4 wird die Bildung einer Vielzahl von P"-Zonen 44 und 45 innerhalb des N-Substrats 30 sowie die von FN-Übergängen 46 und 47 mit dem Substrat 30 gezeigt. Die P"-Zonen 44 und 45 entstehen durch Diffundierung von leitfähigkeitsbestimmenden Störstellen, z.B. Bor, in das Substrat 30. Vorzugsweise ragen die Diffundierungen 44 und 46 mit einer Tiefe von 10 /um in das Substrat 30. Eir. f-striebsfähiger Bereich liegt zwischen den Grenzen von 5 *>i& 20/um. Die Oberflächenkonzentration der leitfäüigkeitsbestimmenden Störstellen liegt im Bereich von 5 x 10 ^ Atomen/cm* bis 3 x 10 Atomen/cm Während der Bor-Diffundierung in das Substrat 30 breiten sich die Oxydzonen 48 und 50 über die Oberflächenteile 40 und 42 aus, durch die die Diffundierung vorgenommen wird.
In Fig. 5 wird die Bildung einer zusätzlichen öffnung 52 zum Freilegen des Übergangs 46 an der Linie gezeigt, an der ein Schnittpunkt mit der Oberfläche 32 auftritt. Innerhalb der Darstellung ist der Übergang 46 im wesentlichen in der Mitte der öffnung 52 dargestellt, wonach sich die nachstehend beschriebene Diffundierung zu gleichen Teilen auf beiden Seiten des Übergangs 46 befindet. Diese gleiche Aufteilung ist nicht unbedingt erforderlich, da auch bei einer beträchtlichen Verschiebung die Anordnung zufriedenstellend arbeitet. Durch die öffnung 52 wird infolge Durchleitens leitfänigkeitsbestimmender Störstellen eine N+-DIffundierung eingebracht, um
- 10 - eine
M256G-702
eine IT^-Zone 54 zu bilden. Die N+-Zone 54 erstreckt sich über den Übergang 46 hinaus, um einen PN-Übergang 56 zu bilden, wobei eine Verlängerung dieses Übergangs einen Übergang 57 mit Sf^N-StörstelT engradient bildet. Das Bur-chur-uensverhalten der Diode, von dem die Torschutzwirkung abhängt, wird am Übergang 56 bestimmt. Gleichzeitig mit der Bildung der IT^-Zone 54 werden die Quellen- und Senkenzonen 58 und 60 der N-Kanal-MOS-Anordnung 62 durch zusätzliche öffnungen 64 und 66 in der Oxidschicht 50 gebildet. Innerhalb der öffnung 52, die zur Bildung der Zone 56 verwendet wird und den öffnungen 64 und 66, die zur Bildung der Quellen- und Senkenzonen der N-Kanal-MOS-Anordnung verwendet werden, wächst eine zusätzliche Oxydschicht 68 gleichmässig auf und überdeckt die gerade vorher aufgebrachten Diffundierungen.
In Fig. 6 ist der- nächste Schritt bei der Bildung der Torschutsdiode für den CMOS-Aufbau gezeige. In die Oxydschicht 48 über der P~-Zone 44 ist eine öffnung 70 eingebracht. Ein Paar von öffnungen 72 und 74 sind in der Oxydschicht 54 ausgebildet, die zusätzliche Zonen 76 und 78 der Oberfläche 52 freilegen. In die freiliegenden Flächen des Substrats sind leitfähigkeitsbestimmende Störstellen eindiffundiert? die eine Vielzahl von P+-Zonen 80, 82 uad 84 entstehen lassen. Die Zone 80 arbeitet als Kontaktverstärkungszone für die P~-Zone 44. Die Zonen 82 und 84 fungieren als Quellen- und Senkenzonen einer P-Kanal-MOS-Anordnung 85. Die Störstellen-Diffundierung der Zone 80 ist mit der der Quellen- und Senkenzonen 82 und 84 vergleichbar. Eine Oxydschicht 86 wächst über die Kontaktverstärkungszone 80 sowie über die Quellen- und Senkenzonen 82 und 84.
In Fig. 7 ict ein CMOS-Aufbau mit einer Torschutzdiode dar» gestellt, die im allgemeinen mit 88 bezeichnet wird, ferner eine N-Kanal-MOS-Anordnung 90 und eine P-Kanal-Anordaung 92. Die in Fig. 7 gezeigte Anordnung wird durch Öffnen der Kontakte
- 11 -
M256G-702
zur P+-Zone 30 in der Eingangsschutzdiode 88 und den Quellen-, Tor- und Senkenzonen der N-Kanal- und P-£anal-Anordnungen 90 und 92 vervollständigt. Eine Metallschicht wird auf die gesamte Oberfläche des MOS-Aufbaus aufgebracht, wonach überflüssiges Metall ausser an den Stellen weggeätzt wird, an denan ein Kontakt zur Schutzdiode, zur N-Kanal-Anordnung und zur P-Kanal-Anordnung erwünscht ist. In der gleichen Form kann auch amorphes Silicium bei hohem Dotierungsgrad zur Verstärkung der Störstellenkonzentration verwendet werden, wobei die Eontaktgabe über amorphes Silicium erfolgt.
In Fig. 8 ist die zweite, neuerungsgemässe Ausführungsform dargestellt, bei der ein Paar von Eingangsdioden verwendet wird. In der P~-Zone 44 ist eine Vielzahl von Zonen 93 und 94 gezeigt. Die Zonen 93 und 94 bilden jeweils den Kontakt zu den beiden Dioden. Die beiden Kontakte stellen ein Diodenpaar dar, da eine Diodenwirkung zwischen einem Kontaktpunkt der P~-Fläche und dem Substrat besteht. Die Durchbruchwirkung der Diode erfolgt an den Übergängen 96 und 98. In der allgemein mit 100 bezeichneten Zone ist ein Widerstand ausgebildet, der den Strom begrenzt, der nach der Darstellung in F^g. 2 vom Eingangsanschluss 12 her gezogen wird. Der in Pig. 2 gezeigte Widerstand 22 ist in der allgemein mit 100 bezeichneten Zone gebildet und berücksichtigt den spezifischen Widerstand des !^-Materials, das die Zone 44 bildet.
In Fig. 5 besteht der Torschutz in einem Durchbruch am Übergang 56, der den Übergang 56 schneidet. Der Dotierungsgrad der P~-Zone 44 bestimmt den Wert der Durchbruchsspannung, die am Übergang 56 auftritt. Vorzugsweise besitzt die P~-Zone 44 eine Störstellenkonzentration im Bereich zwischen 5 χ 1015 Atome/cm5 und 3 x 1016 Atome/cm5. Die N+-Zone erweist sich hier als weit weniger kritisch. Diese kann wesentlich höher dotiert werden und zwar angefangen zwischen 1018 Atomen/cm^ und 5 χ 1020 Atomen/cm^. Die Empfindlichkeit
- 12 - der
r -
M25SG-702
der N+-Dotierungszone 54 verhält sich weniger kritisch, da die nur leicht dotierte Fläche des Übergangs 56 in der P~-Zone 44 den Durchbruch des Übergangs bestimmt. Was den Diodenaufbau anlangt, so ist die Eindringtiefe der P~-Zone 44 in den Substratkörper unbedeutend, Hierin liegt ein krassei- Unterschied gegenüber der bipolaren Technik, bei der sich die Tiefe der Zone recht kritisch verhält. Dies entspricht d.?r allgemeinen Theorie des Stromflusses in MOS-Anordnungen insofern, dass Anordnungen dieser Art vom Lateralstromfluss und den lateralen Abmessungen gegenüber vertikalen Abmessungen abhängen. Die gleiche Oberflächenkonzentration in einer P~-Zone, z.S. 44, bestimmt die Durchbruchsspannung der Eingangsdiode und zwar unabhängig von der Tiefe der P~-Zone. In Situationen dieser Art bewirkt zwar eine oberflächliche P"-Zone eine Änderung des Flächenwiderstands, wobei jedoch die Oberflächenkonzentration die gleiche bleibt.
Um den Spannungswert einzuregeln, bei dem die Eingangsdiode durchbrochen wird, ist es erforderlich, die Oberflächenkonzentration der in der P~-Zone 44 liegenden Störstellen zu verändern. Um eine Erhöhung der Durchbruchsspannung zu erreichen, ist die Oberflächenkonzentration zu verringern; um den Spannungspegel der Durchbruchsspannung zu verringern, ist es erforderlich, die Oberflächenkonzentration der in der P~-Zone 44 liegenden Störstellen zu erhöhen. In der Zeichnung ist die N+-Diffundierung 54- ringförmig über dem PN-Übergang 45 angeordnet. Die Gestaltung der H^-Zone richtet sich hier lediglich nach einer einfacheren Darstellung, wobei diese jede andere geometrische Form annehmen kann, die sich für den Aufbau der CMOS-Anordnung eignet. Darüber hinaus braucht diese nicht unbedingt durchlaufend ausgeführt zu sein, sondern kann aucn einen unterbrochenen Verlauf zeigen.
Allgemein wäre zu der Darstellung der zweiten Ausführungsform in den Fig. 2 und 8 zu sagen, dass diese einen Widerstand
- 13 - enthält
M256G-702
enthält, der in Reihenschaltung mit dem Eingangsanschluss 12 und dem Verbindungspunkt 13 verbunden ist. Der Anschluss 12 ist als zusammengefasste integrierte Schaltung mit einem Anschlussglied verbunden, wobei in bekannter Form Strom- und SpannungsSprünge auf ein solches Glied abgestimmt sind. Der Übergang 13 bildet einen internen Übergang, der in der Zeichnung mit den Torelektroden der MOS-Anordnungen 14 und 16 verbunden ist. Der Widerstand 22 begrenzt demzufolge den Strom syrischen dem Eingangs anschluss 12 und dem Verbindungspunkt 13· Der Wert des Widerstands 22 wird vom Widerstand je Quadrat= einheit des P~-Dotierungsgrades in der Zone 100 des in Fig. 8 gezeigten Aufbaus bestimmt. Der Wert eines solchen Widerstands 22 ändert sich durch Beeinflussung des Dotierungsgrades der P~-Zone 44 und/oder wird durch den Abstand der beiden P+-Zonen 93 und 94 bestimmt. Der Wert des Widerstandes 22 liegt innerhalb des Bereiches zwischen 200 Ohm un^ r000 Ohm. Die Höhe eines solchen Eingangswiderstandes hängt von den möglichen bzw. den von der Schaltung her gegebenen Bereichen ab. Um die maximale Betriebsfrequenz der Anordnung nicht zu beeinträchtigen, sollte der Widerstandswert innerhalb der angegebenen Grenzen gehalten werden. Wird dieser Widerstand zu gross, so nimmt die Zeitkonstante der Eingangsschaltung zu und setzt die Betriebsgeschwindigkeit der Schaltung herab.
Davon abgesehen, dass die neuerungsgemäss aufgebaute Anordnung an bevorzugten Ausführungsformen gezeigt bzw. beschrieben wurde, gilt als selbstverständlich, dass sämtliche hieraus möglichen Form- und Detailänderungen in gleicher Weise zum Schutzumfang der Neuerung gehören.
Zusammenfassend wird eine Torschutzanordnung beschrieben, die in Kombination mit komplementären Metalloxyd-Halbleiteranordnungen (CMOS) zu hohe EingangsspannungsSprünge verhindert. Eine Eingangsdiode, die gegenüber dem Toroxyd eine niedrigere Durchbruchsspannung besitzt, wird dem Eingangsanschluss zum
- 14 - Schutz
M256G-7O2
Schutz des Toroxyds zugeordnet. Die Eingangsschutzdiode entsteht durch Dif'fundierung einer IT^-Zone, die sowohl eine P~-Zone als auch das N-Substrat überlappt. Die Diffundierungskonzentrationen zwischen den einzelnen Zonen bestimmen die Durchbruchsspannung der Schutzdiode. Durch die verbindende Überlappung der N+-Diffundierung über die P~-Zone und das N-Substrat wird ein Aufbau geschaffen, uer eine störende NPN-Wirkung verhindert.
- 15 - Schutzansprüche

Claims (1)

1. Spannungsgesteuerte GMOS-Torschutζdiode zum Anschluss an das Tor einer GMOS-Anordnung zur Ableitung einer zu hohen Signal spannung, wenn üie Spannung <, Ines an das Tor der CMOS-Anordnung angelegten Eingangssignals einen vorbestimmten Wert an der Diodengrenzschicht übersteigt, dadurch gekennzeichnet, dass in die Oberfläche (32) eines Kalbleiterkörpers (30) mit einer ersten Leitfähigkeit (N) eine erste Zone (44) mit entgegengesetzter Leitfähigkeit (P-) hineinragt und einen Übergang mit dem Halbleiterkörper bildet, dass eine zweite Zone (54) mit einer ersten Leitfähigkeit (N+) von der Oberfläche (32) aus in den Halbleiterkörper hineinragt und so angeordnet ist, dass sie teilweise die erste Zone (44) überlappt und einen Übergang (56) mit der ersten Zone sowie eine Grenzfläche (?7) «um Halbleiterkörper bildet, wobei die erste Zone eine Oberflächenkonzentration von leitfähigkeitsbestimmenden Störstellen derart aufweist, dass eine üiodengrenzschicht entsteht.
2. Spannungsgesteu-irte ochutzanordnung nach Anspruch 1, dadurch gekennzeichnet, dass zur Bildung
K256G-7O2 /i-
einer Kontaktzone eine dritte Zone ^"O) einer -egenüber der ersten Zone (44) zwar höheren, jedoch gleichartigen Leitfähigkeit (3+) in der ersten Zone angeordnet ist.
3-oannunscseresteuerte Schutzanordnung nach Anspruch 1, dadurch g e k e n_n zeich" et, dass zwei voneinande getrennte/^orlen (93, 94) mit einer Keecenüber der ersten Zone (44) zwar höheren, .jedoch gleichartigen Leitfähigkeit (3+) in der ersten Zone angeordnet sind und Xontaktzrnen bilden, und dass der zwirnen den beiden dritten Zonen liegende Teil (100) die Leitfähigkeit der ersten Zone (44) hat.
CMOS-Anordnung mit einer spannungsgesteuerten Torschutzanordnung, dadurch gekennzeichnet, dass in die Oberfläche (32) eines Halbleiterkörpers (30) mit einer ersten Leitfähigkeit (N) und einem verhäitnismässig hohen spezifischen Widerstand eine Vielzahl von ersten Zonen (44, 45) eines Materials mit entgegengesetzter Leitfähigkeit (P-) hineinragt und jeweils eiren ersten Übergang (46, 47) mit dem Halbleiterkörper (30) bildet, wobei diese ersten Zonen (44, 45) einen verhältnismässig hoben spezifischen Widerstand besitzen, dass eine Vielzahl von zweiten Zonen (5^, 53, 60) mit einer ersten Leitfähigkeit (N+) und einem verhältnisfliässifj geringen spezifischen Widerstand von der Oberfläche (32) aus in den Halbleiterkörper (30) hineinragt, wobei eine erste (5*0 dieser zweiten Zonen so angeordnet ist, dass sie teilweise mit dex- einer- der ersten Zonen (44) und dem Halbleiterkörper (30) überlappt und einen zweiten Übergang (56) mit der ersten Zone sowie eine Grenzfläche (57) πΰ-t dem Halbleiterkörper (30) bildet, dass weitere (53, 60) der zweiten Zonen in der anderen (45) der ersten Zonen vorgesehen sind und die Quellen- sowie Senkenzonen einer MOS-Anordnung vom ersten Leitfähigkeitstyp bilden, deren 'Tor-
M256G-702
elektrode (siehe Fig. 7) auf der Oberfläche (32) zumindest zwischen der Quellen- und Senkenzone der MOS-Anordnung des ersten Typs liegt, dass eine Vielzahl von dritten Zonen (80, 76, 78) in die Oberfläche (32) des Halbleiterkörpers (50) hineinragt und eine entgegengesetzte Leitfähigkeit (B+) sowie einen verhältnismässig geringen spezifischen Widerstand hat, dass zumindest eine (80) der dritten Zonen so innerhalb der einen (40) der ersten Zonen angeordnet ist, dass eine Kontaktzone für die eine der ersten Zonen entsteht, dass weitere (76, 78) der dritten Zonen im Halbleiterkörper selbst angeordnet sind und die Quellen- sowie Senkenzone einer MOS-Anordnung vom zweiten Leitfähigkeitstyp bilden, dessen Torelektrode (siehe Fig, 7) auf der Oberfläche (32) zumindest zwischen der Quellen- sowie Senkenzone der MOS-Anordnung des zweiten Leitfähigkeitstyps jiegt, und dass eine Metallisierungsschicht von der ersten (80) der dritten Zonen zu den Torelektroden der MOS-Anordnung vom ersten und zweiten Leitfähigkeitstyp verläuft.
5. CMOS-Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass die erste (54) der zweiten Zonen ringförmig ist und den übergang (46) zwischen der ersten Zone (44) und dem Halbleiterkörper (30) bedeckt.
6. CMOS-Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass es sich bei der MOS-Anordnung vom ersten Leitfähigkeitstyp um eine P-Kanal-MOS-Anordnung und bei der MOS-Anordnung vom zweiten Leitfähigkeitstyp um eine N-Kanal-MOS-Anordnung handelt.
7. CNOS-Anordnung nach Anspruch 4, dadurch g e k e η η ze ichnet, dass der Halbleiterkörper (30) einen spezifischen Widerstand besitzt, der zwischen 1 0hm cm und 10 Ohm cm liegt.
DE19717148143U 1970-12-28 1971-12-21 Spannungsgesteuerte cmos-gatterschutz-diode Expired DE7148143U (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10188570A 1970-12-28 1970-12-28

Publications (1)

Publication Number Publication Date
DE7148143U true DE7148143U (de) 1972-07-06

Family

ID=22286966

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19712163596 Pending DE2163596A1 (de) 1970-12-28 1971-12-21 Spannungsgesteuerte CMOS-Gatterschutz-Diode und Verfahren zu deren Herstellung
DE19717148143U Expired DE7148143U (de) 1970-12-28 1971-12-21 Spannungsgesteuerte cmos-gatterschutz-diode

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19712163596 Pending DE2163596A1 (de) 1970-12-28 1971-12-21 Spannungsgesteuerte CMOS-Gatterschutz-Diode und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US3667009A (de)
DE (2) DE2163596A1 (de)
NL (1) NL7117975A (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964941A (en) * 1971-06-21 1976-06-22 Motorola, Inc. Method of making isolated complementary monolithic insulated gate field effect transistors
JPS4982257A (de) * 1972-12-12 1974-08-08
JPS49105490A (de) * 1973-02-07 1974-10-05
JPS5739058B2 (de) * 1973-05-07 1982-08-19
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
US4015147A (en) * 1974-06-26 1977-03-29 International Business Machines Corporation Low power transmission line terminator
US3999205A (en) * 1975-04-03 1976-12-21 Rca Corporation Rectifier structure for a semiconductor integrated circuit device
US3967295A (en) * 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element
US4051504A (en) * 1975-10-14 1977-09-27 General Motors Corporation Ion implanted zener diode
US4099998A (en) * 1975-11-03 1978-07-11 General Electric Company Method of making zener diodes with selectively variable breakdown voltages
US4602267A (en) * 1981-02-17 1986-07-22 Fujitsu Limited Protection element for semiconductor device
JPS5944862A (ja) * 1982-09-07 1984-03-13 Toshiba Corp 半導体装置
US4626882A (en) * 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
US4739437A (en) * 1986-10-22 1988-04-19 Siemens-Pacesetter, Inc. Pacemaker output switch protection
JPH01194349A (ja) * 1988-01-29 1989-08-04 Toshiba Corp 半導体装置
US4890143A (en) * 1988-07-28 1989-12-26 General Electric Company Protective clamp for MOS gated devices
US5138413A (en) * 1990-10-22 1992-08-11 Harris Corporation Piso electrostatic discharge protection device
US5591661A (en) * 1992-04-07 1997-01-07 Shiota; Philip Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures
US5272097A (en) * 1992-04-07 1993-12-21 Philip Shiota Method for fabricating diodes for electrostatic discharge protection and voltage references
KR960015900A (ko) * 1994-10-06 1996-05-22 반도체 장치 및 그 제조방법
US5563525A (en) * 1995-02-13 1996-10-08 Taiwan Semiconductor Manufacturing Company Ltd ESD protection device with FET circuit
US5897348A (en) * 1998-03-13 1999-04-27 Texas Instruments - Acer Incorporated Low mask count self-aligned silicided CMOS transistors with a high electrostatic discharge resistance
US6753580B1 (en) * 2000-05-05 2004-06-22 International Rectifier Corporation Diode with weak anode
EP1267397A1 (de) * 2001-06-11 2002-12-18 Infineon Technologies SC300 GmbH & Co. KG Halbleitervorrichtung mit selbstjustiertem Kontakt und Verfahren zur Herstellung der Vorrichtung
JP5990986B2 (ja) * 2012-04-10 2016-09-14 三菱電機株式会社 保護ダイオード

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3244949A (en) * 1962-03-16 1966-04-05 Fairchild Camera Instr Co Voltage regulator
CH439499A (fr) * 1965-04-07 1967-07-15 Centre Electron Horloger Résistance semiconductrice et procédé pour sa fabrication
US3551760A (en) * 1966-03-28 1970-12-29 Hitachi Ltd Semiconductor device with an inversion preventing layer formed in a diffused region
US3450961A (en) * 1966-05-26 1969-06-17 Westinghouse Electric Corp Semiconductor devices with a region having portions of differing depth and concentration

Also Published As

Publication number Publication date
US3667009A (en) 1972-05-30
NL7117975A (de) 1972-06-30
DE2163596A1 (de) 1972-08-17

Similar Documents

Publication Publication Date Title
DE7148143U (de) Spannungsgesteuerte cmos-gatterschutz-diode
DE2707744C2 (de)
DE2853736C2 (de) Feldeffektanordnung
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE3145592C2 (de)
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE2143029A1 (de) Halbleiterschaltungsbaustein
DE2544438A1 (de) Integrierte ueberspannungs-schutzschaltung
DE2536277A1 (de) Halbleiteranordnung
DE2832154C2 (de)
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE1614145B2 (de)
DE19536753C1 (de) MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
DE19917994A1 (de) Isolationsstruktur für eine Halbleitervorrichtung und Verfahren zum Verhindern des vorzeitigen Durchbruchs und der nachfolgenden Änderung der Durchbruchspannung in einer grabenisolierten Halbleitervorrichtung
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE3044444A1 (de) &#34;monolithisch integrierte gleichrichter-brueckenschaltung&#34;
DE3737450C2 (de) Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat
DE3337156C2 (de)
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE2847822A1 (de) Integrierte halbleitervorrichtung
DE2723272A1 (de) Halbleiter-thyristor-bauelement
DE19936636A1 (de) Schutzstruktur für eine integrierte Halbleiterschaltung zum Schutz vor elektrostatischer Entladung