FR2606935A1 - Dispositif semiconducteur a protection contre les claquages de jonction - Google Patents
Dispositif semiconducteur a protection contre les claquages de jonction Download PDFInfo
- Publication number
- FR2606935A1 FR2606935A1 FR8715955A FR8715955A FR2606935A1 FR 2606935 A1 FR2606935 A1 FR 2606935A1 FR 8715955 A FR8715955 A FR 8715955A FR 8715955 A FR8715955 A FR 8715955A FR 2606935 A1 FR2606935 A1 FR 2606935A1
- Authority
- FR
- France
- Prior art keywords
- region
- semiconductor
- conductivity
- semiconductor region
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 230000015556 catabolic process Effects 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 description 28
- 239000004020 conductor Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF SEMICONDUCTEUR DE PROTECTION CONTRE LES CLAQUAGES DE JONCTION POUR DISPOSITIF SEMICONDUCTEUR A PROFONDEUR DE JONCTION FINE, LE DISPOSITIF DE PROTECTION COMPORTANT UNE LIGNE CONDUCTRICE METALLIQUE 10 SERVANT A L'ALIMENTATION ELECTRIQUE SOUS UNE TENSION ELEVEE, UNE DEUXIEME REGION SEMICONDUCTRICE 12 A HAUTE CONCENTRATION ET AYANT UN TYPE DE CONDUCTIVITE OPPOSE A CELUI DU SUBSTRAT DU DISPOSITIF, CETTE DEUXIEME REGION ETANT CONNECTEE A LA LIGNE CONDUCTRICE METALLIQUE PAR L'INTERMEDIAIRE D'OUVERTURES 13 MENAGEES DANS LA PELLICULE ISOLANTE, ET UNE PREMIERE REGION SEMICONDUCTRICE 11 AYANT LE MEME TYPE DE CONDUCTIVITE QUE LA DEUXIEME REGION ET ETANT FORMEE PLUS PROFONDEMENT QUE CETTE DERNIERE SOUS LES OUVERTURES AFIN DE PERMETTRE LA CONNEXION OHMIQUE.
Description
Cette invention concerne les dispositifs semiconducteurs protégés contre
les claquages de jonction, en particulier en ce qui concerne la protection des jonctions minces contre les hautes
tensions et les forts courants.
Ordinairement, lorsque la densité d'intégration augmente, la taille du dispositif diminue. De plus, en raison d'effets géométriques propres aux dispositifs semiconducteurs (effet de
canal court, effet de largeur étroite, etc.), les dimensions verti-
cales diminuent si rapidement que la profondeur de jonction diffu-
sée atteint des valeurs aussi petites que 0,25 pm.
Mais les dispositifs semiconducteurs à profondeur de
jonction mince ont été fabriqués sans qu'aient été pris en considé-
ration les problèmes de claquages de jonction entre un conducteur métallique et une jonction mince, suite à L'application d'une haute tension d'entrée ou d'un fort courant d'entrée. Par exemple, dans
les dispositifs de mémoire à semiconducteurs à haute densité d'inté-
gration constitués de transistors à effet de champ, un circuit de protection d'entrée (ou circuit de protection de grille) est connecté au plot d'entrée afin d'empêcher le claquage par isolation
de transistors internes dû à une décharge électrostatique.
En particulier, dans Le circuit de protection d'entrée, qui est constitué de résistances ou de diodes de verrouillage diffusées, La connexion entre le plot de liaison du fiL et la couche diffusée dudit dispositif semiconducteur est formée par un
conducteur métallique constituant une connexion ohmique.
Mais, par le bord, ou conducteur plat, de ladite connexion ohmique réalisé par un processus d'incision ou un défaut du semiconducteur lui- même, ou bien par une pointe ou un creux présent à la surface du semiconducteur dans la région de la connexion ohmique située entre ledit conducteur métallique et la jonction diffusée, ou bien encore par la haute tension d'une
décharge électrostatique qui est appliquée audit conducteur métal-
lique, la jonction de ladite aire de connexion peut brûler et il s'établit un court-circuit entre le substrat semiconducteur et
ledit conducteur métallique.
Ceci est dû au fait que le champ électrique intense
résultant de la différence de tension entre le substrat semi-
conducteur, qui est typiquement à la masse, et ledit conducteur métallique, o une haute tension est appliquée, se connecte audit
bord, audit creux ou à ladite pointe.
Les phénomènes de court-circuit provoqués par ledit cla-
quage de jonction entre le conducteur métallique et le substrat se produisent non seulement au niveau de l'aire de connexion ohmique entre le plot d'entrée et la couche diffusée, mais également au
niveau de l'aire de connexion ohmique entre le conducteur métal-
lique et l'aire de diffusion, qui est un noeud temporaire de courant élevé ou qui loge un fort courant dans les dispositifs semiconducteurs. Par exemple, dans les dispositifs semiconducteurs
conçus pour fonctionner sous 5 volts, le court-circuit de la jonc-
tion peut être Drovoqué par un champ électrique intense limité à une pointe ou un creux de la surface dans l'aire de connexion ohmique d'un noeud de survoltage o la tension de fonctionnements
survoltée jusqu'à 8 volts.
Le but de l'invention est de fournir un dispositif semi-
conducteur doté d'une région de puits qui empêche que la jonction entre le conducteur métallique et la région diffusée ne subisse un claquage, même en cas d'application d'une haute tension ou d'un
fort courant.
Selon un mode de réalisation de l'invention, une région diffusée profonde ayant une faible concentration et le même type de conductivité que la région diffusée décrite ci-après est formée sur le conducteur métallique et la région diffusée o une tension
élevée ou un fort courant sont appliqués.
La description suivante, conçue à titre d'illustration de
l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est une vue en plan de la région des plots d'entrée d'un dispositif semiconducteur selon l'invention; la figure 2 est une vue en section droite prise suivant la ligne x-x' de la figure 1; La figure 3 est le schéma de circuit d'un générateur de survoltage; la figure 4 est une vue en plan du substrat du dispositif
semiconducteur de la figure 3, fabriqué selon l'invention.
Sur la figure 1, apparaît la vue en plan d'un circuit de protection d'entrée appliqué à un dispositif semiconducteur ayant un puits de protection contre les claquages de jonction selon
l'invention.
Comme on le voit sur cette figure, le pLot d'entrée 10 est une couche conductrice métallique formée sur Le dessus d'un
oxyde de champ épais, qui est constituée d'aluminium ou d'un élé-
ment analogue et est connectée à une broche externe par un fil de liaison, une extrémité du plot d'entrée 10 ci-dessus mentionné étant connectée à une deuxième région semiconductrice 12 à haute concentration via une ouverture 13 afin de former un contact ohmique. Sous la région de contact ohmique reliée à la deuxième région semiconductrice 12 via l'ouverture 13, il est formé une première région semiconductrice 11 à faible concentration et ayant le même type de conductivité que la deuxième région semiconductrice 12, cette première région étant plus profonde que la deuxième région semiconductrice 12. Une couche d'oxyde de champ d!une
épaisseur de 300 à 400 nm est formée aans une région 15 à l'exté-
rieur de ladite deuxième région semiconductrice 12.
Ladite deuxième région semiconductrice 12 forme une couche semiconductrice constituant une région de diffusion à haute concentration et est connectée à un circuit de protection d'entrée,
non représenté, via une extrémité 14.
La figure 2 est une vue en section droite prise suivant
la ligne x-x' de la figure 1.
Ainsi qu'on peut le voir sur la figure, la première région semiconductrice 11 est formée sur le substrat semiconducteur
d'un premier type de conductivité et possède un type de conducti-
4 2606935
vité opposé, la deuxième région semiconductrice 12, qui présente une concentration élevée, une mince profondeur de jonction et le même type de conductivité que la première région semiconductrice 11, est formée pour servir de connexion ohmique, et la couche d'oxyde de champ épaisse 15 est formée à la surface, extérieurement à la deuxième région semiconductrice 12. L'ouverture 13 est formée entre des couches d'oxyde 3 d'une épaisseur d'environ 100 nm afin
de permettre une connexion avec ladite deuxième région semiconduc-
trice à concentration élevée, et la première région semiconductrice est formée sous l'ouverture 13. La couche de conducteur métallique 14 est connectée au plot 10 de la figure 1 via l'ouverture 13, et une couche de passivation 5 en BPSG (verre au borophosphosilicate) ou en PSG (verre au phosphosilicate) est formée sur toute la
surface semiconductrice.
Dans un mode particulier de l'invention, la dimension de ladite ouverture 13 est choisie à 1,4 x 1,4 pm, la distance entre les ouvertures 13 est choisie à 1,8 pm, et le nombre des ouvertures est égal à 3, mais on comprendra facilement que la formation de nombreuses ouvertures ayant une séparation suffisante conduit à une résistance ohmique réduite et à une couverture régulière par la
couche de conducteur métallique.
La première région semiconductrice 11 à faible concentra-
tion, dont le type de conductivité est le même que celui de la deuxième région semiconductrice 12 et est du type opposé à celui du substrat, est formée à environ 3-5 pm de profondeur et doit être
formée sous ladite ouverture 13 pour réaliser la connexion ohmique.
Ainsi, si l'on suppose l'application d'une haute tension via le plot d'entrée 10 de la figure 1, même si un champ électrique intense se concentre sur un creux ou une pointe au niveau de l'ouverture 13 sur la surface de la deuxième région semiconductrice 12, le claquage de jonction entre ladite couche conductrice métallique 14 et le substrat semiconducteur 1 ne se produit pas en raison de l'existence de la première région semiconductrice à faible concentration 11 qui est des dizaines de fois plus profonde que la deuxième région semiconductrice 12 et possède le même type
de conductivité que la deuxième région semiconductrice 12.
Ceci est dû au fait que l'intensité du champ électrique
entre la couche conductrice métallique 14 et le substrat semi-
conducteur 1 est en proportion inverse de la profondeur de la jonction.
De plus, la fabrication de ladite première région semi-
conductrice est effectuée pendant la formation de la région de
puits au cours du processus de fabrication des dispositifs semi-
conoucteurs CMOS à haute densité d'intégration, et les autres
processus sont faits par un procédé de fabrication classique.
La figure 3 est un schéma de circuit d'un générateur de survoltage doté d'un noeud de survoltage qui est utilisé dans les mémoires vives dynamiques DRAM classiques. Une borne d'entrée X est connectée au drain 26 d'un transistor de transfert 20 dont la
grille est connectée à la tension d'alimentation Vcc par l'inter-
médiaire d'une ligne en silicium polycristallin 27. La source dudit transistor 20 est connectée à la grille d'un transistor MOS 21 via une ligne conductrice métallique 24 et une ligne de silicium polycristallin 28, et elle est connectée à la grille d'un transistor MOS 31, qui forme un condensateur, via une ligne
de silicium polycristallin 23.
Le drain dudit transistor MOS 21 est connecté à la couche
conductrice métallique qui fournit la tension d'alimentation éLec-
trique Vcc, tandis que sa source est connectée en commun à la source et au drain dudit transistor 31 ainsi qu'au drain d'un
transistor MOS 22 via une ligne conductrice métallique 25.
La grille dudit transistor MOS 22 est connectée à une borne d'entrée Y via une ligne en silicium polycristallin 31', et
sa source est connectée à la terre via une ligne conductrice métal-
lique 30. Ainsi, si un niveau d'état haut (la tension Vcc) est appliqué à la borne d'entrée Y, le transistor MOS 22 passe alors dans l'état conducteur et le niveau logique du point du noeud de
sortie 33 passe dans l'état bas (potentiel de la terre).
6 2606935
Maintenant, si un état haut (tension Vcc) est appliqué à la borne d'entrée X dans des conditions telles que le transistor MOS 22 est non conducteur du fait du signal d'entrée d'état bas appliqué à la borne d'entrée Y, alors le transistor MOS 20 passe dans l'état conducteur, puis, au point du noeud 32, apparaît une tension Vcc-VT, qui représente la tension Vcc diminuée de la tension de seuil VT du transistor MOS, alors le transistor MOS 21 passe dans l'état conducteur, puis le point du noeud 33 de la
source dudit transistor MOS 21 s'élève jusqu'à la tension d'ali-
mentation électrique Vcc, après quoi la tension dudit point du noeud 32 s'élève jusqu'à Vcc + 2 VT, du fait de l'élévation amenée
par le condensateur élévateur 31.
Ainsi, une tension dépassant Vcc de 2 VT apparaît au point du noeud 32, et une tension supérieure à celle ci-dessus indiquée peut apparaître au point du noeud 32 en fonction de la conception du condensateur MOS 31. Ainsi, un court-circuit, comme précédemment mentionné, peut apparaître au niveau de la région de connexion ohmique se trouvant entre la région de diffusion de
source du transistor MOS 20 et la ligne conductrice métallique 24.
Lorsque la dimension du transistor MOS 21 est grande et que le courant qui passe dans le transistor MOS est important, la haute tension induite par la chute de tension aux bornes de la résistance dj fait de l'existence dudit courant important au niveau de la région de connexion ohmique entre la ligne conductrice métallique 29 qui délivre la tension d'alimentation électrique Vcc et la région de diffusion de drain dudit transistor 21, peut amener un court-circuit, comme ci-dessus mentionné. Ainsi, on peut éviter les phénomènes de court-circuit ci-dessus mentionnés en formant, comme représenté sur la figure 2, une première région conductrice du même type de conductivité que la région de diffusion décrite ci-dessous sous ledit point du noeud 32 et une région de connexion ohmique entre la ligne conductrice métallique 29 et la région de drain
diffusée o circule un courant important.
La figure 4 est une vue en plan du générateur de survol-
taoe de la figure 3, réalisé sur un substrat conducteur. La borne
7 2606935
d'entrée X est connectée à la ligne conductrice métallique 26 et forme une connexion ohmique avec une région de diffusion 60 à concentration élevée qui posséde un type de conductivité opposé à celui du substrat semiconducteur et est formée par une implantation ionique auto-alignée via une ouverture 44 après la formation de la ligne en silicium polycnistallin 27. Sous ladite ligne de silicium polycristallin 27, une pellicule isolante de grille du transistor MOS 20 est placée en contact avec le substrat semiconducteur, les régions de diffusion de drain 42 et de diffusion de source 43 formées par ladite région de diffusion 60 à concentration élevée sont placées sous ladite pellicule isolante de grille, et la région de diffusion de source 43 est connectée à la ligne conductrice
métallique 24 via une ouverture 45. Ladite ligne conductrice métal-
lique 24 est connectée à la ligne en silicium polycristallin 28 qui forme l'électrode de grille du transistor MOS 21 via l'ouverture 46
d'une pellicule isolante inférieure. Au-dessous de la ligne conduc-
trice métallique, se trouve une pellicule isolante de grille et, après formation de la ligne de silicium polycristallin 28, on forme, par implantation ionique, comme précédemment mentionné, une région de diffusion mince 64 ayant un type de conductivité opposé à celui du substrat, de même qu'on forme une région de diffusion de drain 47 et une région de diffusion de source 48 du transistor MOS
21. Une couche de silicium polycristallin 50 formée sur la pelli-
cule isolante de grille mince au-dessus de ladite région de diffu-
sion 64 fait fonction d'électrode de grille pour le transistor MOS, et ladite région de silicium polycristallin 52 est connectée à la ligne conductrice métallique 23 via l'ouverture 51 formée dans la
pellicule isolante supérieure.
La région de diffusion de drain et de source du tran-
sistor MOS 31 de la figure 3 est connectée à la région de diffusion de source 48 dudit transistor MOS 21 via une ouverture 49 ménagée dans la pellicule isolante et la ligne conductrice métallique 25 formée au-dessus de ladite pellicule isolante. Une région de drain 56 d'une région de diffusion 54 à concentration élevée ayant une conductivité de type opposé à celui du substrat, qui est formée via
8 2606935
la ligne en silicium poLycristaLLin 31' au-dessus de La peLLicuLe isolante de griLLe du transistor MOS 22 par auto-alignement de La même manière que ci-dessus indiquée, est connectée à Ladite ligne conductrice métaLLique 25 via une ouverture 53 formée dans La peLLicule isoLante, et une région de diffusion de source 57 dudit transistor 22 est connectée à La terre via une ouverture 58 et la
ligne conductrice métaLLique 30. L'extrémité de La région de diffu-
sion 64 et l'extrémité de La ligne en silicium poLycristaLLin 27 faisant fonction d'électrode de grille du transistor MOS 20 sont connectées, via des ouvertures 61 et 41 ménagées dans la pellicule isolante, à la ligne conductrice métallique 40 par laquelle la
tension d'alimentation électrique Vcc est appliquée.
Ainsi, l'aire de connexion de la figure 4 qui correspond au point du noeud de survoltage 32 de la figure 3 se trouve là o la ligne conductrice métallique 24 est connectée à la région de diffusion 60 via l'ouverture 45, et la région de circulation du courant fort se trouve là o la ligne conductrice métallique 40 est connectée à la région de diffusion 64 via l'ouverture 61. Ainsi, la formation de régions de diffusion profondes à faible concentration
ayant le même type de conductivité que lesdites régions de diffu-
sion 60 et 64 sous lesdites ouvertures 45 et 61 permet d'éviter un
claquage de jonction, comme ci-dessus mentionné.
On comprendra facilement que La section droite présentée pour cette région est la même que celle de la figure 2. On pourra également comprendre que le processus de fabrication de cette région de diffusion est identique à celui de la région de puits des
transistors CMOS classiques.
Ainsi, comme précédemment mentionné, l'invention a pour avantage d'augmenter la marge de sauvegarde même en cas d'erreur d'alignement dans le processus de fabrication de la connexion
ohmique, ainsi que d'augmenter la fiabilité des dispositifs semi-
conducteurs en empêchant que ces dispositifs semiconducteurs ne tombent en panne à la suite d'une décharge électrique provoquée pendant une manipulation à la main et qu'il ne se produise un claquage de jonction au niveau du noeud de survoltage ou bien dans
9 2606935
la région o un courant intense circule, grâce à la formation d'une région de diffusion à faible concentration ayant le même type de conductivité et une profondeur dix fois plus grande que la région de diffusion précédemment décrite afin d'éviter l'apparition d'un court- circuit avec le potentiel de la terre en raison d'un claquage de jonction dans la région de connexion de la couche conductrice métallique et de la région de diffusion o un courant intense circule. Bien entendu, l'homme de l'art sera en mesure d'imaginer,
à partir du dispositif dont la description vient d'être donnée à
titre simclement illustratif et nullement limitatif, diverses
variantes et modifications ne sortant pas du cadre de l'invention.
Claims (2)
1. Dispositif semiconducteur à protection contre un claquage de jonction, destiné à des dispositifs semiconducteurs comportant une profondeur de jonction fine sur un substrat semiconducteur (1) d'un premier type de conductivité, caractérisé en ce qu'il comprend: une ligne conductrice métallique (10) o une haute tension est appliquée; une deuxième région semiconductrice (12) possédant une concentration élevée et ayant un type de conductivité opposé au
premier type de conductivité, qui est connectée à la ligne conduc-
trice métallique par l'intermédaire d'ouvertures (13) de la pelli-
cule isolante; et une première région semiconductrice (11) ayant le même type de conductivité que la deuxième région semiconductrice, et étant formée plus profondément, en profondeur de jonction, que
ladite deuxième région semiconductrice sous les ouvertures desti-
nées à réaliser la connexion ohmique sur la surface de ladite
deuxième région semiconductrice.
2. Dispositif selon la revendication 1, caractérisé en outre en ce que la première région semiconductrice correspond à la région
de puits d'un transistor CMOS.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860009799A KR900008746B1 (ko) | 1986-11-19 | 1986-11-19 | 접합 파괴장치 반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2606935A1 true FR2606935A1 (fr) | 1988-05-20 |
| FR2606935B1 FR2606935B1 (fr) | 1990-10-19 |
Family
ID=19253485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8715955A Expired - Lifetime FR2606935B1 (fr) | 1986-11-19 | 1987-11-18 | Dispositif semiconducteur a protection contre les claquages de jonction |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4920445A (fr) |
| JP (1) | JPH01125862A (fr) |
| KR (1) | KR900008746B1 (fr) |
| DE (1) | DE3737450C2 (fr) |
| FR (1) | FR2606935B1 (fr) |
| GB (1) | GB2199185B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918505A (en) * | 1988-07-19 | 1990-04-17 | Tektronix, Inc. | Method of treating an integrated circuit to provide a temperature sensor that is integral therewith |
| DE4022022C2 (de) * | 1989-07-12 | 1995-09-28 | Fuji Electric Co Ltd | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz |
| JPH03272180A (ja) * | 1990-03-22 | 1991-12-03 | Toshiba Corp | 半導体集積回路 |
| US5221635A (en) * | 1991-12-17 | 1993-06-22 | Texas Instruments Incorporated | Method of making a field-effect transistor |
| US5246388A (en) * | 1992-06-30 | 1993-09-21 | Amp Incorporated | Electrical over stress device and connector |
| US5369041A (en) * | 1993-07-14 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a silicon controlled rectifier |
| JP2611639B2 (ja) * | 1993-11-25 | 1997-05-21 | 日本電気株式会社 | 半導体装置 |
| US5962898A (en) * | 1994-04-11 | 1999-10-05 | Texas Instruments Incorporated | Field-effect transistor |
| US5563438A (en) * | 1994-10-26 | 1996-10-08 | Alliedsignal Inc. | Rugged CMOS output stage design |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5705841A (en) * | 1995-12-22 | 1998-01-06 | Winbond Electronics Corporation | Electrostatic discharge protection device for integrated circuits and its method for fabrication |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| GB2034974A (en) * | 1978-11-16 | 1980-06-11 | Gen Electric Co Ltd | Field effect semiconductor devices |
| GB2088129A (en) * | 1980-11-20 | 1982-06-03 | Suwa Seikosha Kk | An integrated circuit mosfet and a method of making the same |
| JPS5990958A (ja) * | 1982-11-16 | 1984-05-25 | Nec Corp | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5392675A (en) * | 1977-01-26 | 1978-08-14 | Nippon Precision Circuits | Protecting circuit |
| JPS5715459A (en) * | 1980-07-01 | 1982-01-26 | Fujitsu Ltd | Semiconductor integrated circuit |
| IT1151504B (it) * | 1981-01-30 | 1986-12-24 | Rca Corp | Circuito di protezione per dispositivi a circuito integrato |
| JPS583285A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 半導体集積回路の保護装置 |
| JPS5948951A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体保護装置 |
| SE435436B (sv) * | 1983-02-16 | 1984-09-24 | Asea Ab | Tvapoligt overstromsskydd |
| JPS6024662A (ja) * | 1983-07-21 | 1985-02-07 | Ricoh Co Ltd | デ−タ転送回路 |
| EP0157389B1 (fr) * | 1984-03-31 | 1991-06-26 | Kabushiki Kaisha Toshiba | Dispositif de protection pour un transistor MOS |
| DE3586268T2 (de) * | 1984-05-03 | 1993-02-25 | Digital Equipment Corp | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. |
| JPS60246665A (ja) * | 1984-05-22 | 1985-12-06 | Nec Corp | 入力保護装置 |
| JPS6132464A (ja) * | 1984-07-24 | 1986-02-15 | Nec Corp | Ｃｍｏｓ型集積回路装置 |
| JPS6167952A (ja) * | 1984-09-11 | 1986-04-08 | Nec Corp | Ｃｍｏｓ半導体装置 |
| JPS61158175A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | プレ−ナ型トランジスタ装置 |
| SE455552B (sv) * | 1985-02-26 | 1988-07-18 | Asea Ab | Halvledaranordning innefattande en overspenningsskyddskrets |
| GB2179495B (en) * | 1985-08-09 | 1989-07-26 | Plessey Co Plc | Protection structures for integrated circuits |
| GB2179494B (en) * | 1985-08-09 | 1989-07-26 | Plessey Co Plc | Protection structures for integrated circuits |
| IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
| US4739437A (en) * | 1986-10-22 | 1988-04-19 | Siemens-Pacesetter, Inc. | Pacemaker output switch protection |
-
1986
- 1986-11-19 KR KR1019860009799A patent/KR900008746B1/ko not_active IP Right Cessation
-
1987
- 1987-11-04 DE DE3737450A patent/DE3737450C2/de not_active Expired - Lifetime
- 1987-11-17 US US07/121,843 patent/US4920445A/en not_active Expired - Lifetime
- 1987-11-18 FR FR8715955A patent/FR2606935B1/fr not_active Expired - Lifetime
- 1987-11-19 JP JP62290775A patent/JPH01125862A/ja active Pending
- 1987-11-19 GB GB8727134A patent/GB2199185B/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| GB2034974A (en) * | 1978-11-16 | 1980-06-11 | Gen Electric Co Ltd | Field effect semiconductor devices |
| GB2088129A (en) * | 1980-11-20 | 1982-06-03 | Suwa Seikosha Kk | An integrated circuit mosfet and a method of making the same |
| JPS5990958A (ja) * | 1982-11-16 | 1984-05-25 | Nec Corp | 半導体装置 |
Non-Patent Citations (3)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 5, octobre 1981, pages 2543-2544, Armonk, New York, US; H.J. GEIPEL et al.: "Method for making an fet having high conductivity gate, source and drain electrodes" * |
| INTERNATIONAL ELECTRON DEVICES MEETING, San Francisco, CA, 13-15 décembre 1982,pages 254-257, IEEE, New York, US; H. SAKUMA et al.: "Parasitic effect-free, high voltage MOS ICs with shielded source structure" * |
| PATENT ABSTRACTS OF JAPAN, vol. 8, no. 206 (E-267)[1643], 20 septembre 1984; & JP-A-59 90 958 (NIPPON DENKI K.K.) 25-05-1984 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US4920445A (en) | 1990-04-24 |
| DE3737450A1 (de) | 1988-06-01 |
| GB2199185A (en) | 1988-06-29 |
| FR2606935B1 (fr) | 1990-10-19 |
| KR900008746B1 (ko) | 1990-11-29 |
| DE3737450C2 (de) | 1994-04-07 |
| GB2199185B (en) | 1991-03-27 |
| JPH01125862A (ja) | 1989-05-18 |
| GB8727134D0 (en) | 1987-12-23 |
| KR880006782A (ko) | 1988-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0357528B1 (fr) | Transistor MOS composite et application à une diode roue libre | |
| FR2812972A1 (fr) | Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques | |
| FR2606935A1 (fr) | Dispositif semiconducteur a protection contre les claquages de jonction | |
| FR2623018A1 (fr) | Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable | |
| EP0821411A1 (fr) | Assemblage monolithique d'un transistor IGBT et d'une diode rapide | |
| EP0554191B1 (fr) | Composant de protection pour un circuit dans une automobile | |
| FR2773265A1 (fr) | Circuit de protection d'interface d'abonnes | |
| FR2694851A1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré. | |
| EP0392944B1 (fr) | Résistance spirale haute tension | |
| FR2717308A1 (fr) | Dispositif de protection contre des surtensions dans des circuits intégrés. | |
| EP0326777B1 (fr) | Structure de protection d'un accès à un circuit intégré | |
| FR2640081A1 (fr) | Transistor a effet de champ vertical | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| WO2000025363A1 (fr) | Composant de puissance portant des interconnexions | |
| FR2589278A1 (fr) | Dispositif electronique pour proteger des circuits integres des charges electrostatiques et procede pour le fabriquer | |
| FR2741999A1 (fr) | Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande | |
| EP0246139B1 (fr) | Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS | |
| FR2503933A1 (fr) | Circuit integre comprenant un reseau de transistors | |
| FR2490405A1 (fr) | Dispositif a circuit integre semi-conducteur | |
| FR2784801A1 (fr) | Composant de puissance portant des interconnexions | |
| FR2738682A1 (fr) | Dispositif de protection contre des surtensions | |
| FR2536910A1 (fr) | Transistor a effet de champ a double grille de haute puissance | |
| EP1384267B1 (fr) | Dispositif d'ajustement des circuits avant mise en boitier | |
| FR2904473A1 (fr) | Dispositif de protection d'un circuit integre contre les decharges electrostatiques | |
| EP0297963B1 (fr) | Procédé de connexion par laser d'un conducteur à une région dopée du substrat d'un circuit intégré, et circuit intégré mettant en oeuvre le procédé |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |