FR2640081A1 - Transistor a effet de champ vertical - Google Patents
Transistor a effet de champ vertical Download PDFInfo
- Publication number
- FR2640081A1 FR2640081A1 FR8916139A FR8916139A FR2640081A1 FR 2640081 A1 FR2640081 A1 FR 2640081A1 FR 8916139 A FR8916139 A FR 8916139A FR 8916139 A FR8916139 A FR 8916139A FR 2640081 A1 FR2640081 A1 FR 2640081A1
- Authority
- FR
- France
- Prior art keywords
- window
- grid
- channel region
- elongated
- contact layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 206010020649 Hyperkeratosis Diseases 0.000 claims 2
- 108091006146 Channels Proteins 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000005553 drilling Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'invention concerne un dispositif à semiconducteur comprenant plusieurs transistors à effet de champ verticaux qui contiennent chacun une région semiconductrice 3, une grille 5 placée sur une première surface de la région semiconductrice, une fenêtre allongée 5aformée dans la grille, une région de canal 6 principalement située à l'intérieur des frontières de la fenêtre et à l'intérieur de la région semiconductrice, une couche de source 7 principalement située à l'intérieur des frontières de la fenêtre et à l'intérieur de la région de canal, plusieurs couches de contact 8 situées à l'intérieur des frontières de la fenêtre et à l'intérieur de la couche de source de façon que les couches de contact soient en contact avec la région de canal, où les couches de contact sont réparties suivant une configuration allongée s'étendant dans la direction d'allongement de la fenêtre allongée, une électrode de source 10 connectant électriquement et mettant en court-circuit les couches de contact et la couche de source, ainsi qu'une électrode de drain placée sur l'autre surface de la région semiconductrice.
Description
La présente invention concerne un transistor à effet de
champ vertical genéralement connu sous l'appellation de MOS auto-
aligné à diffusion (DMOS), qui est conçu pour être incorporé dans
un élément séparé-ou dans un dispositif à circuit intégré.
S05 Par comparaison avec un transistor à effet de champ MOS ordinaire, un transistor à effet de champ dit vertical est mieux adapté à une large gamme d'applications, en particulier comme transistor de puissance haute fréquence en raison de sa tension de rupture élevée et de sa grande capacité en courant. Le transistor à
effet de champ vertical comprend un grand nombre de micro-
transistors connectés en parallèle et fabriqués à l'aide des
techniques des circuits intégrés. Ils conviennent donc à l'incorpo-
ration non seulement dans un élément séparé, comme un transistor de puissance, mais aussi dans un circuit intégré, pour exciter
directement une charge.
Les figures 3(a) et 3(b) représentent un transistor à
effet de champ vertical du type à canal n selon la technique anté-
rieure, qui est conçue pour être incorporé dans un élément séparé.
La figure 3(a) représente une vue en plan partiellement agrandie du dispositif classique, et le figure 3(b) représente une vue en coupe
suivant la ligne X-X de la figure 3(a).
Sur la figure 3(b), une couche de drain de type n,
possédant une forte concentration en impureté et une faible résis-
tance, porte une région semiconductrice épitaxiale de type n, ou
autre, qui fait fonction de région de drain pendant le fonction-
nement du dispositif, une très mince pellicule d'oxyde de grille.4, et une couche 5 de silicium polycristallin, ou autre. De plus, un grand nombre de fenêtres carrées 5b dont le côté a typiquement une longueur de quelques microns à une dizaine de microns sont formées dans la grille 5 et sont disposées suivant un réseau carré, comme représenté sur la figure 5(a). Les fenêtres 5b peuvent également
être hexagonales et être disposées suivant un réseau hexagonal.
On diffuse une région 6 de canal de type p par implanta-
tion ionique à travers la fenêtre 5, la grille 5 faisant fonction de masque, de façon qu'une partie périphérique de la région de canal 6 se forme au-dessous de- la grille 5. Ensuite, on diffuse une couche 7 de source de type n fortement dopée à travers la fenêtre 5b, la grille 5 faisant fonction de masque, jusqu'à une profondeur moins grande que celle de la région de canal 6 et de façon qu'une partie périphérique de la couche de source 7 soit formée au-dessous de la grille 5. De plus, on diffuse une couche 8 de contact de type p fortement dopée à travers la partie centrale de la fenêtre 5b et la couche de source 7 de manière à atteindre la
région de canal 6, comme on peut le voir sur la figure 3(b).
Ensuite, on peut déposer sur la grille 5 une pellicule isolante 9, constituée par une pellicule d'oxyde, ou autre, et on forme sur la pellicule 9 une électrode de source 10 de façon que l'électrode de source 10 soit électriquement connectée aux surfaces de la couche de source 7 et de la couche de contact 8 à travers la fenêtre 5b, comme représenté sur la figure 3(b). Pour la commodité de la représentation graphique, la figure 3(a) ne montre pas
l'électrode de source 10.
Comme on peut le voir sur la figure 3(b), une borne de grille G, une borne de source S et une borne de drain D sont respectivement connectées à la grille 5, à l'électrode de source 10 et à l'électrode de drain 11 et font saillie de celles-ci. Pour cette configuration, le transistor fonctionne dans un état, pour lequel, par exemple, la borne de drain D est connectée à un
potentiel positif et la borne de source S est connectée à la terre.
Lorsqu'on applique un potentiel positif à la borne de grille G, il se forme un canal de type n à la surface de la région de canal 6 et audessous de la grille 5. Des électrons e, qui constituent les porteurs majoritaires, entrent dans la région semiconductrice 3 en
provenance de la couche de source 7 via le canal de type n nouvel-
lement formé, comme représenté sur la figure 3(b). Des électrons e atteignent la couche de drain 2 en passant verticalement dans la
région semiconductrice 3.
La couche de source 7 et la couche de contact 8 sont mises en courtcircuit par l'électrode de source 10, si bien que la région de canal 6 est maintenue à un potentiel sensiblement égal à celui de la couche de source 7, ce qui stabilise la tension de seuil de grille du transistor à effet de champ. La tension d'alimentation appliquée pendant l'état'bloqué du fonctionnement est principalement portée par une couche de déplétion qui s'étend depuis la jonction p-n entre- La région semiconductrice 3 et la région de canal 6 dans la région semiconductrice 3, ce qui donne au transistor à effet de champ vertical la possibilité de voir une grande résistance à la rupture. De plus, puisque la capacité en courant du transistor à effet de champ vertical est déterminée par la largeur de canal, c'est-à-dire par la longueur périphérique de la couche de source 7, la capacité en courant peut être
renforcée, et la résistance électrique d'état conducteur du transi-
stor peut être réduite de manière correspondante, par augmentation de la somme des longueurs périphériques de la couche de source 7
par unité de puce. On peut réaliser ceci en procédant à une ninia-
turisation des motifs des micro-transistors connectés en parallèles jusqu'à la limite maximale autorisée par la précision de la
technique de photogravures utilisée.
On va maintenant expliquer le problème associé à la dis-
position présentée par le transistor à effet de champ vertical classique. Comme décrit ci-dessus, bien que la tension appliquée au transistor à effet de champ vertical soit principalement portée par la région semiconductrice 3, lorsqu'une surtension est appliquée à une longueur de canal très courte, de 1 à 2 pm typiquement, il
devient impossible de contrôler la situation du fait de la produc-
tion d'un perçage dans le canal. Lorsqu'on tente d'empêcher le perçage du canal en élevant la tension de perçage, la capacité en
courant du transistor tend à diminuer.
*Comme on peut le voir sur la figure 3(a), la production
d'un perçage tend à être due à une concentration du champ électri-
que au niveau des coins des motifs de diffusion carrés de la région de canal 6 et de la couche de source 7. Pour réduire le plus possible la concentration du champ électrique, on a envisagé des mesures visant à connecter mutuellement les parties de coins de quatre régions de canal 6 adjacentes à l'aide de couches de connexion 6a de manière à former une confuguration en X, comme représenté sur la figure 3(b), o une seule de ces couches connectrices 6a est représentée. Toutefois, en partie du fait que le courant de canal tend à s'écouler intrinsèquement plutôt par les parties de coins, il ne restera oue peu de courant pour passer dans
les parties de coins en résultat des mesures ci-dessus decrites.
Ceci provoque une réduction de la longueur périphérique effective
de la couche de source 7 et, par conséquent, une diminution impor-
tante de la capacité en courant du transistor. De plus, puisque la couche de connexion 6a doit être formée par diffusion avant la
formation de la grille 5, la technique de diffusion dite d'auto-
alignement, qui est exécutée dans le cas de la formation de la région de canal 6 et de la couche de source 7 par utilisation de la grille comme masque, n'est plus possible. Ainsi, la diffusion de la couche de connexion 6a exige un traitement photo d'une haute précision en vue d'augmenter le temps de travail par unité
produite.
Dans le cas o la région de canal 6 et la couche de source 7 présentent, comme précédemment mentionné, des formes hexagonales, la concentration du champ électrique au niveau du coin hexagonal de 120 est nettement inférieure à celle du cas des formes carrées possédant un coin de 90 . Toutefois, des résultats expérimentaux ont montré que cet effet ne pouvait pas se comparer avec celui obtenu lorsqu'on réalise les couches connectrices 6a. De plus, lorsqu'on construit un transistor à effet de champ vertical
dans un dispositif à circuit intégré, le nombre de micro-
transistors connectés en parallèle est typiquement de 10, ou autre. Par conséquent, il est assez difficile de placer les transistors suivant une configuration hexagonale. Ainsi, il existe une limite inférieure à la taille des micro-transistors qui est déterminée par la précision de la technique disponible pour le traitement photo. Si l'on tente de loger un nombre prescrit de micro-transistors à l'intérieur d'une aire prévue, ou bien l'aire n'est pas utilisée efficacement, ou bien il faut l'augmenter pour
loger la disposition hexagonale.
C'est donc un but de l'invention de fournir une solution aux problèmes précédents associés aux transistors à effet de champ classiques. Un autre but de l'invention est de produire un transistor à effet de champ verticaL qui évite Les concentrations localisées
de champ électrique à L'intérieur de sa partie de canal et qui -
posséde une grande capacité en courant.
Pour réaliser les buts ci-dessus énoncés, le transistor à
effet de champ vertical selon l'invention comprend une région semi-
conductrice, une grille disposée sur une première face de la région semiconductrice, une fenêtre allongée formée dans la grille, une région de canal située principalement à l'intérieur des frontières de la fenêtre et à l'intérieur de la région semi-conductrice, une couche de source principalement située à l'intérieur des frontières de la fenêtre et à l'intérieur de la région de canal, plusieurs couches de contact situées à l'intérieur des frontières de la fenêtre et à l'intérieur de la couche de source de façon que les couches de contact soient en contact avec la région de canal, o les couches de contact sont réparties suivant une configuration allongée s'étendant dans la direction d'allongement de la fenêtre allongée, une électrode de source connectant électriquement et mettant en court-circuit les couches de contact et la couche de source, et une électrode de drain disposée sur l'autre surface de La
région semiconductrice.
Plus spécialement, la fenêtre allongée et la configura-
tion allongée du transistor à effet de champ vertical de l'inven-
tion sont dotées d'extrémités arrondies régulièrement, c'est-à-dire sans points formant des coins. On diffuse la région de canal et la région de source au travers de la fenêtre de la grille suivant un auto-alignement analogue à celui du procédé classique, en utilisant la grille comme masque respectif. Ainsi, on peut former les deux couches sous forme de configurations allongées sans points aigus, en correspondance avec la forme de la fenêtre. La capacité en courant du transistor à effet de champ vertical varie avec la longueur de la configuration allongée, c'està-dire la longueur périphérique, d'une couche de source et est principalement déterminée par le nombre des régions de canal, lequel est identique à celui du cas du procédé classique. Par conséquent, selon l'invention, on peut normalement disposer côte à côte plusieurs couches de source, ou un grand nombre de celles-ci, de façon que les configurations allongées soient disposées parallèLement les
unes aux autres.
Pour obtenir la capacité en courant la plus grande pos-
sible à partir d'une aire prédéterminée qui est attribuée au transi-
stor à effet de champ vertical, il est nécessaire de former le plus grand nombre possible de couches de source à l'intérieur de l'aire en réduisant la largeur de la configuration allongée de chaque couche de source ou la largeur de la configuration de fenêtre ouverte dans la grille jusqu'à la plus petite valeur qui est autorisée par la précision du traitement photo. Toutefois, en pratique, l'électrode de source établit un contact électrique avec la couche de source et les couches de contact se trouvant à
l'intérieur de la grille, comme mentionné en relation avec la des-
cription ci-dessus de la structure, de sorte que, pour servir au traitement photo, on prend la largeur de l'électrode de source ou de la couche de contact comme dimension minimale admissible. Par conséquent, pour obtenir, selon l'invention, une capacité maximale en courant, ce qui est le plus souhaitable est de choisir la largeur de l'électrode de source ou de la couche de contact de
façon qu'elle ait la valeur la plus petite possible qui soit compa-
tible avec la précision du traitement photo.
Selon l'invention, comme ci-dessus mentionné, on forme une fenêtre allongée dans la grille, on forme également la couche de source et la région de canal suivant des configurations en forme de bandes allongées par un processus de diffusion utilisant la grille comme masque, et on place plusieurs couches de contact à l'intérieur de la couche de source suivant une configuration allongée s'étendant dans la direction d'allongement de la fenêtre allongée et de la couche de source. Par conséquent, l'invention posséde une structure dans laquelle plusieurs micro-transistors classiques, disposés suivant une direction prédéterminée, sont mutuellement reliés de manière à former une bande. Par conséquent, les points aigus de la couche de source, ou autre, qui sont formés dans chacun des micro-transistors classiques sont éliminés, de sorte qu'il n'existe qu'une faible possibilité qu'une concentration
de champ électrique soit créée à l'intérieur de La partie de canal.
En résultat, on améliore la tension de perçage. On peut réduire la concentration du champ électrique aux extrémités des configurations en forme de bandes, jusqu'à un niveau tel qu'il ne se produit aucune difficulté pendant l'utilisation pratique. On peut réaliser
cela par exemple en arrondissant les extrémités à la forme appro-
priée de demi-cercles. De plus, on peut relier ensemble plusieurs extrémités de bandes de manière à former une boucle sans fin si
cela est souhaitable.
D'autre part, lorsque les micro-transistors sont mutuel-
lement reliés comme ci-dessus indiqués, les longueurs périphériques combinées des parties reliées des couches de source ne peuvent pas être utilisées pleinement. Toutefois, en pratique, on peut rendre la longueur périphérique globale des couches de source plus- longue que dans le cas classique en disposant un plus grand nombre de bandes par aire unitaire grâce à une réduction de la largeur de
chaque bande, comme cela sera décrit dans la description des modes
de réalisation suivants. De plus, dans un transistor à effet de champ vertical destiné à être incorporé dans un dispositif à circuit intégré, on peut choisir la longueur de la bande ou des boucles de manière à couvrir toute l'aire attribuée au transistor,
sans être limité par la précision du traitement photo. Par consé-
quent, on peut augmenter la capacité en courant du transistor du
fait de l'augmentation de l'efficacité d'utilisation de l'aire.
La description suivante, conçue à titre d'illustration de
l'invention, vise à donner une meilleur compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: La figure 1(a) est une vue en plan agrandie de parties importantes d'un transistor à effet de champ vertical-du type à canal n selon l'invention; Les figures 1(b) et 1(c) sont respectivement des vues en coupe de l'invention suivant la ligne X-X et la ligne Y-Y de- la figure 1 (a); La figure 2 est une vue en plan agrandie de parties importantes d'un autre mode de réalisation de l'invention; La figure 3(a) est une vue en plan agrandie de parties importantes du transistor à effet de champ vertical de la technique antérieure; et La figure 3(b) est une vue en coupe du transistor à effet de champ vertical de la technique antérieure, suivant la ligne X-X
de la figure 3(a).
On notera que des symboles de référence identiques
désignent, sur tous les dessins, des parties identiques ou corres-
pondantes. Sur la figure 1(b) et la figure 1(c), on peut voir un substrat semiconducteur de type p 1 destiné au dispositif à circuit intégré, sur lequel on a fait diffuser une couche de drain de type n fortement dopée 2 sous forme d'une couche dite enterrée, une couche épitaxiale de type n d'une épaisseur de 10 à 20 pm par exemple, faisant fonction de région semi-conductrice, ainsi que cela se fait ordinairement. Dans le dispositif compLet, on isole la région semiconductrice vis-à-vis d'autres régions en formant une couche d'isolation de type p fortement dopée (non représentée) qui est suffisamment profonde pour atteindre le substrat I depuis la surface et qui possède une configuration telle qu'elle entoure la partie illustrée de la figure 1(a). Pour amener une borne de drain
de la couche de drain 2 jusqu'à l'extérieur, on réalise une pelli-
cule d'électrode qui établit un contact électrique avec la couche de drain 2, comme cela est habituel, après avoir fait diffuser une couche de connexion de type n fortement dopée depuis un point non représenté de la surface de la région semiconductrice 3 jusqu'à la
profondeur de la couche de drain 3, sous forme de couche enterrée.
Pour former un transistor à effet de champ vertical dans la partie représentée de la couche épitaxiale 3, on commence par couvrir la surface de la région semiconductrice 3 au moyen d'une mince couche d'oxyde de grille 4 d'environ 0,1 pm. On fait ensuite croître, sur une épaisseur de 0,5 à 1 pm, une couche de grille 5, par exemple une couche de silicium polycristallin, sur toute la surface de la pellicule d'oxyde de grille 4, et on réalise des fenêtres allongées 5a dans la surface par photogravure, comme représenté sur la figure 1(a). La fenêtre 5a du présent mode de réalisation
possède par exemple une largeur d'environ. 10 pm suivant la direc-
tion verticale et une longueur d'environ 60 pm suivant la direction
horizontale, et ses deux parties terminales sont formées en demi-
cercles, comme représenté sur la figure 1(a). On notera que, sur la figure 1(a), l'électrode de source 10 n'est pas représentée,
pour faciliter l'illustration.
Ensuite, on fait diffuser une région de canal de type p 6 ayant une concentration en impureté prescrite jusqu'à une épaisseur d'environ 3 pm par exemple, par moyen d'une implantation ionique du type auto-alignement, suivie d'une diffusion thermique, de sorte que sa périphérie s'étend d'environ 2 à 3 pm au-dessous de la grille 5 autour de la périphérie de la fenêtre 5a. Ensuite, on fait
diffuser une couche de source de type n 7 possédant une concentra-
tion en impureté d'environ 102 atomes/cm3 par le moyen d'une implantation ionique, la grille 5 faisant fonction de masque, comme ci-dessus indiqué, et on la fait diffuser sur la région de canal 6, mais seulement jusqu'à une profondeur qui est inférieure à celle de la région de canal 6, par exemple 1,5 lim. On forme la couche de source 7 de façon qu'une partie de sa périphérie s'étende au-dessous de la grille 5, sur une moindre étendue que.la région de canal 6, ce qui donne une longueur de canal d'environ I à 1,5 pm par exemple jusqu'à la région de canal 6 sous la grille 5. On fait diffuser- la région de canal 6 et la région de source 7 suivant la
même configuration en forme de bande allongée que pour la grille 5.
Dans le présent mode de réalisation, les couches de contact de type p 8 possèdent une forte concentration en impureté, d'environ 1019 atomes/cm3, et on les forme en configurations carrées dans une technique classique de traitement photo, de façon qu'elles présentent une longueur de côté d'environ 5 pm par exemple. On dispose plusieurs des couches de contact 8 - à l'intérieur de la couche de source 7, laquelle est formée suivant une configuration allongée comme représenté sur la figure 1(a), et on les fait diffuser jusqu'à une profondeur telle qu'elles se connectent avec la région de canal 6, au-dessous de chacune des couches de contact 8, la séparation mutuelle étant d'environ 5 pm par exemple. Dans le présent mode de réalisation, la taille de la couche de contact 8 est déterminée par la taille de couche minimale
autorisée par la technique de traitement photo utilisée.
Une fois achevée la diffusion des couches semi-
conductrices comme ci-dessus indiquée, on fait déposer une pellicule isolante 9 d'oxyde, ou autre, sur toute la surface jusqu'à une épaisseur de 1 à 2 pm, on réalise par photogravure une fenêtre en utilisant une configuration de même forme mais de taille légèrement plus petite que la fenêtre 5a de la grille 5, et on forme, en une électrode de source 10, une pellicule de métal, par exemple de l'aluminium sur une épaisseur d'environ 1 pm, par évaporation sous vide ou pulvérisation, de façon que la pellicule
recouvre la surface, comme représenté sur les figures 1(b) et 1(c).
L'électrode de source 10 établit un contact électrique avec la couche de source 7 et les couches de contact 8 de manière à mettre
en court-circuit les surfaces de ces couches dans la fenêtre.
Ainsi, la région de canal 6, qui est connectée à la couche de contact 8, est placée sensiblement au même potentiel que la couche
de source 7.
La figure 2 représente une vue en plan d'un autre mode de réalisation de la présente invention, correspondant à la figure 1(a). Dans ce mode de réalisation, la fenêtre 5(a), qui est ouverte dans la grille 5, est allongée et semblable à la fenêtre de la figure 1(a), sauf que sa largeur est plus étroite, et vaut par exemple 7 pm environ. Le processus de diffusion de La région de canal de type p 6 et de la couche de source de type n 7 en bandes, la grille 5 étant utilisée comme masque, est identique à celui -du cas du mode de réalisation de la figure 1, et les parties des périphéries des couches qui s'étendent au-dessous de La grille 5 sont aussi du même ordre que dans le mode de réalisation de la figure 1(a). Toutefois, dans le présent mode de réalisation, on réalise une couche isolante 9 à la suite de la diffusion de la
région de canal 6 et de La couche de source 7, et on ouvre dans-
celle-ci des étroites fenêtres ayant une largeur de 3 pm par exemple et la même forme que la fenêtre de grille Sa. La largeur de
la fenêtre correspond à la taille minimale adminise par la techni-
que de traitement photo utilisée dans le présent mode de réaLisa-
tion. Ensuite, on fait diffuser plusieurs couches de contact 8 à L'intérieur de la couche de source 7, comme dans le mode de la figure 1(a) , en utilisant la pellicule isolante 9 comme une partie du masque. La longueur de chacune des couches de contact 8 suivant la direction horizontale de la figure est d'environ 5 pm par exemple, tandis que la largeur suivant la direction verticale est de l'ordre de 3 à 5'pm, ce qui est identique à la largeur de la fenêtre formée dans la pellicule isolante 9. Bien que ceci ne soit pas représenté sur la figure 2, une électrode de source 10 est réalisée de manière à établir un contact électrique entre la couche de contact 8 et la couche de source 7 au niveau des parties situées
entre les couches de contact.
Dans ce mode de réalisation, il est possible d'augmenter la capacité en courant du transistor d'une valeur d'environ 20 % de
celle du mode de réalisation de la figure 1(a) grâce à l'augmenta-
tion du nombre de bandes qui sont construites par aire unitaire. On réalise ceci grâce à une diminution de la largeur des bandes des couches de source 7 du fait qu'on donne à la largeur du contact
électrique entre l'électrode de source 10 et la couche semi-
conductrice se trouvant à l'intérieur de la pellicule isolante 9 une taille minimale de 3 pm, qui est admissible du point de vue de la technique utilisée de traitement photo. De plus, dans le présent mode de réalisation, l'aire du contact électrique entre la couche de source 7, l'électrode de source 10 et la couche de contact 8 est diminuée par rapport au cas du premier mode de réalisation, tandis que la couche de source 7 et la couche de contact 8 sont toujours
maintenues sensiblement au même potentiel.
Si l'on dispose d'une technique de traitement photo ayant une meilleure précision, on peut améliorer la capacité en courant en réduisant encore la taille minimale. Toutefois, il apparaîtra alors, dans une certaine mesure, un problème de concentration de champ électrique du fait de la diminution du rayon de courbure de la partie terminale des bandes des couches de source 7. Toutefois,
dans ce cas, il est possible d'éliminer le risque d'une concentra-
tion du champ électrique au niveau des extrémités des bandes en reliant mutuellement les extrémités des bandes comme représenté par la ligne C en trait interrompu de la figure 2, de manière à former une disposition en boucle ou en chaine ondulée, par exemple,
comme précédemment mentionné.
Comme précédemment décrit, le transistor à effet de champ vertical construit selon l'invention possède une forte résistance à la rupture qui autorise son utilisation avec des tensions comprises dans l'intervalle de 150 à 200 V, une capacité en courant dépassant 50 mA pour une aire de puce de 100 pm2, et il est susceptible de fonctionner jusqu'à des fréquences de I à 4 MHz. En outre, en ce qui concerne la tension de seuil de grille, il peut garantir de
manière stable une faible valeur, de 2 V environ.
Comme précédemment décrit, selon l'invention, la fenêtre devant être ouverte dans la grille du transistor à effet de champ vertical reçoit une forme allongée, la région de canal et la couche de source se trouvant à l'intérieur de celle-ci sont formées suivant une configuration en bandes avec une structure de double couche, comme dans le procédé de la technique antérieure, par diffusion de ces couches l'une après l'autre à travers la fenêtre de grille d'une manière qui permet à des parties de leur périphérie de s'étendre au-dessous de la grille, plusieurs couches de contact sont formées par diffusion de manière répartie à l'intérieur de la couche de source en forme de bande, et une électrode de source est prévue pour établir un contact électrique avec la couche de source
et les couches de contact à l'intérieur de la fenêtre de grille.
Par conséquent, il est possible de donner à la partie canal une
forme n'ayant pas de points aigus susceptibles de créer une concen-
tration de champ électrique, comme dans le cas de la structure classique qui comprend des micro-transistors intégrés de forme carrée ou de forme hexagonale. Par conséquent, il est possible d'augmenter la tension de fonctionnement du transistor à effet de champ vertical en la faisant passer de la classe de 100 V de la technique antérieure jusqu'à une classe de 200 V grâce à une amélioration notable de sa tension de perçage, et il est de même possible d'améliorer la capacité en courant du transistor d'environ à 30 %, bien que ceci puisse varier légèrement en fonction de la précision du traitement photo, grâce à une augmentation de la
longueur périphérique de La couche de source obtenue par augmenta-
tion du nombre de bandes par aire unitaire, cette dernière augmentation résultant de la diminution de la largeur de la confi-
guration en forme de bandes.
Toutefois, avec le mode de réalisation de la figure 2 ci-
dessus décrit, o on utilise la taille minimale autorisée par le traitement photo pour créer une fenêtre s'ouvrant dans la pellicule isolante, il n'est pas nécessaire d'effectuer un traitement photo
de haute précision pour la diffusion de chaque couche semi-
conductrice, y compris la couche de contact, et il est possible d'obtenir que le transistor à effet de champ vertical ait une grande capacité en courant grâce à l'utilisation de la taille
minimale autorisée par la technique utilisée de traitement photo.
L'invention convient parfaitement à la construction de plusieurs transistors à effet de champ verticaux à l'intérieur d'un
dispositif à circuit intégré, sous une taille relativement petite.
Bien qu'il existe inévitablement certaine restriction en ce qui concerne les aires qui doivent être attribuées à chaque transistors, il est possible de fixer arbitrairement la longueur de la bande du transistor à effet de champ vertical selon l'invention, de sorte qu'on peut augmenter la capacité en courant par aire
unitaire tout en faisant le meilleur usage de l'espace attribué.
Bien entendu, l'homme de l'art sera en mesure d'imaginer,
à partir du dispositif dont la description vient d'être donnée à
titre simplement illustratif et nullement limitatif, diverses
variantes et modifications ne sortant pas du cadre de l'invention.
Claims (10)
1. Dispositif à semiconducteur comprenant plusieurs transistors à effet de champ verticaux, caractérisé en ce que chacun des transistors a effet de champ verticaux comprend: une région semiconductrice (3); une grille (5) placée sur une première surface de Ladite région semiconductrice; une fenêtre allongée (5a) formée dans ladite grille; une région de canal (6) principalement située à l'intérieur des frontières de ladite fenêtre et à l'intérieur de ladite région semiconductrice; une couche de source (7) principalement située à l'intérieur des frontières de ladite fenêtre et à l'intérieur de ladite région de canal; plusieurs couches de contact (8) situées à l'intérieur des frontières de ladite fenêtre et à l'intérieur de ladite couche de source de façon que lesdites couches de contact soient en contact avec ladite région de canal, o lesdites couches de contact sont réparties suivant une configuration allongée s'étendant dans la direction d'allongement de ladite fenêtre allongée; une électrode de source (10) connectant électriquement et mettant en court-circuit lesdites couches de contact et ladite couche de source; et une électrode de drain (11) placée sur l'autre surface-de
ladite couche semiconductrice.
2. Dispositif à semiconducteur selon la revendication 1,
caractérisé en ce que ladite fenêtre allongée et ladite configura-
tion allongée ont des extrémités arrondies régulièrement.
3. Dispositif à semiconducteur selon la revendication 1,
caractérisé en ce que lesdits transistors à effet de champ verti-
caux sont reliés ensemble de manière à former une chaîne.
4. Dispositif à semiconducteur selon la revendication 1,
caractérisé en ce que lesdits transistors à effet de champ verti-
caux sont reliés ensemble de manière à former une boucle.
5. Dispositif à semiconducteur comprenant plusieurs transistors à effet de champ verticaux,caractérisé en ce que chacun des transistors à effet de champ verticaux comprend: une grille (5) placée sur une première surface d'une région semiconductrice (3), ladite région semiconductrice étant d'un premier type de conductivité; une fenêtre allongée (5a) formée dans ladite grille; une région de canal (6) d'un deuxieme type de conductivité, opposé audit premier type de conductivité, qui est principalement située à L'intérieur des frontières de Ladite fenêtre et à l'intérieur de ladite région semiconductrice jusqu'à une profondeur prescrite, o une partie de la périphérie de ladite région de canal s'étend sous ladite grille; une couche de source (7) dudit premier type de conductivité, qui est principalement située à L'intérieur des frontières de Ladite fenêtre et à l'intérieur de ladite région de canal jusqu'à une profondeur prescrite, o la profondeur de ladite couche de source est inférieure à celle de la région de canal, et o une partie de la périphérie de ladite couche de source s'étend au-dessous de ladite grille sur une moindre étendue que ladite région de canal; plusieurs couches de contact (8) du premier type de conductivité, situées à l'intérieur des frontières de ladite fenêtre et à l'intérieur de ladite couche de source, de façon que lesdites couches de contact soient en contact avec ladite région de canal, o lesdites couches de contact sont réparties suivant une configuration allongée s'étendant dans la direction d'allongement de ladite fenêtre allongée; une électrode de source (10) qui connecte électriquement -30 et met en court-circuit, via ladite fenêtre, les surfaces desdites couches de contact et de laditecouche de source en mettant en contact électrique ladite couche de source et au moins une partie de l'aire desdites couches de contact; et une électrode de drain (11) placée sur. l'autre surface de
ladite couche semiconductrice.
6. Dispositif à semiconducteur selon la revendication 5,
caractérisé en ce que ladite fenêtre allongée et ladite configura-
tion allongée ont des extrémités arrondies régulièrement.
7 Dispositif à semiconducteur comprenant plusieurs transistors à effet de champ verticaux, caractérisé en ce que chacun des transistors a effet de champ verticaux comprend: un substrat (1) d'un premier type de conductivité; une couche de drain (2) d'un deuxième type de conductivité, placée sur ledit substrat; une région semiconductrice (3) du deuxième type de conductivité, placée sur ledit drain; une pellicule d'oxyde de grille (4) placée à la surface de ladite région semiconductrice; une grille (5) placée sur ladite pellicule d'oxyde de grille; une fenêtre de grille allongée (5a) formée dans ladite grille; une région de canal (6) du premier type de conductivité, principalement située à l'intérieur des frontières de ladite fenêtre de grille et à l'intérieur de ladite région semiconductrice jusqu'à une profondeur prescrite, o une partie de la périphérie de ladite région de canal s'étend au-dessous de ladite grille;
une couche de source (7) du deuxième type de conduc-
tivité, principalement située à l'intérieur des frontières de ladite fenêtre de grille et à l'intérieur de ladite région de canal jusqu'à une profondeur prescrite, o la profondeur de ladite couche de source est inférieure à celle de ladite région de canal et o
une partie de la périphérie de ladite couche de source s'étend au-
dessous de ladite grille sur une moindre étendue que ladite région de canal; plusieurs couches de contact (8) du premier type de conductivité, situées à l'intérieur des frontières de ladite fenêtre de grille et à l'intérieur de ladite couche de source de façon que lesdites couches de contact soient en contact avec ladite région de canal et o lesdites couches de contact sont réparties suivant une configuration allongée s'étendant dans La direction de l'allongement de ladite fenêtre de grille allongée; une couche isolante (9) placée sur les surfaces de ladite grille, de ladite région de canal, de ladite couche de source et desdites couches de contact; - une fenêtre allongée de pellicule isolante formée dans ladite pellicule isolante; et une électrode de source (10) connectant électriquement les surfaces de ladite région de canal, de ladite couche de source,
desdites couches de contact et de ladite couche isolante.
8. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce que ladite fenêtre allongée de grille, ladite fenêtre allongée de pellicule isolante et ladite configuration allongée ont des extrémités arrondies régulièrement et n'ont pas de
points aigus.
9. Dispositif selon la revendication 7, caractérisé en ce que lesdites couches de contact sont diffusées en ladite région
semiconductrice après la formation de ladite couche isolante..
10. Dispositif selon la revendication 7, caractérisé en ce que lesdites couches de contact sont diffusées dans ladite région
semiconductrice avant la formation de ladite couche isolante.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308285A JPH0834312B2 (ja) | 1988-12-06 | 1988-12-06 | 縦形電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2640081A1 true FR2640081A1 (fr) | 1990-06-08 |
| FR2640081B1 FR2640081B1 (fr) | 1995-03-17 |
Family
ID=17979192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8916139A Granted FR2640081A1 (fr) | 1988-12-06 | 1989-12-06 | Transistor a effet de champ vertical |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0834312B2 (fr) |
| DE (1) | DE3940388A1 (fr) |
| FR (1) | FR2640081A1 (fr) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994011904A1 (fr) * | 1992-11-09 | 1994-05-26 | Harris Corporation | Dispositif et procede destines a ameliorer la capacite de conduction d'un dispositif semi-conducteur |
| EP0782201A1 (fr) * | 1995-12-28 | 1997-07-02 | STMicroelectronics S.r.l. | Structure intégrée d'un dispositif de puissance en technologie MOS |
| EP0841702A1 (fr) * | 1996-11-11 | 1998-05-13 | STMicroelectronics S.r.l. | DMOSFET latéral ou vertical avec haute tension de claquage |
| US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| US5900662A (en) * | 1995-11-06 | 1999-05-04 | Sgs Thomson Microelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
| US5981343A (en) * | 1995-10-30 | 1999-11-09 | Sgs-Thomas Microelectronics, S.R.L. | Single feature size mos technology power device |
| US6030870A (en) * | 1995-10-30 | 2000-02-29 | Sgs-Thomson Microelectronics, S.R.L. | High density MOS technology power device |
| US6090669A (en) * | 1995-10-09 | 2000-07-18 | Consorzio Per La Ricerca Sulla Microelectronics Nel Mezzogiorno | Fabrication method for high voltage devices with at least one deep edge ring |
| US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
| US6492691B2 (en) | 1998-05-26 | 2002-12-10 | Stmicroelectronics S.R.L. | High integration density MOS technology power device structure |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE517852C2 (sv) * | 1999-12-15 | 2002-07-23 | Ericsson Telefon Ab L M | Effekttransistormodul, effektförstärkare samt förfarande vid framställning därav |
| JP6858091B2 (ja) * | 2017-07-18 | 2021-04-14 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法 |
| WO2019077878A1 (fr) * | 2017-10-17 | 2019-04-25 | 富士電機株式会社 | Dispositif à semi-conducteur au carbure de silicium et procédé de fabrication associé |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688362A (en) * | 1979-12-19 | 1981-07-17 | Toshiba Corp | Vertical type power mos transistor |
| EP0159663A2 (fr) * | 1984-04-26 | 1985-10-30 | General Electric Company | Thyristors, transistors à effet de champ à électrode de porte isolée et MOSFETs à haute densité commandés par effet de champ utilisant une structure MOS formée dans une rainure de type V et procédé de fabrication |
| EP0255970A2 (fr) * | 1986-08-08 | 1988-02-17 | Philips Electronics Uk Limited | Procédé pour la fabrication d'un transistor à effet de champ à grille isolée |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5889864A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 絶縁ゲ−ト型半導体装置 |
| JPH0614550B2 (ja) * | 1984-05-26 | 1994-02-23 | 株式会社東芝 | 半導体装置 |
| JPS60254658A (ja) * | 1984-05-30 | 1985-12-16 | Toshiba Corp | 導電変調型ｍｏｓｆｅｔ |
| JPH0821553B2 (ja) * | 1986-02-03 | 1996-03-04 | 株式会社日立製作所 | 多重拡散方法 |
| JPS62232167A (ja) * | 1986-04-02 | 1987-10-12 | Nissan Motor Co Ltd | 半導体装置 |
-
1988
- 1988-12-06 JP JP63308285A patent/JPH0834312B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-06 DE DE19893940388 patent/DE3940388A1/de active Granted
- 1989-12-06 FR FR8916139A patent/FR2640081A1/fr active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688362A (en) * | 1979-12-19 | 1981-07-17 | Toshiba Corp | Vertical type power mos transistor |
| EP0159663A2 (fr) * | 1984-04-26 | 1985-10-30 | General Electric Company | Thyristors, transistors à effet de champ à électrode de porte isolée et MOSFETs à haute densité commandés par effet de champ utilisant une structure MOS formée dans une rainure de type V et procédé de fabrication |
| EP0255970A2 (fr) * | 1986-08-08 | 1988-02-17 | Philips Electronics Uk Limited | Procédé pour la fabrication d'un transistor à effet de champ à grille isolée |
Non-Patent Citations (2)
| Title |
|---|
| INTERNATIONAL ELECTRON DEVICES MEETING, TECHNICAL DIGEST, Washington, DC, 5-7 décembre 1983, pages 70-82, IEEE, New York, US; A.M. GOODMAN et al.: "Improved COMFETs with fast switching speed and high-current capability" * |
| PATENT ABSTRACTS OF JAPAN, vol. 5, no. 159 (E-77)[831], 14 octobre 1981; & JP-A-56 88 362 (TOKYO SHIBAURA DENKI K.K.) 17-07-1981 * |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994011904A1 (fr) * | 1992-11-09 | 1994-05-26 | Harris Corporation | Dispositif et procede destines a ameliorer la capacite de conduction d'un dispositif semi-conducteur |
| US6111297A (en) * | 1995-02-24 | 2000-08-29 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| US6090669A (en) * | 1995-10-09 | 2000-07-18 | Consorzio Per La Ricerca Sulla Microelectronics Nel Mezzogiorno | Fabrication method for high voltage devices with at least one deep edge ring |
| US5985721A (en) * | 1995-10-30 | 1999-11-16 | Sgs-Thomson Microelectronics, S.R.L. | Single feature size MOS technology power device |
| US5981343A (en) * | 1995-10-30 | 1999-11-09 | Sgs-Thomas Microelectronics, S.R.L. | Single feature size mos technology power device |
| US5981998A (en) * | 1995-10-30 | 1999-11-09 | Sgs-Thomson Microelectronics S.R.L. | Single feature size MOS technology power device |
| US6030870A (en) * | 1995-10-30 | 2000-02-29 | Sgs-Thomson Microelectronics, S.R.L. | High density MOS technology power device |
| US5900662A (en) * | 1995-11-06 | 1999-05-04 | Sgs Thomson Microelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
| US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
| US5841167A (en) * | 1995-12-28 | 1998-11-24 | Sgs-Thomson Microelectronics S.R.L. | MOS-technology power device integrated structure |
| US6051862A (en) * | 1995-12-28 | 2000-04-18 | Sgs-Thomson Microelectronics S.R.L. | MOS-technology power device integrated structure |
| EP0782201A1 (fr) * | 1995-12-28 | 1997-07-02 | STMicroelectronics S.r.l. | Structure intégrée d'un dispositif de puissance en technologie MOS |
| US6043532A (en) * | 1996-11-11 | 2000-03-28 | Sgs-Thomson Microelectronics S.R.L. | DMOS transistor protected against "snap-back" |
| EP0841702A1 (fr) * | 1996-11-11 | 1998-05-13 | STMicroelectronics S.r.l. | DMOSFET latéral ou vertical avec haute tension de claquage |
| US6492691B2 (en) | 1998-05-26 | 2002-12-10 | Stmicroelectronics S.R.L. | High integration density MOS technology power device structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834312B2 (ja) | 1996-03-29 |
| DE3940388C2 (fr) | 1993-07-29 |
| JPH02154469A (ja) | 1990-06-13 |
| DE3940388A1 (de) | 1990-08-23 |
| FR2640081B1 (fr) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068945A1 (fr) | Transistor bipolaire à commande par effet de champ au moyen d'une grille isolée | |
| FR2640081A1 (fr) | Transistor a effet de champ vertical | |
| FR2776837A1 (fr) | Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees | |
| FR2744836A1 (fr) | Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf | |
| FR2755794A1 (fr) | Diode schottky de puissance pour haute tension, ayant un metal de barriere fait d'aluminium et ecarte du premier anneau diffuse | |
| FR2738079A1 (fr) | Dispositif a semiconducteurs, a tranchee, et procede de fabrication | |
| EP3660930B1 (fr) | Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité | |
| FR2623018A1 (fr) | Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable | |
| EP0534872B1 (fr) | Résistance de précision et procédé de fabrication | |
| FR2700890A1 (fr) | Dispositif à transistor composé à effet de champ ayant une électrode de Schottky. | |
| FR2461360A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede | |
| EP0392944B1 (fr) | Résistance spirale haute tension | |
| EP0359680B1 (fr) | Diode active intégrable | |
| FR2739976A1 (fr) | Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication | |
| FR2767967A1 (fr) | Composant transistor | |
| FR2657463A1 (fr) | Dispositif semiconducteur avec forte resistance aux surtensions. | |
| FR2710454A1 (fr) | Dispositif semiconducteur, du type semiconducteur sur isolant, avec tolérance vis-à-vis des décharges électrostatiques. | |
| FR2606214A1 (fr) | Transistor bipolaire du type heterojonction | |
| FR2591380A1 (fr) | Procede de fabrication et structure de dispositifs de memoire a semiconducteurs. | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2741999A1 (fr) | Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande | |
| FR2606935A1 (fr) | Dispositif semiconducteur a protection contre les claquages de jonction | |
| FR2787637A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| EP0185426A1 (fr) | Circuit intégré comprenant un dispositif de protection contre les décharges électrostatiques | |
| FR2526587A1 (fr) | Dispositif a transistor a effet de champ a metal oxyde-silicium de puissance, bidirectionnel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |