JP6858091B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6858091B2 JP6858091B2 JP2017138766A JP2017138766A JP6858091B2 JP 6858091 B2 JP6858091 B2 JP 6858091B2 JP 2017138766 A JP2017138766 A JP 2017138766A JP 2017138766 A JP2017138766 A JP 2017138766A JP 6858091 B2 JP6858091 B2 JP 6858091B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor region
- semiconductor
- region
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 207
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000012535 impurity Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 description 113
- 239000010410 layer Substances 0.000 description 101
- 239000011229 interlayer Substances 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Description
近年,エネルギーの有効利用を促進するパワーエレクトロニクスが注目されている。パワーエレクトロニクス機器は,電力の変換や制御を担っており、そのキーとなるパワー半導体装置の性能向上が求められている。
<半導体装置の構成例>
本実施の形態1の半導体装置の構成例について図3〜図8を参照して説明する。なお、本願明細書において平面視とは、半導体基板の主面に垂直な方向から視た場合を意味する。また、図中の矢印X,Yは、平面視において互いに交差(好ましくは直交)する2つの方向を示している。
次に、本実施の形態1の半導体装置を構成するDMOSFETの動作について図9を参照して説明する。図9は図6のY1−Y1線の断面図である。
次に、本実施の形態1の半導体装置の製造方法の一例について図10〜図20を参照して説明する。以下の説明に当たっては、図6のX1−X1線の断面、または、Y1−Y1線の断面に対応する部分を図示する。また、必要に応じて平面図も示す。
図10は本実施の形態1の半導体装置を構成する埋込ボディ領域の形成工程時の図6のY1−Y1線およびX1−X1線に相当する箇所の断面図である。
図11は本実施の形態1の半導体装置を構成するソース領域の形成工程時の図6のY1−Y1線およびX1−X1線に相当する箇所の断面図である。
図12左右は本実施の形態1の半導体装置を構成する長辺側ボディ領域の形成工程時の図6のY1−Y1線に相当する箇所の断面図である。
図15の左右は本実施の形態1の半導体装置を構成するボディコンタクト領域の形成工程時図6のY1−Y1線およびX1−X線に相当する箇所の断面図である。
図16左右は本実施の形態1の半導体装置を構成する短辺側ボディ領域の形成工程時の図6のY1−Y1線およびX−X線に相当する箇所の断面図である。
図17は本実施の形態1の半導体装置を構成するボディコンタクト領域および短辺側ボディ領域の形成工程の変形例を示す図6のY1−Y1線およびX1−X1線に相当する箇所の断面図である。
図19は本実施の形態1の半導体装置を構成するゲート電極の形成工程時の図6のY1−Y1線およびX1−X1線に相当する箇所の断面図である。
<実施の形態2の半導体装置の構成例>
図21は本実施の形態2の半導体装置の活性領域の要部拡大平面図、図22は図21のX1−X1線の断面図である。
NA1はソース領域8Sの長手方向に両端部(短辺)に隣接する部分のp型不純物の濃度、tox1はソース領域8Sの長手方向に両端部(短辺)に隣接する部分の上に形成された絶縁膜の厚さ(例:フィールド絶縁膜10bの厚さとゲート絶縁膜10aの厚さとの和)である。また、NA2はソース領域8Sの幅方向に両端部(長辺)に隣接する部分のp型不純物の濃度、tox2はソース領域8Sの幅方向に両端部(長辺)に隣接する部分の上に形成された絶縁膜の厚さ(例:ゲート絶縁膜10aの厚さ)である。
本実施の形態2の半導体装置例の製造においては、上記ボディコンタクト領域の形成工程(図18の工程)までは、実施の形態1と同様の方法を用いることができる(ただし、本実施の形態2では短辺側ボディ領域7B3が形成されていない)。したがって、ここでは、それ以降の工程について図24〜図26を参照して説明する。
<半導体装置の構成例>
図27は本実施の形態3の半導体装置の活性領域の要部拡大平面図、図28は図27のX1−X1線の断面図である。
1S 半導体基板
2S ソース電極
2G ゲート電極
3D ドレイン電極
7B1 埋込ボディ領域
7B2 長辺側ボディ領域
7B3 短辺側ボディ領域
8S ソース領域
9BC ボディコンタクト領域
10a ゲート絶縁膜
10b フィールド絶縁膜
11 多結晶シリコン膜
11G ゲート電極
12 開口部
13 層間絶縁膜
EP エピタキシャル層
SB 基板層
ACA 活性領域
UC 単位セル
FA フィールド領域
GA 終端領域
SC ソースコンタクト
Claims (15)
- 第1面と、前記第1面の反対側の第2面とを有する第1導電型の半導体基板と、
前記半導体基板の前記第1面に設けられ、平面視で第1方向の長さが前記第1方向に交差する第2方向の長さより長く、かつ、断面視で前記第1面から前記半導体基板の深さ方向に延びる第1導電型の第1半導体領域と、
前記半導体基板に設けられ、平面視で前記第1半導体領域を覆い、かつ、断面視で前記第1半導体領域の底部から前記半導体基板の深さ方向に延びる、前記第1導電型とは逆の第2導電型の第2半導体領域と、
前記半導体基板の前記第1面に設けられ、平面視で前記第1半導体領域の前記第2方向の両端部に隣接し、かつ、断面視で前記第1面から前記第2半導体領域に達するように延びる第2導電型の第3半導体領域と、
前記半導体基板の前記第1面上に絶縁膜を介して設けられたゲート電極と、
を備え、
前記第1半導体領域の前記第1方向の両端部に隣接する第1部分のしきい値電圧は、前記第1半導体領域の前記第2方向の両端部に隣接する第2部分のしきい値電圧より高い、半導体装置。 - 請求項1記載の半導体装置において、
前記第1部分に、前記第1半導体領域の前記第1方向の両端部の側部を覆うように、前記第1面から前記第2半導体領域に達するように延びる第2導電型の第4半導体領域を設け、
前記第4半導体領域の第2導電型の不純物の濃度は、前記第3半導体領域の第2導電型の不純物の濃度より高い、半導体装置。 - 請求項2記載の半導体装置において、
前記絶縁膜は、前記第1部分上に形成された第1絶縁膜と、前記第2部分上に形成された第2絶縁膜とを備え、
前記第1絶縁膜の厚さは、前記第2絶縁膜より厚い、半導体装置。 - 請求項3記載の半導体装置において、
前記第1半導体領域の前記第1方向の両端部側に位置する前記ゲート電極は、前記第1半導体領域の前記第1方向の両端部から離れており、
前記第1半導体領域の前記第2方向の両端部側に位置する前記ゲート電極は、前記第3半導体領域に平面視で重なっている、半導体装置。 - 請求項1記載の半導体装置において、
前記第1部分の第2導電型の不純物の濃度をNA1、前記絶縁膜のうち、前記第1部分上に形成された第1絶縁膜の厚さをtox1とし、
前記第2部分の第2導電型の不純物の濃度をNA2、前記絶縁膜のうち、前記第2部分上に形成された第2絶縁膜の厚さをtox2としたときに、
tox1×√NA1>tox2×√NA2
の関係を満たす、半導体装置。 - 請求項1記載の半導体装置において、
前記絶縁膜は、前記第1部分上に形成された第1絶縁膜と、前記第2部分上に形成された第2絶縁膜とを有し、
前記第1絶縁膜の厚さは、前記第2絶縁膜より厚い、半導体装置。 - 請求項6記載の半導体装置において、
前記第1半導体領域の前記第1方向の両端部側に位置する前記ゲート電極は、前記第1半導体領域の前記第1方向の両端部から離れた状態で前記第1絶縁膜上に設けられ、
前記第1半導体領域の前記第2方向の両端部側に位置する前記ゲート電極は、前記第3半導体領域に平面視で重なった状態で前記第2絶縁膜上に設けられている、半導体装置。 - 請求項1記載の半導体装置において、
前記ゲート電極には、前記第1半導体領域に平面視で重なる開口部が設けられ、
前記開口部の前記第1方向の両端部は、前記第1半導体領域の前記第1方向の両端部より外側に位置し、
前記開口部の前記第2方向の両端部は、前記第1半導体領域の前記第2方向の両端部より内側に位置する、半導体装置。 - 請求項1記載の半導体装置において、
前記半導体基板は、炭化シリコンからなる、半導体装置。 - (a)第1面と、前記第1面の反対側の第2面とを有する第1導電型の半導体基板の前記第1面側から第1不純物を導入し、前記第1面に、平面視で第1方向の長さが前記第1方向に交差する第2方向の長さより長く、かつ、断面視で前記第1面から前記半導体基板の深さ方向に延びる第1導電型の第1半導体領域を形成する工程、
(b)前記第1面側から第2不純物を導入し、前記第1半導体領域の底部側に、平面視で前記第1半導体領域を覆い、かつ、断面視で前記第1半導体領域の底部から前記半導体基板の深さ方向に延びる、前記第1導電型とは逆の第2導電型の第2半導体領域を形成する工程、
(c)前記第1面側から第3不純物を導入し、平面視で前記第1半導体領域の前記第2方向の両端部に隣接する部分に、断面視で前記第1面から前記第2半導体領域に達するように延びる第2導電型の第3半導体領域を形成する工程、
(d)前記第1面側から第4不純物を導入し、平面視で前記第1半導体領域の前記第1方向の両端部に隣接する部分に、断面視で前記第1面から前記第2半導体領域に達するように延びる第2導電型の第4半導体領域を形成する工程、
(e)前記半導体基板の前記第1面上に絶縁膜を形成する工程、
(f)前記絶縁膜上にゲート電極を形成する工程、
を有し、
前記(c)工程は、
(c1)前記(a)工程で用いたマスクを用いて、断面視で前記第1面の法線に対して斜めの方向から平面視で前記第1半導体領域の前記第2方向の一端部に隣接する部分に前記第3不純物を導入する工程、
(c2)前記(a)工程で用いたマスクを用いて、断面視で前記第1面の法線に対して斜めの方向から平面視で前記第1半導体領域の前記第2方向の他端部に隣接する部分に前記第3不純物を導入する工程、
を有する、半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記(e)工程は、
(e1)前記第1半導体領域の前記第1方向の両端部に隣接する第1部分上に第1絶縁膜を形成する工程、
(e2)前記第1半導体領域の前記第2方向の両端部に隣接する第2部分上に第2絶縁膜を形成する工程、
を有し、
前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さより厚い、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記(f)工程は、
(f1)前記絶縁膜上に多結晶シリコン膜を堆積する工程、
(f2)前記多結晶シリコン膜を加工し、前記ゲート電極を形成する工程、
を有し、
前記第1半導体領域の前記第1方向の両端部側に位置する前記ゲート電極は、前記第1半導体領域の前記第1方向の両端部から離れており、
前記第1半導体領域の前記第2方向の両端部側に位置する前記ゲート電極は、前記第3半導体領域に平面視で重なっている、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記第1部分の第2導電型の不純物の濃度をNA1、前記絶縁膜のうち、前記第1半導体領域の前記第1方向の両端部に隣接する第1部分上に形成された第1絶縁膜の厚さをtox1とし、
前記第2部分の第2導電型の不純物の濃度をNA2、前記絶縁膜のうち、前記第1半導体領域の前記第2方向の両端部に隣接する第2部分上に形成された第2絶縁膜の厚さをtox2としたときに、
tox1×√NA1>tox2×√NA2
の関係を満たす、半導体装置の製造方法。 - (a)第1面と、前記第1面の反対側の第2面とを有する第1導電型の半導体基板の前記第1面側から第1不純物を導入し、前記第1面に、平面視で第1方向の長さが前記第1方向に交差する第2方向の長さより長く、かつ、断面視で前記第1面から前記半導体基板の深さ方向に延びる第1導電型の第1半導体領域を形成する工程、
(b)前記第1面側から第2不純物を導入し、前記第1半導体領域の底部側に、平面視で前記第1半導体領域を覆い、かつ、断面視で前記第1半導体領域の底部から前記半導体基板の深さ方向に延びる、前記第1導電型とは逆の第2導電型の第2半導体領域を形成する工程、
(c)前記第1面側から第3不純物を導入し、平面視で前記第1半導体領域の前記第2方向の両端部に隣接する部分に、断面視で前記第1面から前記第2半導体領域に達するように延びる第2導電型の第3半導体領域を形成する工程、
(d)前記半導体基板の前記第1面上に絶縁膜を形成する工程、
(e)前記絶縁膜上にゲート電極を形成する工程、
を有し、
前記(d)工程は、
(d1)前記第1半導体領域の前記第1方向の両端部に隣接する第1部分上に第1絶縁膜を形成する工程、
(d2)前記第1半導体領域の前記第2方向の両端部に隣接する第2部分上に第2絶縁膜を形成する工程、
を有し、
前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さより厚い、半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記(e)工程は、
(e1)前記絶縁膜上に多結晶シリコン膜を堆積する工程、
(e2)前記多結晶シリコン膜を加工し、前記ゲート電極を形成する工程、
を有し、
前記第1半導体領域の前記第1方向の両端部側に位置する前記ゲート電極は、前記第1半導体領域の前記第1方向の両端部から離れた状態で前記第1絶縁膜上に形成され、
前記第1半導体領域の前記第2方向の両端部側に位置する前記ゲート電極は、前記第3半導体領域に平面視で重なった状態で前記第2絶縁膜上に形成されている、半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017138766A JP6858091B2 (ja) | 2017-07-18 | 2017-07-18 | 半導体装置およびその製造方法 |
PCT/JP2018/020457 WO2019017076A1 (ja) | 2017-07-18 | 2018-05-29 | 半導体装置およびその製造方法 |
CN201880023964.4A CN110521002B (zh) | 2017-07-18 | 2018-05-29 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017138766A JP6858091B2 (ja) | 2017-07-18 | 2017-07-18 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019021761A JP2019021761A (ja) | 2019-02-07 |
JP2019021761A5 JP2019021761A5 (ja) | 2020-01-23 |
JP6858091B2 true JP6858091B2 (ja) | 2021-04-14 |
Family
ID=65015205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017138766A Active JP6858091B2 (ja) | 2017-07-18 | 2017-07-18 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6858091B2 (ja) |
CN (1) | CN110521002B (ja) |
WO (1) | WO2019017076A1 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834312B2 (ja) * | 1988-12-06 | 1996-03-29 | 富士電機株式会社 | 縦形電界効果トランジスタ |
TW218424B (ja) * | 1992-05-21 | 1994-01-01 | Philips Nv | |
EP0693773B1 (en) * | 1994-07-14 | 2005-02-09 | STMicroelectronics S.r.l. | VDMOS power device and manufacturing process thereof |
EP0841702A1 (en) * | 1996-11-11 | 1998-05-13 | STMicroelectronics S.r.l. | Lateral or vertical DMOSFET with high breakdown voltage |
JP3617507B2 (ja) * | 2002-07-01 | 2005-02-09 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 |
JP3981028B2 (ja) * | 2002-09-11 | 2007-09-26 | 株式会社東芝 | 半導体装置 |
JP5997426B2 (ja) * | 2011-08-19 | 2016-09-28 | 株式会社日立製作所 | 半導体装置および半導体装置の製造方法 |
JP6168732B2 (ja) * | 2012-05-11 | 2017-07-26 | 株式会社日立製作所 | 炭化珪素半導体装置およびその製造方法 |
US9490328B2 (en) * | 2013-06-26 | 2016-11-08 | Hitachi, Ltd. | Silicon carbide semiconductor device and manufacturing method of the same |
US9214572B2 (en) * | 2013-09-20 | 2015-12-15 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
-
2017
- 2017-07-18 JP JP2017138766A patent/JP6858091B2/ja active Active
-
2018
- 2018-05-29 CN CN201880023964.4A patent/CN110521002B/zh active Active
- 2018-05-29 WO PCT/JP2018/020457 patent/WO2019017076A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN110521002B (zh) | 2022-11-11 |
JP2019021761A (ja) | 2019-02-07 |
CN110521002A (zh) | 2019-11-29 |
WO2019017076A1 (ja) | 2019-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI647843B (zh) | 半導體裝置 | |
JP6365165B2 (ja) | 半導体装置の製造方法 | |
JP4980663B2 (ja) | 半導体装置および製造方法 | |
JP4171268B2 (ja) | 半導体装置およびその製造方法 | |
US20080185666A1 (en) | Field effect transistors including variable width channels and methods of forming the same | |
US20110012132A1 (en) | Semiconductor Device | |
US10121894B2 (en) | Semiconductor device and method of manufacturing the same | |
WO2011013380A1 (en) | Manufacturing method of semiconductor apparatus and semiconductor apparatus | |
CN105321824B (zh) | 半导体装置的制造方法 | |
JP2018019046A (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
JP7125339B2 (ja) | 半導体装置およびその製造方法 | |
JP7101101B2 (ja) | 半導体装置 | |
KR20230082182A (ko) | 고전압 반도체 소자 및 제조방법 | |
JP6771433B2 (ja) | 半導体装置 | |
JP6858091B2 (ja) | 半導体装置およびその製造方法 | |
US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
KR101216851B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN112466950B (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
JPS5978576A (ja) | 半導体装置およびその製造方法 | |
CN107658335B (zh) | 半导体装置及其制造方法 | |
US20150364585A1 (en) | Power semiconductor device | |
JP2021044298A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
KR20090068561A (ko) | 반도체 소자의 제조방법 | |
JP2007324507A (ja) | 半導体装置及びその製造方法 | |
JP7006389B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6858091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |