JP2007324507A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】小型化が可能なＳＯＩ基板を用いた半導体装置及びその製造方法を提供する。
【解決手段】支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂ（第１酸化膜）と、埋込み酸化膜１１ｂ上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域を有するシリコン膜１１ｃとからなるＳＯＩ基板１１と、シリコン膜１１ｃの第１領域に形成され、ｐ型（第１導電型）を有するｐ＋拡散領域１５（第１拡散層）と、シリコン膜１１ｃの第２領域に形成され、ｐ型と逆極性であるｎ型（第２導電型）の不純物を有するｎ＋拡散領域１６（第２拡散層）と、シリコン膜１１ｃの第３領域上に形成されたゲート酸化膜１３（第２絶縁膜）と、ゲート酸化膜１３上に形成されたマスク絶縁膜１４（第３絶縁膜）とを有する。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に極性の異なる拡散領域が基板表面に対して横方向に配置された半導体装置及びその製造方法に関する。

ＳＯＩ（Silicon On Insulator）基板にダイオードを構成する場合、バルク（bulk）基板にダイオードを構成する場合のように深さ方向でＰＮ接合する構成を採用することができない。すなわち、ｐ型の拡散領域（以下、ｐ拡散領域という）とｎ型の拡散領域（以下、ｎ拡散領域という）とが上下に配置された構成を採用することができない。このため、ＳＯＩ基板にダイオードを作り込む場合、例えば以下に示す特許文献１又は２に記載の半導体装置のように、横方向でＰＮ接合する構成を採用することが一般的であった。
特開平７−１２９９９８号公報 特開２００１−２８４２４号公報

しかしながら、ｐ拡散領域（アノード）とｎ拡散領域（カソード）とが横方向でＰＮ接合するダイオードを作成する場合、ＳＯＩ基板上層のシリコン薄膜におけるアクティブ領域に高濃度の拡散領域であるアノード及びカソードを横に配列した状態で形成する必要がある。また、各拡散領域（アノード及びカソード）の上部には、コンタクトプラグなどの配線と電気的な接続を向上するために、シリサイド膜が形成されていた。

これらのような拡散領域及びシリサイド膜の形成では、一般的にフォトリソグラフィ工程が用いられるが、この工程において生じる位置ずれを考慮すると、形成するダイオードの寸法をある程度大きくする必要がある。このため、ＳＯＩ基板にダイオードを形成する場合、半導体装置が大型化してしまうという問題が存在する。

そこで本発明は、上記の問題に鑑みてなされたものであり、小型化が可能なＳＯＩ基板を用いた半導体装置及びその製造方法を提供することを目的とする。

本発明の半導体装置は、前述の課題を解決するために、支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板と、前記シリコン膜の前記第１領域に形成され、第１導電型を有する第１拡散層と、前記シリコン膜の前記第２領域に形成され、前記第１導電型と逆極性である第２導電型の不純物を有する第２拡散層と、前記シリコン膜の前記第３領域上に形成された第２絶縁膜と、前記第２絶縁膜上に形成された第３絶縁膜とを有して構成される。

第１拡散領域と第２拡散領域との間の領域上に第２絶縁膜を形成することで、第１拡散領域又は第２拡散領域を形成する際に、この第２絶縁膜をマスクの一部として使用することが可能である。このため、半導体装置を微細化したとしても、第１拡散領域又は第２拡散領域形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、半導体装置を小型化することが可能となる。

また、本発明の半導体装置の製造方法は、支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板を準備する工程と、前記シリコン膜表面に第２絶縁膜を形成する工程と、前記第２絶縁膜上に第３絶縁膜を形成する工程と、前記第２及び第３絶縁膜をエッチングにより加工することで前記シリコン膜における前記第１及び第２領域を露出させる工程と、前記第３絶縁膜上の少なくとも一部と前記第２領域上とに第１レジストパターンを形成する工程と、前記第１レジストパターンと前記加工された第３絶縁膜とをマスクとして用いつつ前記第１領域に第１導電型の不純物を注入することで、前記第１領域に第１拡散層を形成する工程と、前記第３絶縁膜上の少なくとも一部と前記第１領域上とに第２レジストパターンを形成する工程と、前記第２レジストパターンと前記第３絶縁膜とをマスクとして用いつつ前記第２領域に前記第１導電型と逆極性である第２導電型の不純物を注入することで、前記第２領域に第２拡散層を形成する工程とを有して構成される。

第１拡散領域と第２拡散領域との間の領域上に第２絶縁膜を形成することで、第１拡散領域又は第２拡散領域を形成する際に、この第２絶縁膜をマスクの一部として使用することが可能である。このため、半導体装置を微細化したとしても、第１拡散領域又は第２拡散領域形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、小型化された半導体装置を製造することが可能となる。

また、本発明の半導体装置の製造方法は、前述の課題を解決するために、支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板を準備する工程と、前記シリコン膜表面に第２絶縁膜を形成する工程と、前記第２絶縁膜上に第３絶縁膜を形成する工程と、前記第２及び第３絶縁膜をエッチングにより加工することで前記シリコン膜における前記第１及び第２領域を露出させる工程と、前記加工された第３絶縁膜をマスクとして用いつつ前記第１及び第２領域に第１導電型の不純物を注入する工程と、前記露出されたシリコン膜及び前記第３絶縁膜上に第４絶縁膜を形成する工程と、前記第４絶縁膜をエッチバックすることで、前記第２及び第３絶縁膜側面にサイドウォールを形成する工程と、前記第３絶縁膜上の少なくとも一部から前記第２領域上にかけて第１レジストパターンを形成する工程と、前記第１レジストパターンと前記加工された第３絶縁膜と前記サイドウォールとをマスクとして用いつつ前記第１領域に前記第１導電型の不純物を注入することで、前記第１領域の一部に第１拡散層を形成する工程と、前記第３絶縁膜上の少なくとも一部から前記第１領域上にかけて第２レジストパターンを形成する工程と、前記第２レジストパターンと前記加工された第３絶縁膜と前記サイドウォールとをマスクとして用いつつ前記第２領域に前記第１導電型と逆極性である第２導電型の不純物を注入することで、前記第２領域の一部に第２拡散層を形成する工程とを有して構成される。

第１拡散領域と第２拡散領域との間の領域上に第２絶縁膜を形成することで、第１拡散領域又は第２拡散領域を形成する際に、この第２絶縁膜をマスクの一部として使用することが可能である。このため、半導体装置を微細化したとしても、第１拡散領域又は第２拡散領域形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、小型化された半導体装置を製造することが可能となる。また、第１及び第２絶縁膜の側面にサイドウォールを形成し、第２絶縁膜とサイドウォールと第１／第２レジストパターンとをマスクとして第１拡散領域又は第２拡散領域とを形成することで、第１拡散領域と第２拡散領域との間の距離をサイドウォールの幅にて制御することが可能となる。この結果、半導体装置の耐圧特性を制御することが可能となる。さらに、サイドウォール下に閾値調整のための不純物注入された領域を形成しておくことで、半導体装置の耐圧特性を更に制御することが可能となる。

本発明によれば、小型化が可能なＳＯＩ基板を用いた半導体装置及びその製造方法を実現することが可能となる。

以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。なお、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。また、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらに、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。

まず、本発明による実施例１について図面を用いて詳細に説明する。

本実施例は、絶縁物やゲート電極をマスクとして用いることで、拡散領域（アノード及びカソード）形成時の位置合わせ精度やコンタクトプラグとシリサイド膜との位置合わせ精度などを考慮した寸法マージンを低減することを可能とする。この結果、本発明による半導体装置であるダイオードの形成面積を縮小することが可能となる。

・構成
図１は、本実施例による半導体ダイオード１０の概略構成を示す上視図である。また、図２は、図１に示す半導体ダイオード１０の単位構成の概略を示す断面図である。本実施例による半導体ダイオード１０は、単位構成の素子を１つ以上組み合わせることで構成されている。なお、図１では、説明の明確化のため、ゲート酸化膜１３及びマスク絶縁膜１４を省略して示す。また、図２では、説明の簡略化のため、層間絶縁膜を省略して示す。

本実施例による半導体ダイオード１０は、例えば図１に示すように、ｐ＋拡散領域１５とｎ＋拡散領域１６とが、縦横に交互に規則的に配列された構成を有する。これにより、１つの半導体ダイオード１０において、ｐ＋拡散領域１５とｎ＋拡散領域１６とが対面する面積を増加させることが可能となり、結果、駆動能力を向上することが可能となる。また、ｐ＋拡散領域１５とｎ＋拡散領域１６との間には、半導体ダイオード１０の動作時にキャリアが流れる領域（以下、キャリア領域という）１２が形成されている。

また、図１及び図２に示すように、半導体ダイオード１０の単位構成は、支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂと、埋込み酸化膜１１ｂ上に形成されたシリコン薄膜１１ｃとからなるＳＯＩ基板１１を用いて作製される。支持基板１１ａには、例えばシリコン基板が用いられる。埋込み酸化膜１１ｂには、例えばシリコン酸化膜などが用いられる。その膜厚は、例えば１４５ｎｍ（ナノメートル）程度とすることができる。また、シリコン薄膜１１ｃの膜厚は、例えば５０ｎｍ程度とすることができる。

ＳＯＩ基板１１におけるシリコン薄膜１１ｃは、例えば図示しない素子分離絶縁膜が形成されることで、素子形成領域（アクティブ領域とも言う）と素子分離領域（フィールド領域とも言う）とに区画されている。なお、素子分離絶縁膜は、例えＬＯＣＯＳ（Local Oxidation of Silicon）法やＳＴＩ（Shallow Trench Isolation）法などを用いて形成することができる。

シリコン薄膜１１ｃにおけるアクティブ領域は、例えばｎ型の導電性を持つ不純物（例えばリンイオンなど）が、比較的（例えば後述するｎ＋拡散領域１６と比較して）、低濃度にドープされることで、閾値調整がなされている。

シリコン薄膜１１ｃにおけるアクティブ領域表面の一部（これを例えば第３領域とする）には、ゲート酸化膜１３が形成されている。ゲート酸化膜１３は、例えば熱酸化により形成することができる。また、その膜厚は、例えば５ｎｍ程度とすることができる。

ゲート酸化膜１３上には、マスク絶縁膜１４が形成されている。マスク絶縁膜１４は、後述するｐ型の高濃度拡散領域（以下、ｐ＋拡散領域という）１５形成時及びｎ型の高濃度拡散領域（以下、ｎ＋拡散領域という）１６形成時に不純物が注入される領域を制御するためのマスクである。このマスク絶縁膜１４は、例えばシリコン酸化膜で形成することができる。また、その膜厚は、注入する不純物がシリコン薄膜１１ｃまで到達しない程度の膜厚、例えば１００ｎｍ程度とすることができる。

シリコン薄膜１１ｃのアクティブ領域において、マスク絶縁膜１４及びゲート酸化膜１３下の一対の領域（これを例えば第１及び第２領域とする）には、それぞれｐ＋拡散領域１５及びｎ＋拡散領域１６が形成される。ｐ＋拡散領域１５は、例えば砒素イオンやボロンイオンなどをドープすることで形成することができる。また、その不純物濃度は、例えば１×１０¹⁸／ｎｍ³程度とすることができる。一方、ｎ＋拡散領域１６は、例えばリンイオンなどをドープすることで形成することができる。また、その不純物濃度は、１×１０¹⁸／ｎｍ³程度とすることができる。なお、ｐ＋拡散領域１５及びｎ＋拡散領域１６は、それぞれ一部がマスク絶縁膜１４下の領域にまで延在している。また、アクティブ領域におけるｐ＋拡散領域１５とｎ＋拡散領域１６とで挟まれた領域は、キャリア領域１２として機能する。

ｐ＋拡散領域１５表面とｎ＋拡散領域１６表面とは、それぞれシリサイド膜１５ａ又は１６ａが形成されることで、低抵抗化されている。

以上のような構成を有する半導体ダイオード１０が形成されたＳＯＩ基板１１は、図示しない層間絶縁膜により覆われる。また、層間絶縁膜には、ｐ＋拡散領域１５表面のシリサイド膜１５ａ及びｎ＋拡散領域１６表面のシリサイド膜１６ａを露出させるコンタクトホールがそれぞれ形成され、これらの内部にコンタクトプラグ１７が形成される。

・製造方法
次に、本実施例による半導体ダイオード１０の製造方法について、図面を用いて詳細に説明する。図３（ａ）から図４（ｃ）は、本実施例による半導体ダイオード１０の製造方法を示すプロセス図である。

本製造方法では、まず、支持基板１１ａと埋込み酸化膜１１ｂとシリコン薄膜１１ｃとからなるＳＯＩ基板１１を準備し、このシリコン薄膜１１ｃに、例えばＬＯＣＯＳ法やＳＴＩ法を用いて図示しない素子分離絶縁膜を形成する。これにより、シリコン薄膜１１ｃを１つ以上のアクティブ領域に区画する。

次に、図３（ａ）に示すように、シリコン薄膜１１ｃにおけるアクティブ領域に、例えばリンイオンなどのｎ型の不純物をドープすることで、これの閾値電圧を調整する。なお、この際のドーズ量は、例えば１×１０¹³／ｃｍ³程度とすることができる。

次に、シリコン薄膜１１ｃ表面を熱酸化することで、例えば膜厚が５ｎｍ程度のシリコン酸化膜１３Ａを形成する。なお、この際の熱酸化条件としては、例えば加熱温度を８５０℃とし、加熱時間を３０分とすることができる。続いて、例えばＣＶＤ（Chemical Vapor Deposition）法などを用いて酸化シリコンや窒化シリコンなどの絶縁物をシリコン酸化膜１３Ａ上に堆積させることで、例えば膜厚が１００ｎｍ程度の絶縁膜１４Ａを形成する。これにより、図３（ｂ）に示すように、ＳＯＩ基板１１上に、シリコン酸化膜１３Ａと絶縁膜１４Ａとが積層される。

次に、既存のフォトリソグラフィ工程を用いることで、升目状（例えば図１参照）に開口を有するレジストパターンＲ１を形成し、これをマスクとして用いつつ、絶縁膜１４Ａ及びシリコン酸化膜１３Ａを順次エッチングする。これにより、図３（ｃ）に示すように、シリコン薄膜１１ｃ上の一部に、膜厚が例えば５ｎｍのゲート酸化膜１３と、膜厚が例えば１００ｎｍのマスク絶縁膜１４とを形成する。

次に、レジストパターンＲ１を除去した後、再度、既存のフォトリソグラフィ工程を用いることで、少なくともｐ＋拡散領域１５が形成される領域上に開口を有するレジストパターンＲ２を形成する。この際、レジストパターンＲ２のエッジ（開口のエッジ）は、マスク絶縁膜１４上に位置していればよい。これは、後述におけるｐ＋拡散領域１５を形成する際のイオン注入工程において、レジストパターンＲ２の他に、マスク絶縁膜１４もマスクとして機能する。したがって、レジストパターンＲ２は少なくともｎ＋拡散領域１６を形成する領域上を覆っていればよい。言い換えれば、マスク絶縁膜１４を用いることで、レジストパターンＲ２を形成する際にマスク絶縁膜１４の幅分のマージンを設けることができる。続いて、レジストパターンＲ２及びマスク絶縁膜１４をマスクとして用いつつ、露出されたシリコン薄膜１１ｃのアクティブ領域に、ｐ型の不純物、例えば砒素イオン又はボロンイオンを注入する。これにより、図４（ａ）に示すように、シリコン薄膜１１ｃにおけるアクティブ領域の一部にｐ＋拡散領域１５が形成される。なお、この際のドーズ量は、例えば１×１０¹⁵／ｎｍ²程度とすることができる。

次に、レジストパターンＲ２を除去した後、再度、既存のフォトリソグラフィ工程を用いることで、少なくともｎ＋拡散領域１６が形成される領域上に開口を有するレジストパターンＲ３を形成する。この際、レジストパターンＲ３のエッジ（開口のエッジ）は、レジストパターンＲ２と同様に、マスク絶縁膜１４上に位置していればよい。これは、後述におけるｎ＋拡散領域１６を形成する際のイオン注入工程において、レジストパターンＲ３の他に、マスク絶縁膜１４もマスクとして機能するである。したがって、レジストパターンＲ３は少なくともｎ＋拡散領域１６を形成する領域上を覆っていればよい。言い換えれば、マスク絶縁膜１４を用いることで、レジストパターンＲ３を形成する際にマスク絶縁膜１４の幅分のマージンを設けることができる。続いて、レジストパターンＲ３及びマスク絶縁膜１４をマスクとして用いつつ、露出されたシリコン薄膜１１ｃのアクティブ領域に、ｎ型の不純物、例えばリンイオンを注入する。これにより、図４（ｂ）に示すように、シリコン薄膜１１ｃにおけるアクティブ領域の一部にｎ＋拡散領域１６が形成される。この際のドーズ量は、例えば１×１０¹⁵／ｎｍ²程度とすることができる。

次に、レジストパターンＲ３を除去した後、ｐ＋拡散領域１５表面及びｎ＋拡散領域１６表面をシリサイド化する。これにより、図４（ｃ）に示すように、これらにそれぞれシリサイド膜１５ａ及び１６ａが形成される。

その後、以上の工程で作成されたダイオードを覆うように層間絶縁膜を形成し、これにｐ＋拡散領域１５表面のシリサイド膜１５ａ及びｎ＋拡散領域１６表面のシリサイド膜１６ａと電気的に接続するコンタクトプラグ１７をそれぞれ形成する。これにより、図１及び図２に示すような、本実施例による半導体ダイオード１０が製造される。

・作用効果
以上のように、本実施例による半導体ダイオード１０は、支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂと、埋込み酸化膜１１ｂ上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域を有するシリコン膜１１ｃとからなるＳＯＩ基板１１と、シリコン膜１１ｃの第１領域に形成され、ｐ型（第１導電型）を有するｐ＋拡散領域１５（第１拡散層）と、シリコン膜１１ｃの第２領域に形成され、ｐ型と逆極性であるｎ型（第２導電型）の不純物を有するｎ＋拡散領域１６（第２拡散層）と、シリコン膜１１ｃの第３領域上に形成されたゲート酸化膜１３（第２絶縁膜）と、ゲート酸化膜１３上に形成されたマスク絶縁膜１４（第３絶縁膜）とを有して構成される。

ｐ＋拡散領域１５とｎ＋拡散領域１６との間の領域上にマスク絶縁膜１４を形成することで、ｐ＋拡散領域１５又はｎ＋拡散領域１６を形成する際に、このマスク絶縁膜１４をマスクの一部として使用することが可能である。このため、半導体ダイオード１０を微細化したとしても、ｐ＋拡散領域１５又はｎ＋拡散領域１６形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、半導体ダイオード１０を小型化することが可能となる。

また、本実施例による半導体ダイオード１０の製造方法は、支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂ（第１酸化膜）と、埋込み酸化膜１１ｂ上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜１１ｃとからなるＳＯＩ基板を準備し、シリコン膜１１ｃ表面にゲート酸化膜１３へ加工されるシリコン酸化膜１３Ａ（第２絶縁膜）を形成し、シリコン酸化膜１３Ａ上にマスク絶縁膜１４へ加工される絶縁膜１４Ａ（第３絶縁膜）を形成し、シリコン酸化膜１３Ａ及び絶縁膜１４Ａをエッチングにより加工することでシリコン膜１１ｃにおける第１及び第２領域を露出させると共にゲート酸化膜１３及びマスク絶縁膜１４を形成し、マスク酸化膜１４（第３絶縁膜）上の少なくとも一部と第２領域上とに第１レジストパターンＲ２を形成し、第１レジストパターンＲ２とマスク酸化膜１４とをマスクとして用いつつ第１領域にｐ型（第１導電型）の不純物を注入することで、第１領域にｐ＋拡散領域１５（第１拡散層）を形成し、マスク絶縁膜１４上の少なくとも一部と第１領域上とに第２レジストパターンＲ３を形成し、第２レジストパターンＲ３とマスク絶縁膜１４とをマスクとして用いつつ第２領域にｐ型と逆極性であるｎ型（第２導電型）の不純物を注入することで、第２領域にｎ＋拡散領域１６（第２拡散層）を形成する。

ｐ＋拡散領域１５とｎ＋拡散領域１６との間の領域上にマスク絶縁膜１４を形成することで、ｐ＋拡散領域１５又はｎ＋拡散領域１６を形成する際に、このマスク絶縁膜１４をマスクの一部として使用することが可能である。このため、半導体ダイオード１０を微細化したとしても、ｐ＋拡散領域１５又はｎ＋拡散領域１６形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、小型化された半導体ダイオード１０を製造することが可能となる。

なお、以上の説明では、ｐ＋拡散領域１５とｎ＋拡散領域１６とが升目状に２次元配列された構成を例示したが、本発明は、これに限定されず、例えば図５に示すように、ｐ＋拡散領域１５’とｎ＋拡散領域１６’とが、それぞれ突出部（フィンガとも言う）１５ｂ’又は１６ｂ’を持つ櫛歯状の形状であってもよい。このように構成することで、ｐ＋拡散領域１５’とｎ＋拡散領域１６’とが対面する面積を、上述において図１及び図２を用いて説明した構成と同様に、増加させることができる。なお、シリサイド膜１５ａ’及び１６ａ’は、突出部１５ｂ’及び１６ｂ’以外に形成されていればよい。

また、本実施例では、マスク絶縁膜１４をイオン注入時のマスクとして用いたが、本発明はこれに限定されず、ゲート酸化膜１３上に、例えば不純物を含むポリシリコン膜を用いてゲート電極を形成し、これをマスクとして用いつつイオン注入することで、ｐ＋拡散領域１５及びｎ＋拡散領域１６をそれぞれ形成するように構成してもよい。

なお、本実施例による半導体ダイオード１０は、例えばＥＳＤ（Electro Static Discharge）特性向上のための保護回路などに使用することが可能である。ただし、本発明は、これに限定せず、種々の部位に適用することが可能である。

次に、本発明の実施例２について図面を用いて詳細に説明する。尚、以下の説明において、実施例１と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１と同様である。

本実施例は、実施例１と同様に、絶縁物やゲート電極をマスクとして用いることで、拡散領域（アノード及びカソード）形成時の位置合わせ精度やコンタクトプラグとシリサイド膜との位置合わせ精度などを考慮した寸法マージンを低減することを可能とする。この結果、本発明による半導体装置であるダイオードの形成面積を縮小することが可能となる。

・構成
図６は、本実施例による半導体ダイオード２０の概略構成を示す上視図である。また、図７は、図６に示す半導体ダイオード２０の単位構成の概略を示す断面図である。本実施例による半導体ダイオード２０は、単位構成の素子を１つ以上組み合わせることで構成されている。なお、図６では、説明の明確化のため、ゲート絶縁膜２３、マスク絶縁膜２４を及びサイドウォール２９を省略して示す。また、図７では、説明の簡略化のため、層間絶縁膜を省略して示す。

本実施例による半導体ダイオード２０は、例えば図６に示すように、複数のｐ＋拡散領域２５を取り囲むように、ｎ＋拡散領域２６が形成された構成を有する。これにより、１つの半導体ダイオード２０において、ｐ＋拡散領域２５とｎ＋拡散領域２６とが対面する面積を増加させることが可能となり、結果、駆動能力を向上することが可能となる。また、ｐ＋拡散領域２５とｎ＋拡散領域２６との間には、半導体ダイオード２０の動作時にキャリアが流れる領域（以下、キャリア領域という）（以下、キャリア領域という）２２及びこれを囲むｎ型の低濃度拡散領域（以下、ｎ−拡散領域という）２８が形成されている。ｎ−拡散領域２８の不純物濃度は、例えばキャリア領域２２より高く、ｎ＋拡散領域２６よりも低い。このようなｎ−拡散領域２８は、半導体ダイオード２０の閾値電圧を調整するための構成であり、これにより、半導体ダイオード２０の耐圧特性を制御することが容易となる。

また、図６及び図７に示すように、半導体ダイオード２０の単位構成は、実施例１と同様に、支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂと、埋込み酸化膜１１ｂ上に形成されたシリコン薄膜１１ｃとからなるＳＯＩ基板１１を用いて作製される。また、ＳＯＩ基板１１におけるシリコン薄膜１１ｃは、実施例1と同様に、例えば図示しない素子分離絶縁膜が形成されることで、素子形成領域（アクティブ領域）と素子分離領域（フィールド領域）とに区画されている。さらに、シリコン薄膜１１ｃにおけるアクティ領域は、実施例１と同様に、例えばｎ型の導電性を持つ不純物（例えばリンイオンなど）が、比較的（例えば後述するｎ＋拡散領域２６と比較して）、低濃度にドープされることで、閾値調整がなされている。

シリコン薄膜１１ｃにおけるアクティブ領域表面の一部には、ゲート酸化膜２３が形成されている。ゲート酸化膜２３は、例えば熱酸化により形成することができる。また、その膜厚は、例えば５ｎｍ程度とすることができる。

ゲート酸化膜２３上には、マスク絶縁膜２４が形成されている。マスク絶縁膜２４は、後述するｐ＋拡散領域２５形成時及びｎ＋拡散領域２６形成時に不純物が注入される領域を制御するためのマスクである。このマスク絶縁膜２４は、例えばシリコン酸化膜で形成することができる。また、その膜厚は、注入する不純物がシリコン薄膜１１ｃまで到達しない程度の膜厚、例えば１００ｎｍ程度とすることができる。

ゲート酸化膜２３及びマスク絶縁膜２４の両側面には、それぞれサイドウォール２９が形成されている。サイドウォール２９は、例えばシリコン窒化膜などを用いることができる。また、その横方向の厚さは、例えば１００ｎｍ程度とすることができる。

シリコン薄膜１１ｃのアクティブ領域において、サイドウォール２９下には、ｎ−拡散領域２８が形成されている。ｎ−拡散領域２８は、上述したように、半導体ダイオード２０の閾値電圧を調整するための領域である。このｎ−拡散領域２８は、例えばリンイオンなどをドープすることで形成することができる。また、その不純物濃度は、例えば１×１０¹⁷／ｃｍ³程度とすることができる。なお、ｎ−拡散領域２８は、それぞれ一部がマスク絶縁膜２４下の領域にまで延在している。また、アクティブ領域におけるｎ−拡散領域２８で挟まれた領域は、キャリア領域２２として機能する。

シリコン薄膜１１ｃのアクティブ領域において、マスク絶縁膜２４、ゲート酸化膜２３及びサイドウォール２９下の一対の領域には、それぞれｐ＋拡散領域２５及びｎ＋拡散領域２６が形成される。ｐ＋拡散領域２５は、例えば砒素イオンやボロンイオンなどをドープすることで形成することができる。また、その不純物濃度は、例えば１×１０¹⁸／ｎｍ³程度とすることができる。一方、ｎ＋拡散領域２６は、例えばリンイオンなどをドープすることで形成することができる。また、その不純物濃度は、１×１０¹⁸／ｎｍ³程度とすることができる。なお、ｐ＋拡散領域２５及びｎ＋拡散領域２６は、それぞれ一部がサイドウォール２９下の領域にまで延在している。

ｐ＋拡散領域２５表面とｎ＋拡散領域２６表面とは、それぞれシリサイド膜２５ａ又は２６ａが形成されることで、低抵抗化されている。

以上のような構成を有する半導体ダイオード２０が形成されたＳＯＩ基板１１は、図示しない層間絶縁膜により覆われる。また、層間絶縁膜には、ｐ＋拡散領域２５表面のシリサイド膜２５ａ及びｎ＋拡散領域２６表面のシリサイド膜２６ａを露出させるコンタクトホールがそれぞれ形成され、これらの内部にコンタクトプラグ１７が形成される。

・製造方法
次に、本実施例による半導体ダイオード２０の製造方法について、図面を用いて詳細に説明する。図８（ａ）から図９（ｃ）は、本実施例による半導体ダイオード２０の製造方法を示すプロセス図である。なお、実施例１と同様の工程については、これを引用することで、その詳細な説明を省略する。

本製造方法では、実施例１と同様に、まず、支持基板１１ａと埋込み酸化膜１１ｂとシリコン薄膜１１ｃとからなるＳＯＩ基板１１を準備し、これのシリコン薄膜１１ｃに、例えばＬＯＣＯＳ法やＳＴＩ法を用いて図示しない素子分離絶縁膜を形成することで、シリコン薄膜１１ｃを１つ以上のアクティブ領域に区画する。

次に、図３（ａ）を用いて説明したように、シリコン薄膜１１ｃにおけるアクティブ領域に、例えばリンイオンなどのｎ型の不純物をドープすることで、これの閾値電圧を調整する。なお、この際のドーズ量は、例えば１×１０¹³／ｃｍ³程度とすることができる。

次に、シリコン薄膜１１ｃ表面を熱酸化することで、例えば膜厚が５ｎｍ程度のシリコン酸化膜１３Ａを形成する。なお、この際の熱酸化条件としては、例えば加熱温度を８５０℃とし、加熱時間を３０分とすることができる。続いて、例えばＣＶＤ法などを用いて酸化シリコンや窒化シリコンなどの絶縁物をシリコン酸化膜１３Ａ上に堆積させることで、例えば膜厚が１００ｎｍ程度の絶縁膜１４Ａを形成する。これにより、図３（ｂ）を用いて説明したように、ＳＯＩ基板１１上に、シリコン酸化膜１３Ａと絶縁膜１４Ａとが積層される。

次に、既存のフォトリソグラフィ工程を用いることで、例えば図６に示すｐ＋拡散領域２５及びｎ＋拡散領域２６と同様の開口を有するレジストパターンを形成し、これをマスクとして用いつつ、絶縁膜１４Ａ及びシリコン酸化膜１３Ａを順次エッチングする。これにより、図３（ｃ）を用いて説明したように、シリコン薄膜１１ｃ上の一部に、膜厚が例えば５ｎｍのゲート酸化膜２３と、膜厚が例えば１００ｎｍのマスク絶縁膜２４とが形成される。

次に、マスク絶縁膜２４をマスクとして用いつつ、露出されたシリコン薄膜１１ｃのアクティブ領域に、ｎ型の不純物、例えばリンイオンを注入する。これにより、図８（ａ）に示すように、シリコン薄膜１１ｃにおけるアクティブ領域の一部に一対のｎ−拡散領域２８が形成される。なお、この際のドーズ量は、例えば１×１０¹⁴／ｎｍ²程度とすることができる。

次に、マスク絶縁膜２４上のレジストパターンを除去した後、図８（ｂ）に示すように、ＳＯＩ基板１１上面全体に、例えばＣＶＤ法などを用いて絶縁物を堆積させることで、例えば膜厚が１００ｎｍ程度の絶縁膜２９Ａを形成する。なお、堆積させる絶縁物は、エッチングの際にシリコン薄膜１１ｃ及びマスク絶縁膜２４との選択比が十分に取れる絶縁物（例えばマスク絶縁膜２４にシリコン酸化膜を用いた場合は窒化シリコンなど）を用いることが好ましい。

次に、ＳＯＩ基板１１上の絶縁膜２９Ａをエッチバックする。これにより、図８（ｃ）に示すように、ゲート酸化膜２３及びマスク絶縁膜２４の両側面に、サイドウォール２９が形成される。

次に、既存のフォトリソグラフィ工程を用いることで、少なくともｐ＋拡散領域２５が形成される領域上に開口を有するレジストパターンＲ１２を形成する。この際、レジストパターンＲ１２のエッジ（開口のエッジ）は、マスク絶縁膜２４上に位置していればよい。これは、後述におけるｐ＋拡散領域２５を形成する際のイオン注入工程において、レジストパターンＲ１２の他に、マスク絶縁膜２４もマスクとして機能するである。したがって、レジストパターンＲ１２は少なくともｎ＋拡散領域２６を形成する領域上を覆っていればよい。言い換えれば、マスク絶縁膜２４を用いることで、レジストパターンＲ１２を形成する際にマスク絶縁膜２４の幅分のマージンを設けることができる。続いて、レジストパターンＲ１２及びマスク絶縁膜２４をマスクとして用いつつ、露出されたシリコン薄膜１１ｃのアクティブ領域に、ｐ型の不純物、例えば砒素イオン又はボロンイオンを注入する。これにより、図９（ａ）に示すように、シリコン薄膜１１ｃにおけるアクティブ領域の一部にｐ＋拡散領域２５が形成される。なお、この際のドーズ量は、例えば１×１０¹⁵／ｎｍ²程度とすることができる。

次に、レジストパターンＲ１２を除去した後、再度、既存のフォトリソグラフィ工程を用いることで、少なくともｎ＋拡散領域２６が形成される領域上に開口を有するレジストパターンＲ１３を形成する。この際、レジストパターンＲ１３のエッジ（開口のエッジ）は、レジストパターンＲ１２と同様に、マスク絶縁膜２４上に位置していればよい。これは、後述におけるｎ＋拡散領域２６を形成する際のイオン注入工程において、レジストパターンＲ１３の他に、マスク絶縁膜２４もマスクとして機能するである。したがって、レジストパターンＲ１３は少なくともｎ＋拡散領域２６を形成する領域上を覆っていればよい。言い換えれば、マスク絶縁膜２４を用いることで、レジストパターンＲ１３を形成する際にマスク絶縁膜２４の幅分のマージンを設けることができる。続いて、レジストパターンＲ１３及びマスク絶縁膜２４をマスクとして用いつつ、露出されたシリコン薄膜１１ｃのアクティブ領域に、ｎ型の不純物、例えばリンイオンを注入する。これにより、図９（ｂ）に示すように、シリコン薄膜１１ｃにおけるアクティブ領域の一部にｎ＋拡散領域２６が形成される。この際のドーズ量は、例えば１×１０¹⁵／ｎｍ²程度とすることができる。

次に、レジストパターンＲ１３を除去した後、ｐ＋拡散領域２５表面及びｎ＋拡散領域２６表面をシリサイド化する。これにより、図９（ｃ）に示すように、これらにそれぞれシリサイド膜２５ａ及び２６ａが形成される。

その後、以上の工程で作成されたダイオードを覆うように層間絶縁膜を形成し、これにｐ＋拡散領域２５表面のシリサイド膜２５ａ及びｎ＋拡散領域２６表面のシリサイド膜２６ａと電気的に接続するコンタクトプラグ１７をそれぞれ形成する。これにより、図６及び図７に示すような、本実施例による半導体ダイオード２０が製造される。

・作用効果
以上のように、本実施例による半導体ダイオード２０は、支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂと、埋込み酸化膜１１ｂ上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域を有するシリコン膜１１ｃとからなるＳＯＩ基板１１と、シリコン膜１１ｃの第１領域に形成され、ｐ型（第１導電型）を有するｐ＋拡散領域２５（第１拡散層）と、シリコン膜１１ｃの第２領域に形成され、ｐ型と逆極性であるｎ型（第２導電型）の不純物を有するｎ＋拡散領域２６（第２拡散層）と、シリコン膜１１ｃの第３領域上に形成されたゲート酸化膜２３（第２絶縁膜）と、ゲート酸化膜２３上に形成されたマスク絶縁膜２４（第３絶縁膜）とを有して構成される。また、本実施例による半導体ダイオード２０は、ゲート酸化膜２３及びマスク絶縁膜２４の側面に形成されたサイドウォール２９と、シリコン薄膜１１ｃにおけるサイドウォール２９下の領域に形成されたｎ−拡散領域２８とを有して構成される。

ｐ＋拡散領域２５とｎ＋拡散領域２６との間の領域上にマスク絶縁膜２４を形成することで、ｐ＋拡散領域２５又はｎ＋拡散領域２６を形成する際に、このマスク絶縁膜２４をマスクの一部として使用することが可能である。このため、半導体ダイオード１０を微細化したとしても、ｐ＋拡散領域２５又はｎ＋拡散領域２６形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、半導体ダイオード１０を小型化することが可能となる。また、ゲート酸化膜２３及びマスク絶縁膜２４の側面にサイドウォール２９を形成し、マスク絶縁膜２４とサイドウォール２９とレジストパターンＲ１２／Ｒ１３とをマスクとしてｐ＋拡散領域２５又はｎ＋拡散領域２６とを形成することで、ｐ＋拡散領域２５とｎ＋拡散領域２６との間の距離をサイドウォール２９の幅にて制御することが可能となる。この結果、半導体ダイオード２０の耐圧特性を制御することが可能となる。さらに、サイドウォール２９下に閾値調整のための不純物注入された領域（ｎ−拡散領域２８）を形成しておくことで、半導体ダイオード２０の耐圧特性を更に制御することが可能となる。

また、本実施例による半導体ダイオード２０の製造方法は、支持基板１１ａと、支持基板１１ａ上に形成された埋込み酸化膜１１ｂ（第１絶縁膜）と、埋込み酸化膜１１ｂ上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなるＳＯＩ基板１１を準備し、シリコン膜１１ｃ表面にシリコン酸化膜１３Ａ（第２絶縁膜）を形成し、シリコン酸化膜１３Ａ上に絶縁膜１４Ａ（第３絶縁膜）を形成し、第２及び第３絶縁膜をエッチングにより加工することで、ゲート酸化膜２３及びマスク絶縁膜２４を形成すると共にシリコン膜１１ｃにおける第１及び第２領域を露出させ、マスク絶縁膜２４をマスクとして用いつつ第１及び第２領域にｐ型（第１導電型）の不純物を注入し、露出されたシリコン膜１１ｃ及びマスク絶縁膜２４上に絶縁膜２９Ａ（第４絶縁膜）を形成し、絶縁膜２９Ａをエッチバックすることで、ゲート酸化膜２３及びマスク絶縁膜２４側面にサイドウォール２９を形成し、マスク絶縁膜２４上の少なくとも一部から第２領域上にかけて第１レジストパターンＲ１２を形成し、第１レジストパターンＲ１２とマスク絶縁膜２４とサイドウォール２９とをマスクとして用いつつ第１領域にｐ型の不純物を注入することで、第１領域の一部にｐ＋拡散領域２５（第１拡散層）し、マスク絶縁膜２４上の少なくとも一部から第１領域上にかけて第２レジストパターンＲ１３を形成し、第２レジストパターンＲ１３とマスク絶縁膜２４とサイドウォール２９とをマスクとして用いつつ第２領域にｐ型と逆極性であるｎ型（第２導電型）の不純物を注入することで、第２領域の一部にｎ＋拡散領域２６（第２拡散層）を形成する。

ｐ＋拡散領域２５とｎ＋拡散領域２６との間の領域上にマスク絶縁膜２４を形成することで、ｐ＋拡散領域２５又はｎ＋拡散領域２６を形成する際に、このマスク絶縁膜２４をマスクの一部として使用することが可能である。このため、半導体ダイオード２０を微細化したとしても、ｐ＋拡散領域２５又はｎ＋拡散領域２６形成時のフォトリソグラフィ工程における露光マージンを確保することができる。結果、小型化された半導体ダイオード２０を製造することが可能となる。また、ゲート酸化膜２３及びマスク絶縁膜２４の側面にサイドウォール２９を形成し、マスク絶縁膜２４とサイドウォール２９とレジストパターンＲ１２／Ｒ１３とをマスクとしてｐ＋拡散領域２５又はｎ＋拡散領域２６とを形成することで、ｐ＋拡散領域２５とｎ＋拡散領域２６との間の距離をサイドウォール２９の幅にて制御することが可能となる。この結果、半導体ダイオード２０の耐圧特性を制御することが可能となる。さらに、サイドウォール２９下に閾値調整のための不純物注入された領域（ｎ−拡散領域２８）を形成しておくことで、半導体ダイオード２０の耐圧特性を更に制御することが可能となる。

なお、本実施例において、ｐ＋拡散領域２５とｎ＋拡散領域２６とは、上記した構成に限定されず、例えば実施例１と同様な升目状の構成や、櫛歯状の構成であってもよい。このように構成することで、ｐ＋拡散領域とｎ＋拡散領域とが対面する面積を、実施例１と同様に、増加させることができる。

また、本実施例では、マスク絶縁膜２４、または、マスク絶縁膜２４及びサイドウォール２９をイオン注入時のマスクとして用いたが、本発明はこれに限定されず、ゲート酸化膜２３上に、例えば不純物を含むポリシリコン膜を用いてゲート電極を形成し、これ、またはこれとサイドウォール２９とをマスクとして用いつつイオン注入することで、ｎ−拡散領域２８、ｐ＋拡散領域２５及びｎ＋拡散領域２６をそれぞれ形成するように構成してもよい。

なお、本実施例による半導体ダイオード２０は、例えばＥＳＤ特性向上のための保護回路などに使用することが可能である。ただし、本発明は、これに限定せず、種々の部位に適用することが可能である。

また、上記実施例１及び実施例２は本発明を実施するための例にすぎず、本発明は種々変形することが可能である。

本発明の実施例１による半導体ダイオードの概略構成を示す上視図である。 本発明の実施例１による半導体ダイオードの単位構成の概略を示す断面図である。 本発明の実施例１による半導体ダイオードの製造方法を示すプロセス図である（１）。 本発明の実施例１による半導体ダイオードの製造方法を示すプロセス図である（２）。 本発明の実施例１による半導体ダイオードの変形例の概略構成を示す上視図である。 本発明の実施例２による半導体ダイオードの概略構成を示す上視図である。 本発明の実施例２による半導体ダイオードの単位構成の概略を示す断面図である。 本発明の実施例２による半導体ダイオードの製造方法を示すプロセス図である（１）。 本発明の実施例２による半導体ダイオードの製造方法を示すプロセス図である（２）。

符号の説明

１０、２０ 半導体ダイオード
１１ ＳＯＩ基板
１１ａ 支持基板
１１ｂ 埋込み酸化膜
１１ｃ シリコン薄膜
１２、２２ キャリア領域
１３、２３ ゲート酸化膜
１３Ａ シリコン酸化膜
１４、２４ マスク絶縁膜
１４Ａ 絶縁膜
１５、１５’、２５ ｐ＋拡散領域
１５ａ、１５ａ’、１６ａ、１６ａ’、２５ａ、２６ａ シリサイド膜
１５ｂ’、１６ｂ’ 突出部
１６、１６’、２６ ｎ＋拡散領域
１７ コンタクトプラグ
２８ ｎ−拡散領域
２９ サイドウォール
２９Ａ 絶縁膜
Ｒ１、Ｒ２、Ｒ３、Ｒ１２、Ｒ１３ レジストパターン

Claims (13)

1. 支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板と、
   前記シリコン膜の前記第１領域に形成され、第１導電型を有する第１拡散層と、
   前記シリコン膜の前記第２領域に形成され、前記第１導電型と逆極性である第２導電型の不純物を有する第２拡散層と、
   前記シリコン膜の前記第３領域上に形成された第２絶縁膜と、
   前記第２絶縁膜上に形成された第３絶縁膜と
   を有することを特徴とする半導体装置。
2. 前記第２及び第３絶縁膜の側面に形成されたサイドウォールと、
   前記シリコン膜における前記サイドウォール下の領域に形成された第３拡散層と
   をさらに有することを特徴とする請求項１記載の半導体装置。
3. 前記第３領域は、前記第１領域及び前記第２領域それぞれの周辺を囲む格子状に設けられ、
   前記第１拡散層と前記第２拡散層とは、前記第３領域を介して互いに隣接するように複数配列していることを特徴とする請求項１又は２記載の半導体装置。
4. 前記第１拡散層は、複数の第１突出部を有し、
   前記第２拡散層は、複数の第２突出部を有し、
   前記第１突出部の側面と前記第２突出部の側面とは少なくとも一部が互いに対向するように形成されることを特徴とする請求項１又は２記載の半導体装置。
5. 前記第３領域は前記第１領域を囲むように設けられ、
   前記第２領域は前記第３領域を囲むように設けられることを特徴とする請求項１又は２記載の半導体装置。
6. 支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板と、
   前記シリコン膜の前記第１領域に形成され、第１導電型を有する第１拡散層と、
   前記シリコン膜の前記第２領域に形成され、第１導電型と逆極性である第２導電型の不純物を有する第２拡散層と、
   前記前記シリコン膜の前記第３領域上に形成された第２絶縁膜と、
   前記第２絶縁膜上に形成されたゲート電極と
   を有することを特徴とする半導体装置。
7. 支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板を準備する工程と、
   前記シリコン膜表面に第２絶縁膜を形成する工程と、
   前記第２絶縁膜上に第３絶縁膜を形成する工程と、
   前記第２及び第３絶縁膜をエッチングにより加工することで前記シリコン膜における前記第１及び第２領域を露出させる工程と、
   前記第３絶縁膜上の少なくとも一部と前記第２領域上とに第１レジストパターンを形成する工程と、
   前記第１レジストパターンと前記加工された第３絶縁膜とをマスクとして用いつつ前記第１領域に第１導電型の不純物を注入することで、前記第１領域に第１拡散層を形成する工程と、
   前記第３絶縁膜上の少なくとも一部と前記第１領域上とに第２レジストパターンを形成する工程と、
   前記第２レジストパターンと前記第３絶縁膜とをマスクとして用いつつ前記第２領域に前記第１導電型と逆極性である第２導電型の不純物を注入することで、前記第２領域に第２拡散層を形成する工程と
   を有することを特徴とする半導体装置の製造方法。
8. 支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板を準備する工程と、
   前記シリコン膜表面に第２絶縁膜を形成する工程と、
   前記第２絶縁膜上に第３絶縁膜を形成する工程と、
   前記第２及び第３絶縁膜をエッチングにより加工することで前記シリコン膜における前記第１及び第２領域を露出させる工程と、
   前記加工された第３絶縁膜をマスクとして用いつつ前記第１及び第２領域に第１導電型の不純物を注入する工程と、
   前記露出されたシリコン膜及び前記第３絶縁膜上に第４絶縁膜を形成する工程と、
   前記第４絶縁膜をエッチバックすることで、前記第２及び第３絶縁膜側面にサイドウォールを形成する工程と、
   前記第３絶縁膜上の少なくとも一部から前記第２領域上にかけて第１レジストパターンを形成する工程と、
   前記第１レジストパターンと前記加工された第３絶縁膜と前記サイドウォールとをマスクとして用いつつ前記第１領域に前記第１導電型の不純物を注入することで、前記第１領域の一部に第１拡散層を形成する工程と、
   前記第３絶縁膜上の少なくとも一部から前記第１領域上にかけて第２レジストパターンを形成する工程と、
   前記第２レジストパターンと前記加工された第３絶縁膜と前記サイドウォールとをマスクとして用いつつ前記第２領域に前記第１導電型と逆極性である第２導電型の不純物を注入することで、前記第２領域の一部に第２拡散層を形成する工程と
   を有することを特徴とする半導体装置の製造方法。
9. 前記第３領域は、前記第１領域及び前記第２領域それぞれの周辺を囲む格子状に設けられ、
   前記第１拡散層と前記第２拡散層とは、前記第３領域を介して互いに隣接するように複数配列していることを特徴とする請求項７又は８記載の半導体装置の製造方法。
10. 前記第１拡散層は、複数の第１突出部を有し、
    前記第２拡散層は、複数の第２突出部を有し、
    前記第１突出部の側面と前記第２突出部の側面とは少なくとも一部が互いに対向するように形成されていることを特徴とする請求項７又は８記載の半導体装置の製造方法。
11. 前記第３領域は前記第１領域を囲むように設けられ、
    前記第２領域は前記第３領域を囲むように設けられることを特徴とする請求項７又は８記載の半導体装置の製造方法。
12. 支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板を準備する工程と、
    前記シリコン膜表面に第２絶縁膜を形成する工程と、
    前記第２絶縁膜上に導電体膜を形成する工程と、
    前記第２絶縁膜及び前記導電体膜をエッチングにより加工することでゲート絶縁膜及びゲート電極を形成すると共に前記シリコン膜における前記第１及び第２領域を露出させる工程と、
    前記ゲート電極の少なくとも一部と前記第２領域上とに第１レジストパターンを形成する工程と、
    前記第１レジストパターンと前記ゲート電極とをマスクとして用いつつ前記第１領域に第１導電型の不純物を注入することで、前記第１領域に第１拡散層を形成する工程と、
    前記ゲート電極上の少なくとも一部と前記第１領域上とに第２レジストパターンを形成する工程と、
    前記第２レジストパターンと前記ゲート電極とをマスクとして用いつつ前記第２領域に前記第１導電型と逆極性である第２導電型の不純物を注入することで、前記第２領域に第２拡散層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
13. 支持基板と、該支持基板上に形成された第１絶縁膜と、該第１絶縁膜上に形成された第１及び第２領域と該第１領域と該第２領域との間に少なくとも一部が介在する第３領域とを有するシリコン膜とからなる半導体基板を準備する工程と、
    前記シリコン膜表面に第２絶縁膜を形成する工程と、
    前記第２絶縁膜上に導電体膜を形成する工程と、
    前記第２絶縁膜及び前記導電体膜をエッチングにより加工することでゲート絶縁膜及びゲート電極を形成すると共に前記シリコン膜における前記第１及び第２領域を露出させる工程と、
    前記ゲート電極をマスクとして用いつつ前記第１及び第２領域に第１導電型の不純物を注入する工程と、
    前記露出されたシリコン膜及び前記ゲート電極上に第３絶縁膜を形成する工程と、
    前記第３絶縁膜をエッチバックすることで、前記ゲート絶縁膜及び前記ゲート電極側面にサイドウォールを形成する工程と、
    前記ゲート電極上の少なくとも一部から前記第２領域上にかけて第１レジストパターンを形成する工程と、
    前記第１レジストパターンと前記ゲート電極と前記サイドウォールとをマスクとして用いつつ前記第１領域に前記第１導電型の不純物を注入することで、前記第１領域の一部に第１拡散層を形成する工程と、
    前記ゲート電極上の少なくとも一部から前記第１領域上にかけて第２レジストパターンを形成する工程と、
    前記第２レジストパターンと前記ゲート電極と前記サイドウォールとをマスクとして用いつつ前記第２領域に前記第１導電型と逆極性である第２導電型の不純物を注入することで、前記第２領域の一部に第２拡散層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。

Images