DE4442106B4 - Verfahren zur Herstellung eines Transistors - Google Patents

Verfahren zur Herstellung eines Transistors Download PDF

Info

Publication number
DE4442106B4
DE4442106B4 DE4442106A DE4442106A DE4442106B4 DE 4442106 B4 DE4442106 B4 DE 4442106B4 DE 4442106 A DE4442106 A DE 4442106A DE 4442106 A DE4442106 A DE 4442106A DE 4442106 B4 DE4442106 B4 DE 4442106B4
Authority
DE
Germany
Prior art keywords
film
source
gate
drain
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4442106A
Other languages
English (en)
Other versions
DE4442106A1 (de
Inventor
Sang Hoon Ichon Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4442106A1 publication Critical patent/DE4442106A1/de
Application granted granted Critical
Publication of DE4442106B4 publication Critical patent/DE4442106B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines Transistors mit einem Isolierfilm, einem Gate, und einer Source/einem Drain, die sämtlich auf einem Halbleitersubstrat (31) vorgesehen sind, wobei das Gate an einer seiner Kanten mit der Source/dem Drain überlappt, die unterhalb des Gates angeordnet sind, und das Gate nach Ausbildung der Source/des Drains hergestellt wird,
wobei die Ausbildung der Source/des Drains folgende Schritte aufweist:
Ausbildung eines Feldoxidfilms (32) auf dem Halbleitersubstrat (31), darauffolgende Ausbildung eines Isolierfilms (33), eines Leitungsfilms (34) und eines weiteren Isolierfilms (35) auf jeweils vorbestimmte Dicke, und selektives Ätzen der Filme auf solche Weise, dass das Halbleitersubstrat (31) in einem Abschnitt freigelegt wird, der sich in einem Source/Drain-Bereich befindet, und
Implantieren von Verunreinigungsionen in den freigelegten Abschnitt des Halbleitersubstrats, wodurch die Source/der Drain ausgebildet werden,
und wobei das Gate durch folgende Schritte gebildet wird:
Ausbildung eines Leitungsfilms (37) und eines Isolierfilms (38) über der gesamten freiliegenden...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Transistors einer Halbleitervorrichtung, und insbesondere einer Transistoranordnung, welche eine direkte Verbindung zwischen einer Metallverdrahtung und einer Source/einem Drain vermeiden kann.
  • Wenn im Stand der Technik eine Metallverdrahtung, die beispielsweise aus einem Aluminiumfilm besteht, in Berührung mit Silizium steht, so löst sich im allgemeinen Aluminium in dem Silizium. Allerdings erfolgt die Lösung des Aluminiums nicht gleichförmig. Tatsächlich tritt die Lösung des Aluminiums an zwei oder drei bestimmten Punkten auf. Mit anderen Worten tritt ein sogenanntes Metallspitzenphänomen auf, bei welchem das Aluminium in das Silizium in Form einer Spitze eindringt. Wenn eine flache Sperrschicht im Kontaktbereich von Aluminium und Silizium ausgebildet wird, so kann diese kurzgeschlossen werden, da das Aluminium infolge des Spitzeneffekts in das Silizium hineindiffundiert ist.
  • Aus der US 5 027 185 ist ein Verfahren zur Herstellung eines Feldeffekttransistors mit Polycide-Gatestruktur mit Salicide bekannt.
  • Die US 5 079 617 offenbart die Herstellung einer MOS-Halbleitervorrichtung mit einer Mehrschicht-Elektrodenstruktur.
  • In 2 ist ein konventioneller Metalloxidhalbleiter-Feldeffekttransistor (MOS-FET) gezeigt, und ein Verfahren zur Herstellung des MOSFET.
  • Wie aus 2 hervorgeht, weist der MOSFET einen solchen Aufbau auf, dass eine Metallverdrahtung in Kontakt mit Source/Drain-Elektroden steht. Zur Herstellung einer derartigen Anordnung wird ein Siliziumsubstrat 1 hergestellt, welches mit einem Graben des P-Typs und einem aktiven Bereich versehen wird. Ein Kanalstopp-Ionenimplantierungsbereich 9 wird ebenfalls in dem Siliziumsubstrat 1 hergestellt. Daraufhin werden aufeinanderfolgend ein Feldoxidfilm 2, ein Gateo xidfilm 3 und ein dotierter Polysiliziumfilm 4 ausgebildet. Dann wird mit der sich ergebenden Anordnung ein Photolithographieverfahren durchgeführt, um eine Gate-Elektrode auszubilden. Nach der Ausbildung der Gate-Elektrode werden Source/Drain-Elektroden 7 hergestellt. Daraufhin wird ein Kontaktloch ausgebildet. Nach der Herstellung des Kontaktloches wird eine Metallverdrahtung 8 hergestellt.
  • Bei der konventionellen MOSFET-Anordnung steht allerdings die Metallverdrahtung in direktem Kontakt mit dem Siliziumsubstrat, so dass sie in Kontakt mit dem Bereich gelangt, in welchem Verunreinigungsionen implantiert wurden, da die Source/Drain-Elektroden beim konventionellen Verfahren nach der Ausbildung der Gate-Elektrode ausgebildet werden. Dies führt dazu, dass der Metallspitzeneffekt auftritt. Infolge dieses Metallspitzeneffekts ist es schwierig, eine flache Sperrschicht auszubilden.
  • Ein Vorteil der vorliegenden Erfindung besteht daher in der Lösung der voranstehend geschilderten Schwierigkeit, die beim Stand der Technik auftritt, und daher in der Bereitstellung der Herstellung einer Transistoranordnung, welche den Metallspitzeneffekt vermeiden kann, der auftritt, wenn eine Metallverdrahtung in direktem Kontakt mit einer Source/Drain-Elektrode steht, wodurch die Ausbildung einer flachen Sperrschicht ermöglicht wird, und ein weiterer Vorteil besteht in der Bereitstellung eines Verfahrens zur Herstellung einer derartigen Transistoranordnung.
    •
  • Gemäß einer Zielrichtung der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Transistors zur Verfügung gestellt, welche einen Isolierfilm aufweist, ein Gate, und eine Source/einen Drain, die sämtlich auf einem Hableitersubstrat vorgesehen sind, wobei das Gate an einer seiner Kanten mit der Source/dem Drain überlappt, die unterhalb des Gates angeordnet sind, wobei das Gate nach der Herstellung der Source/des Drains hergestellt wird.
    •
  • Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsformen näher erläutert, aus welchen weitere Vorteile und Zielrichtungen hervorgehen. Es zeigt:
  • 2 eine Schnittansicht einer konventionellen MOSFET-Anordnung, auch zur Erläuterung eines Verfahrens zur Herstellung der MOS-FET-Anordnung;
  • 1 eine Schnittansicht einer MOSFET-Anordnung;
  • 3A bis 3E Schnittansichten, welche jeweils ein Verfahren zur Herstellung des in 1 gezeigten MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung erläutern; und
  • 4A und 4B Schnittansichten, welche jeweils ein Verfahren zur Herstellung des in 1 gezeigten MOSFET gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erläutern.
  • 1 ist eine Schnittansicht, welche eine MOSFET-Anordnung zeigt. Wie aus 1 hervorgeht, weist die MOSFET-Anordnung eine Gate-Elektrode 20 auf, die so auf einem Halbleitersubstrat 11 ausgebildet ist, dass sie mit Source/Drain-Elektroden 24 überlappt. Jede der Source/Drain-Elektroden steht in Kontakt mit einem Metallfilm 23, und zwar über einen Polysiliziumfilm 14, der auf einem Feld- oxidfilm 12 angeordnet ist, der auf dem Substrat 11 vorgesehen ist. In 1 bezeichnet die Bezugsziffer 9 einen Kanalstopp-Ionenimplantierungsbereich, während die Bezugsziffern 13, 15 und 21 Oxidfilme bezeichnen. Die Bezugsziffer 17 bezeichnet einen dotierten Polysiliziumfilm, 18 bezeichnet einen Photolackfilm, und 19 bezeichnet einen Gateoxidfilm.
  • Die 3A bis 3E sind Schnittansichten, die jeweils ein Verfahren zur Herstellung des in 1 gezeigten MOSFET gemäß einer Ausführungsform der vorliegenden Erfindung erläutern.
  • Bei diesem Verfahren werden zuerst Gräben des P-Typs und ein aktiver Bereich in einem Siliziumsubstrat 31 ausgebildet. P+-Ionen werden in den Graben des P-Typs implantiert, wodurch Kanalstopp-Ionenimplantierungsbereiche 9 ausgebildet werden, wie aus 3A hervorgeht. Daraufhin erfolgt die Ausbildung eines Feldoxidfilms 32. Über der gesamten, freiliegenden Oberfläche der sich ergebenden Anordnung werden aufeinanderfolgend ein Oxidfilm 33, ein dotierter Polysiliziumfilm 34 sowie ein Oxidfilm 35 so ausgebildet, daß sie jeweils eine vorbestimmte Dicke aufweisen. Die sich ergebende Anordnung wird dann selektiv einem Ätzvorgang unterworfen, so daß das Siliziumsubstrat 31 an seinem Oberflächenabschnitt freigelegt wird, der in dem aktiven Bereich angeordnet ist.
  • Daraufhin wird die gesamte, freigelegte Oberfläche der sich ergebenden Anordnung mit einem Photolackfilm 36 beschichtet, so daß die Anordnung eine eingeebnete Oberfläche aufweist, wie in 3B gezeigt ist. Dann wird der Photolackfilm 36 selektiv geätzt, so daß das Siliziumsubstrat 31 an solchen Abschnitten freigelegt wird, die jeweils in Bereichen angeordnet sind, in welchen Source- und Drain-Elektroden ausgebildet werden. Dann werden N+-Verunreinigungsionen in die freigelegten Abschnitte des Siliziumsubstrats 31 implantiert, wodurch Source/Drain-Elektroden 24 gebildet werden.
  • Wie in 3C gezeigt ist, wird der übrigbleibende Photolackfilm 36 dann entfernt. Über der gesamten, freigelegten Oberfläche der sich ergebenden Anordnung werden aufeinanderfolgend ein dotierter Polysiliziumfilm 37 mit einer Dicke von 20nm bis 50nm und ein bei niedriger Temperatur abgelagerter Oxidfilm 38 mit einer Dicke von 150nm bis 250nm ausgebildet. Daraufhin werden der bei niedriger Temperatur abgelagerte Oxidfilm 38 und der dotierte Polysiliziumfilm 37 anisotrop geätzt, so daß von ihnen nur jene Abschnitte übrigbleiben, die über den Source/Drain-Elektroden 24 angeordnet sind. Verunreinigungsionen zum Steuern einer Schwellenspannung Vt werden in die verbleibenden Filme 37 und 38 implantiert.
  • Daraufhin werden ein Oxidfilm und ein dotierter Polysiliziumfilm aufeinanderfolgend über der gesamten, freigelegten Oberfläche der sich ergebenden Anordnung ausgebildet, wie in 3D gezeigt ist. Der dotierte Polysiliziumfilm und der Oxidfilm werden selektiv geätzt, wodurch ein Gateoxidfilm 39 und eine Gate-Elektrode 40 ausgebildet werden. Nach der selektiven Ätzung überlappt der Polysiliziumfilm für die Gate-Elektrode mit dem Oxidfilm 35.
  • Über der gesamten, freigelegten Oberfläche der sich ergebenden Anordnung werden dann ein Zwischenschicht-Isolieroxidfilm 41' und ein Borphosphorsilikatglas-Film (BPSG) 41'' gebildet, wie in 3E gezeigt ist. Daraufhin erfolgt die Ausbildung eines Kontaktlochs. Schließlich wird eine Aluminium-Metallverdrahtung 43 so hergestellt, daß sie in Kontakt mit dem dotierten Polysiliziumfilm 24 steht.
  • Die 4A und 4B sind Schnittansichten, die jeweils ein Verfahren zur Herstellung des in 1 gezeigten MOSFET gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erläutern. Dieses Verfahren umfaßt dieselben Schritte wie jene, die in den 3A bis 3C gezeigt sind. Daher betrifft die nachstehende Beschreibung nur die Schritte, welche sich an die voranstehend geschilderten Schritte anschließen.
  • Über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung, die nach Durchführung der in den 3A bis 3C gezeigten Schritte erhalten wird, werden aufeinanderfolgend gemäß 4A ein Gateoxidfilm 59, ein dotierter Polysiliziumfilm 60' und ein Silizidfilm 60'' ausgebildet. Dann wird mit den Filmen 59, 60' und 60'' ein selektiver Ätzvorgang durchgeführt, wodurch eine Gate-Elektrode 60 ausgebildet wird.
  • Daraufhin werden ein Zwischenschicht-Isolieroxidfilm 61' und ein BPSG-Film 61'' aufeinanderfolgend über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung ausgebildet, wie in 4B gezeigt ist. Dann erfolgt die Herstellung eines Kontaktloches. Schließlich wird ein Aluminiumfilm über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung einschließlich des Kontaktloches abgelagert, wodurch eine Metallverdrahtung 63 hergestellt wird.
  • Wie aus der voranstehenden Beschreibung deutlich wird, stellt die vorliegende Erfindung eine Transistoranordnung zur Verfügung, welche einen direkten Kontakt zwischen einer Metallverdrahtung und einer Source/Drain-Elektrode vermeiden kann, und hierdurch das Auftreten des sogenannten Metallspitzeneffekts vermeiden kann, wodurch die Ausbildung einer flachen Sperrschicht ermöglicht wird. Bei der Transistoranordnung gemäß der vorliegenden Erfindung überlappt die Source/Drain-Elektrode mit einer Gate-Elektrode. Dies führt dazu, daß bessere elektrische Eigenschaften und eine erhöhte Betriebssicherheit einer Halbleitervorrichtung erzielt werden können.
  • Zwar wurden hier die bevorzugten Ausführungsformen der Erfindung zum Zwecke der Erläuterung beschrieben, jedoch wird Fachleuten auf diesem Gebiet auffallen, daß verschiedene Abänderungen, Zusätze oder Substitutionen möglich sind, ohne vom Umfang und Wesen der vorliegenden Erfindung abzuweichen, die sich aus der Gesamtheit der Anmeldeunterlagen ergeben und von den Patentansprüchen umfaßt sein sollen.

Claims (6)

  1. Verfahren zur Herstellung eines Transistors mit einem Isolierfilm, einem Gate, und einer Source/einem Drain, die sämtlich auf einem Halbleitersubstrat (31) vorgesehen sind, wobei das Gate an einer seiner Kanten mit der Source/dem Drain überlappt, die unterhalb des Gates angeordnet sind, und das Gate nach Ausbildung der Source/des Drains hergestellt wird, wobei die Ausbildung der Source/des Drains folgende Schritte aufweist: Ausbildung eines Feldoxidfilms (32) auf dem Halbleitersubstrat (31), darauffolgende Ausbildung eines Isolierfilms (33), eines Leitungsfilms (34) und eines weiteren Isolierfilms (35) auf jeweils vorbestimmte Dicke, und selektives Ätzen der Filme auf solche Weise, dass das Halbleitersubstrat (31) in einem Abschnitt freigelegt wird, der sich in einem Source/Drain-Bereich befindet, und Implantieren von Verunreinigungsionen in den freigelegten Abschnitt des Halbleitersubstrats, wodurch die Source/der Drain ausgebildet werden, und wobei das Gate durch folgende Schritte gebildet wird: Ausbildung eines Leitungsfilms (37) und eines Isolierfilms (38) über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung, die nach Ausbildung der Source/des Drains erhalten wird, und selektives Ätzen der Filme, wodurch ein Abstandteil gebildet wird, welches über der Source/dem Drain liegt, und Ausbildung eines weiteren Isolierfilms und eines Polysiliziumfilms über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung, und selektives Ätzen der Filme, wodurch ein Gateisolierfilm (39) und das Gate (40) hergestellt werden.
  2. Verfahren nach Anspruch 1, wobei der Polysiliziumfilm und der Isolierfilm, welche beide das Gate bilden, ein dotierter Polysiliziumfilm bzw. ein Silizidfilm sind.
  3. Verfahren nach Anspruch 1, wobei der das Abstandsteil bildende Leitungsfilm ein dotierter Polysiliziumfilm ist.
  4. Verfahren nach Anspruch 1, wobei der das Abstandsteil bildende Isolierfilm unter Verwendung eines Ablagerungsvorgangs bei niedriger Temperatur ausgebildet wird.
  5. Verfahren nach Anspruch 1, wobei folgende Schritte vorgesehen sind: Ausbildung eines einebnenden Isolierfilms über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung, die nach der Ausbildung des Gates erhalten wird; selektives Ätzen des einebnenden Isolierfilms und des Isolierfilms, der über dem Leitungsfilm angeordnet ist, der in Kontakt mit dem Abstandsteil steht, welches über der Source/dem Drain angeordnet ist, wodurch ein vorbestimmter Abschnitt des Leitungsfilms freigelegt wird, der in direktem Kontakt mit der Source/dem Drain steht; und Ausbildung eines Metallfilms auf dem freigelegten Abschnitt des Leitungsfilms, wodurch eine Metallverdrahtung hergestellt wird.
  6. Verfahren nach Anspruch 5, wobei der Schritt zur Ausbildung eines einebnenden Isolierfilmsfolgende Schritte umfasst: Ausbildung eines Oxidfilms (41') über der gesamten freiliegenden Oberfläche der sich ergebenden Anordnung, die nach der Ausbildung des Gates erhalten wird; und Ausbildung eines Borphosphorsilikatglas-Films (41'') zur Einebnung über dem Oxidfilm.
DE4442106A 1993-11-26 1994-11-25 Verfahren zur Herstellung eines Transistors Expired - Fee Related DE4442106B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-25366 1993-11-26
KR1019930025366A KR0171732B1 (ko) 1993-11-26 1993-11-26 모스 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4442106A1 DE4442106A1 (de) 1995-06-01
DE4442106B4 true DE4442106B4 (de) 2007-07-12

Family

ID=19369011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4442106A Expired - Fee Related DE4442106B4 (de) 1993-11-26 1994-11-25 Verfahren zur Herstellung eines Transistors

Country Status (4)

Country Link
US (2) US5661327A (de)
JP (1) JP2959978B2 (de)
KR (1) KR0171732B1 (de)
DE (1) DE4442106B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233832B1 (ko) * 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
KR100205611B1 (ko) * 1997-01-15 1999-07-01 윤종용 반도체 장치 및 그의 제조 방법
US6046098A (en) 1998-02-23 2000-04-04 Micron Technology, Inc. Process of forming metal silicide interconnects
US6124627A (en) * 1998-12-03 2000-09-26 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
JP2001217247A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027185A (en) * 1988-06-06 1991-06-25 Industrial Technology Research Institute Polycide gate FET with salicide
US5079617A (en) * 1988-09-20 1992-01-07 Mitsubishi Denki Kabushiki Kaisha Multiple layer electrode structure for semiconductor device and method of manufacturing thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463491A (en) * 1982-04-23 1984-08-07 Gte Laboratories Incorporated Method of fabricating a monolithic integrated circuit structure
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
US4766473A (en) * 1986-12-29 1988-08-23 Motorola, Inc. Single transistor cell for electrically-erasable programmable read-only memory and array thereof
JPH0666329B2 (ja) * 1988-06-30 1994-08-24 株式会社東芝 半導体装置の製造方法
US4988638A (en) * 1988-11-07 1991-01-29 Xerox Corporation Method of fabrication a thin film SOI CMOS device
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US5140392A (en) * 1990-03-05 1992-08-18 Fujitsu Limited High voltage mos transistor and production method thereof, and semiconductor device having high voltage mos transistor and production method thereof
US5028557A (en) * 1990-08-27 1991-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a reverse self-aligned BIMOS transistor integrated circuit
US5169796A (en) * 1991-09-19 1992-12-08 Teledyne Industries, Inc. Process for fabricating self-aligned metal gate field effect transistors
US5393685A (en) * 1992-08-10 1995-02-28 Taiwan Semiconductor Manufacturing Company Peeling free metal silicide films using rapid thermal anneal
JPH06334032A (ja) * 1993-03-23 1994-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027185A (en) * 1988-06-06 1991-06-25 Industrial Technology Research Institute Polycide gate FET with salicide
US5079617A (en) * 1988-09-20 1992-01-07 Mitsubishi Denki Kabushiki Kaisha Multiple layer electrode structure for semiconductor device and method of manufacturing thereof

Also Published As

Publication number Publication date
KR950015643A (ko) 1995-06-17
JP2959978B2 (ja) 1999-10-06
DE4442106A1 (de) 1995-06-01
US5661327A (en) 1997-08-26
JPH07254705A (ja) 1995-10-03
US5904516A (en) 1999-05-18
KR0171732B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE4242558C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10359493B4 (de) Integrationsverfahren für eine Halbleitervorrichtung mit einer vertieften Gate-Elektrode
DE69122043T2 (de) Vertikaler SOI-Feldeffekttransistor und dessen Herstellungsprozess
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE4011276A1 (de) Feldeffekttransistor mit isoliertem gate (igfet)
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10135557A1 (de) Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3737450C2 (de) Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
DE4442106B4 (de) Verfahren zur Herstellung eines Transistors
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603