DE2916364A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2916364A1
DE2916364A1 DE19792916364 DE2916364A DE2916364A1 DE 2916364 A1 DE2916364 A1 DE 2916364A1 DE 19792916364 DE19792916364 DE 19792916364 DE 2916364 A DE2916364 A DE 2916364A DE 2916364 A1 DE2916364 A1 DE 2916364A1
Authority
DE
Germany
Prior art keywords
layer
area
semiconductor substrate
silicon layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792916364
Other languages
English (en)
Other versions
DE2916364C2 (de
Inventor
Hiroshi Shiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2916364A1 publication Critical patent/DE2916364A1/de
Application granted granted Critical
Publication of DE2916364C2 publication Critical patent/DE2916364C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/911Differential oxidation and etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/92Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

GLAWE, DELFS, MOLL & PARTNER
Nippon Electric Co., Ltd. Tokio/JAPAN
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
PATENTANWÄLTE
DR.-ING. RICHARD GLAWE. MÖNCHEN DIPL.-1NG. KLAUS DELFS, HAMBURG DIPL.-PHYS. DR. WALTER MOLL. MÖNCHEN' DIPL-CHEM. DR. ULRICH MENGDEHL, HAMBURG
ZUGELASSENE VERTRETER BEIM
EUROPÄISCHEN PATENTAMT • ZUGL. OFF. BEST. U. VEREID. DOLMETSCHER
SOOO MÖNCHEN 26 POSTFACH 37 LIEBHERRSTR. 20 TEL. (089) 22 65 48 TELEX 52 25 05 spez
MÜNCHEN A 07
2000 HAMBURG POSTFACH 2570 ROTHENBAUM-CHAUSSEE TEL. (040) 41020 TELEX 21 29 21 spez
Beschreibung
Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Feldeffekttransistor-Halbleitervorrichtung.
Bekanntlich gibt es zwei Arten von Feldeffekttransistoren, wobei die einen als Isolierschicht- bzw. Sperrschicht-Feldeffekt-5 transistoren (im nachfolgenden als JFET bezeichnet) und die anderen als Metalloxidhalbleiter-Feldeffekttransistoren (im nachfolgenden als HOSFEf bezeichnet) bezeichnet werden. TJm die elektrischen Eigenschaften dieser Transistoren zu verbessern, wurden bereite viele VerBuche unternommen, um die Flächen der Gate) Drain- und Source-10 Bereiche, die Länge eines Kanals und die Streukapazität zwischen
BANK: DRESDNER BANK, HAMBURG, 4 030 448 (BLZ 200800 00)
909844/0932
[BLZ 200800 00) · POSTSCHECK":
HAMBURG 147607-200 · TELEGRAMM: SPECHTZIES
Gate und Drain bzw. Source zu vermindern. Beispielsweise wird bei einem MOSFET mit Silizium-Gate-Elektrode eine polykristalline
'■"■■.■"■■-■ ■■- -" ■-. "■ -: ; '■:--■. .. ■■-.■■■- -.--. Hegt" Siliziumschicht, die über der Oberfläche eines Halbleitersubetrats^ selektiv weggeätzt, um eine Elektrodenverdrahtung zu bilden. Das Substrat wird dann mit Störstoffen dotiert, um Drain- und Source-Bereiche auszubilden. Dieses Verfahren ist dahingehend vorteilhaft, daß eine geringe Streukapazität zwischen Gate und Drain bzw. Source erreicht werden kann, da sich die Gate-Elektrode in einer selbsteinstellenden Beziehung zu den Drain- undSource-Be*eichen befindet. Dieses Verfahren hat jedoch den Nachteil, daß die Substratoberfläche rauh ist, wobei die Häuhtiefe der Dicke der polykristallinen SiIi ziumechicht entspricht. Wenn damit Metallverdrahtungen zur Verbindung mit den Elektrodenverdrahtungen geschichtet werden, so treten häufig Fehlverbindungen bzw. Unterbrechungen oder Kurzschlüsse auf. Es wird damit eine genaue Musterbildung bei der Herstellung von Halbleitervorrichtungen verhindert. Bei einem kürzlich entwickelten Transistor des Vertikalstrukturtype wird wohl das Problem der Eanällänge wesentlich verbessert; er weist dafür eine nachteilhafte Streukapazität zwischen Gate und Source bzw. Drain auf.
Demgegenüber besteht eine wesentliche Aufgabe der Erfindung darin, eine Halbleitervorrichtung zu schaffen, die »ine verminderte Streukapazität aufweist und eine genaue Musterbildung der Metallverdrahtung ermöglicht.
- 2'--■■
Eine weitere wesentliche Aufgabe der Erfindung besteht darin, ein Verfahren zum leichten und zuverlässigen Herstellen einer Halbleitervorrichtung zu schaffen, die eine im wesentlichen flache Elektrodenverdrahtungsechicht sowie eine selbsteinstellende Beziehung von Drain- und Source-Elektrode bezüglich der Gate-Elektrode aufweist.
Erfindungsgemäß weist die Halbleitervorrichtung eine Elektrodenverdrahtungsschicht aus Silizium mit einer im wesentlichen flachen Oberfläche, die auf der Oberfläche eines Halbleitersubstrats anhaftet und deren Umgebung in ein Isoliermaterial umgewandelt ist, sowie einen störstoffdotierten Bereich auf, der im Halbleitersubstrat in selbsteinstellender Beziehung zur Elektrodenverdrahtung steht.
Das erfindungsgemäee Verfahren zur Herstellung einer HaIbleitervorrichtung weist die Verfahrensschritte auf : Aufbringen einer Siliziumschicht auf die Oberfläche eines Halbleitersubstrats, selektives Einbringen von Störstoffen in das Substrat durch einen Bereich der Siliziumschicht und selektives Umwandeln des Bereichs der Siliziumschicht in ein Oxid, durch den die Störstoffe hindurchgetreten sind.
ErfindungsgemäB ist auch ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, das die Verfahrensschritte auf-
- 5 909844/0932
weist : Darstellen eines Halbleitersubstrats, das selektiv mit einer Isolierschicht bedeckt ist, Aufbringen einer Siliziumschicht auf die Oberfläche des Halbleitersubstrats, Ausbilden eines Maskenmuster8 auf der Oberfläche der Siliziumschicht, selektives Einbringen von Störstoffen in das Halbleitersubstrat unter Verwendung des Maskenmusters, um darin einen störstoffdotierten Bereich auszubilden, und selektives Oxydieren der Siliziumschicht in ihrer gesamten Dicke unter Verwendung des Maskennmeters, um eine Elektrodeverdrahtungsschicht auszubilden, die eine im wesentlichen flache Oberfläche mit dem nicht oxydierten Bereich der Siliziumschicht bildet.
Bei der erfindungsgemäßen Halbleitervorrichtung wird ein Bereich des Halbleitersubstrats selektiv mit Störstoffen dotiert, und zwar durch eine polykristalline Siliziumschicht hindurch, mit der die Oberfläche des Halbleitersubstrats bedeckt ist. Es wird dann ein Bereich der polykristallinen Siliziumschicht, durch den die Störstoffe hindurchgetreten sind, während die übrige nicht oxydierte polykristalline Siliziumschicht eine Elektrodenverdrahtung bildet.
Durch die Erfindung kann eine im wesentlichen flache Oberfläche der Elektrodenverdrahtung erreicht werden, da die Umgebung der Elektrodenverdrahtung mit Siliziumdioxid aufgefüllt ist, das selektiv von der Siliziumschioht umgewendet wird. Darüber hinaus
909844/0932
weist die erfindungsgemäfie Halbleitervorrichtung eine geringe Streukapazität zwischen dem störstoffdotierten Bereich und der Elektrodenverdrahtung auf, da keine Überlappung zwischen der Elektrodenverdrahtung und den störstoffdotierten Bereich in einer Ebene stattfindet.
Demnach ist die erfindungsgemäße Halbleitervorrichtung für IC-Schaltkreise Bit hoher Integration geeignet. Die Halbleitervorrichtung weist eine Elektrodenverdrahtung aus Silizium mit einer im wesentlichen flachen Oberfläche, die auf der Oberfläche eines Halbleitersubstrate aufgebracht ist und deren Umgebung durch eine durch selektive« Oxydieren von Silizium hergestellte Islierschicht aufgefüllt ist, einen ersten störetoffdotierten Bereich, der im Halbleitersubstrat in selbsteinstellender Beziehung bezüglich der Elektrodenverdrahtung ausgebildet ist, sowie einen zweiten störstoffdotierten Bereich auf, der mit dem ersten störstoffdotierten Bereich verbunden ist und unterhalb der Islier-Bchicht liegt.
Aueführungebeispiele der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigen :
Fig. 1 einen Querschnitt durch eine herkömmliche Halbleitervorrichtung;
Fig. 2 einen Querschnitt durch eine andere Halbleitervorrichtung»
- 5 909844/0932
Pig. 3 Verfahrensechritte zur Herstellung einer ersten Aueführungeform eines erfindungsgemäßen MOSPET mitP-Kanal, wobei die Fig. JA Mb 3H Querschnitte und die Pig. 3H1 eine Draufsicht auf Fig. 3H zeigt, und
Fig. 4 Yerfahrensschritte zur Herstellung einer zweiten Ausführungsform eines erfindungsgemäßen JFET mit H-Kanal, wobei die Fig. 4A bis 41 Querschnittansichten und Fig. 41' eine Draufsicht auf die in Fig. 41 dargestellte Torrichtung sind.
Fig. 1 zeigt einen bekannten MOSFET mit Silizium-Gate-Elektrode.
Der MOSFET weist eine Gate-Elektrode 6, eine alt einem Drain-Bereich 5 verbundene Drain-Elektrodenverdrahtung 7sowie eine mit einem Source-Bereich 4 verbundenen Source-Elektodenverdrahtung 8 auf. Bei dea MOSFET wird eine über der Oberfläche eines Halbleiter-Substrats 1 liegende polykristalline Siliziumschicht selektiv weggeätzt, um ein getrenntes Muster für die Elektrodenverdrahtungen 6 und 7 zu bilden. Dann werden zur Ausbildung des Drain-Bereichs und des Souroe-Bereichs 4 Störstoffe in das Substrat 1 eingebracht. Dieser MOSFET hat den Vorteil, daß die Streukapazität zwischen der Gate-Elektrode 6 und den Drain-Bereich 5 und/oder des Source-Bereich 4 klein gemacht werden kann, da sowohl der Drain-Bereich 5 als auch der Source-Bereich 4 in selbsteinstellender Beziehung bezüglich der Gate-Elektrode 6 ausgebildet werden. Die Gate-Elektrode 6,
90 98Λ4Λ09 32
die Drain-Elektrode 7 und die Source-Elektrode θ machen jedoch die Oberfläche dee Substrats 1 rauh, und zwar mit einer Rauhtiefe, die der Dicke der polykristallinen Schicht entspricht. Venn damit Metallverdrahtungen 9 und 10 geschichtet werden, so neigen diese Verdrahtungen dazu, unterbrochen oder kurzgeschlossen zu werden. Damit ist ein derartiger HOSFET nicht für integrierte Schaltkreise mit Hehrschichtkonstruktionen geeignet.
Der JFET weist ein Halbleitersubstrat mit darin ausgebildeten Drain-Bereich 22, Source-Bereich 26 und Grate-Bereich 23, sowie eine Gate-Elektrodeverdrahtung 28 und eine Source-Elektrodenverdrahtung 27 auf. Die Verdrahtungen 27 und 28 werden durch selektives Wegätzen der polykristallinen Siliziumschicht gebildet. Dieser JPET weist auch den Nachteil einer rauhen Oberfläche aufgrund der Verdrahtungen auf. Zudem besitzt er eine große Streukapazität aufgrund der Überlappung der Source-Elektrodenverdrahtung 27 mit dea Gate-Bereich 25.
Fig. 3 zeigt die einzelnen Verfahreneschritte zur Herstellung einer bevorzugten Ausführungsfora eines erfindungsgemäBen HOSFET mit F-Eanal. Zuerst wird ein H-störstoffdotierter Bereich als Kanalstopper einerSiliziumdioxidschicht 33 mit 1 }w Dicke für die Isolierung der Elektrodenverdrahtungen sowie eine Siliziumdioxidschicht 34- mit 0,1 jam Dicke als Gate-Isolierfilm auf der Oberfläche eines N-Siliziumsubstrats 31 mit einem spezifischen Widerstand von 4Aea nach bekannten Herstellungsverfahren hergestellt, wie es in
- 7 909844/0932
Pig. 3A dargestellt ist. Ein polykristalliner Siliziumfilm 35 mit 0,2jum Sicke und eine Siliziumnitridschicht 36 mit 0,2 um Dicke werden nacheinander auf die Oberfläche des Halbleitersubstrats mit der bekannten Dampfbeschichtungstechnik aufgebracht, vie es in Pig. 3B dargestellt ist. Auf der Oberfläche der Siliziumnitridschicht 36 wird dann eine Photolackschicht 37 mit 0,8jum Dicke aufgebracht. Es werden dann die Photolackschicht 37 und die Siliziumnitridschicht 36 entfernt, mit Ausnahme der Stellen, an denen die Elektrodenverdrahtungen ausgebildet werden sollen. Danach wird das Halbleitersubstrat mit Bor dotiert, und zwar nach der Ioneneinbautechnik, um P-störstoffdotierte Bereiche 38 und 38* auszubilden, wie es in Pig. 3C dargestellt ist. Bei dargestellten Ausführungsbeispiel wird der Boreinbau vorzugsweise mit einer Ioneneinbauenergie von 400 KeV und einer Ionendotierung von 10 /cm durchgeführt. Damit wird das Bor bis zu einer Tiefe von etwa 0,9 jum von der Substratoberflache aus gemessen eingebaut bzw. eingebracht. Das Bor erreicht jedoch nicht die Substratoberfläche, die mit der Siliziumdioxidschioht 33 oder der dicken Photolackschicht 37 bedeckt ist. Auf diese Weise wird eine selektive Dotierung des Substrats mit Bor automatisch durchgeführt.Beim nächsten Verfahrensschritt wird die Photolackschicht 37 entfernt und das Substrat wird dann der Behandlung einer thermischen Oxydation unterzogen. Bei diesem Aueführungsbeispiel wird die thermische Oxydationsbehandlung vorzugsweise bei einer Temperatur von 1000° G über vier Stunden hinweg durchgeführt. Durch die Wärmebehandlung wird die nioht mit der
909844/0 932
Siliziumnitridschicht 36 bedeckte polykristalline Siliziumschicht vollständig in eine Siliziumdioxidschicht 500 umgewandelt, um die Elektrodenverdrahtungen 55s, 35g und 55d zu bilden, die elektrisch voneinander isoliert sind, und das in das Substrat dotierte Bor 38 diffundiert in dieses, um durch thermische Diffusion Source- und Drain-Bereiche 39 bzw. 39' zu bilden. Bei dieser thermischen Diffusion wird die Oberfläche des Substrats leicht oxydiert und bildet Oxidbereiche 300' und 300", wie es in Fig. 3 dargestellt ist, wobei dies nicht erfindungswesentlich ist. Die Siliziumnitridschicht 36 auf der polykristallinen Siliziumschicht wird entfernt und es wird dann hoch konzentriertes Bor durch thermische Diffusion in die Elektrodenverdrahtungen 35d, 35g und 55s sowie in das Halbleitersubstrat 31 eingebracht, um über die Elektrodenverdrahtungen 35d und 55e einen Drain-Kontaktbereich 501 und einen Source-Kontaktbereich 301* zu bilden. Es werden damit Elektrodenverdrahtungen mit niedrigem Widerstand ausgebildet, die über die Bereiche 301' und 301 mit den Source- und Drain-Bereichen 59* b^v. 39 verbunden sind, wie es in Fig. 5E dargestellt ist. Das Substrat 31 wird dann erneut einer Wänseoxydationebehandlung ausgesetzt, um auf der isolierten polykristallinen Siliziumschicht eine Siliziumdioxidschicht 302 auszubilden.
Die sich ergebende Oberfläche des Substrats 51 ist im wesentlichen
es
flach, wie/aus Fig. 5F zu ersehen ist. Um die Streukapazität zu vermindern, wird eine dünne Siliziumdioxidschicht 505 mit 0,5 Bm Dicke exS der gesamten Oberfläche des Substrats aufgebracht. Danach werden Öffnungen 304 und 504', die eine Verbindung der Hetall-
909844/0932
elektrodenverdrahtungen mit den Elektrodenverdrahtungen 35d und 35s erlauben, in der Siliziumoxidschicht 303 ausgebildet, wie es aus Fig. 3G zu ersehen ist. Schließlich werden Metall-Verdrahtungen 305 und 506 aus Aluminium ausgebildet, womit die Öffnungen 304 "bzw. 304' ausgebildet werden, wie es aus Fig. 3H zu ersehen ist. Der so hergestellte M0SFE7 mit P-Kanal weist eine Drain-Elektrode mit Metallverdrahtung 305» eine Source-Elektrode mit Metallverdrahtung 3O6 und eine sich von der polykristallinen Silizium-Gate-Elektrode 35g aus erstreckende Gate-Verdrahtung 307 auf, wie es aus den Fig. 3H und 3H1 zu ersehen ist.
Erfindüngsgemäß werden die Metailverdrahtungen 305 und auf der im wesentlichen flachen Oberfläche des Substrats ausgebildet und es treten daher keine Unterbrechungen bzw. Kurzschlüsse auf. Darüber hinaus kann die Streukapazität zwischen der Gate-Elektrode 35g und dem Drain- bzw. Source-Bereichen 39 bzw. 39* beträchtlich vermindert werden, da der Band der Gate-Elektrode 35g in wesentlichen mit dem Hand der Drain- und Source-Bereiche 39 bzw. 39' an der Kanalseite in einer Ebenezusammenfällt.
Fig. 4 zeigt die Verfahrensschritte zur Herateilung eines weiteren Ausführungebeispiels eines erfindungsgeaäBen JFET mit K-Kanal. Zuerst läßt man eine monokristalline N-Siliziumschicht 41 ait einem spezifischen Widerstand von 1 mem. epitaxial auf der Oberfläche eines H-Silisiunsubstrats 40 «it 0,01Ji&m aufwachsen
.."■-■":.■■-"' . 10 -
909844/0932
und es werden ein N-störstoffdotierter Bereich 42 als Kanalstopper und ein Siliziumdioxidfilm 43 mit 1 pm Dicke ausgebildet, wie es in Fig. 4A dargestellt ist. Danach läßbman auf der ganzen Oberfläche des Halbleitersubstrats eine dünne polykristalline Siliziumschicht 45 mit 0,4 ^m Sicke und eine Siliziumnitridschicht 46 mit 0,2 11m Sicke aufwachsen, wie es in Fig. 4B dargestellt ist. Danach wird die Oberfläche der Siliziumnitridschicht 46 mit einer Photolackschicht 47 mit 0,8 pm Sicke bedeckt. Dann wird die Fhotolacksohicht 47 entfernt, mit Ausnahme des Bereichs für die Elektrodenverdrahtungen. Nach dem Entfernen eines Teils der Photolackschicht, wird das Halbleitersubstrat durch die Ioneneinbautechnik mit Bor dotiert, um einen P-störstoffdotierten Bereich 48 bzw. 48* auszubilden, wie es aus Fig. 4C zu ersehen ist. Beim dargestellten Ausführungsbeiepiel wird die Ionendotierung vorzugsweise mit einer Ionendotierungsenergie von 400EeV und einer Ionendotierung von 10 /cm durchgeführt. Bei diesem Beispiel dienen, wie beim vorigen Beispiel, die Photolackschicht 47 und die Siliziumdioxidschicht 45 als Maske, um eine automatische und selektive Dotierung der gewünschten Bereiche ia Substrat mit Bor zu ermöglichen. Dann wird mit einer Maske der Photolackschicht 47 der Nitridfilm 46 weggeätzt. Bei einer absichtlichen Verlängerung der Ätzzeit wird eine zusätzliche Ätzung durchgeführt, um eine Lücke von 1 um zwischen dem Band der Photolackschicht und der Siliziumnitridsohicht 46 auszubilden, wie es in Fig. 4D dargestellt ist. Danach wird die
- 11 -
909844/0932
2316364
Photolackschicht 47 entfernt und das Halbleitersubstrat wird einer thermischen Oxydationsbehandlung unterzogen. Das Ergebnis der thermischen Oxydationsbehandlung werden die nicht mit der Siliziumnitridschicht 46 bedeckten Bereiche der polykristallinen Siliziumschicht 45 selektiv oxydiert und in die Siliziumdioxidsohichten 400, 400' und 4OO" umgewandelt. Damit sind die mit der Siliziumnitridsehicht bedeckten Bereiche der polykristallinen Siliziumschicht als Elektrodenverdrahtungen 401 und 402 elektrisch isoliert, während gleichzeitig der Bordotierte Bereich 43 sich unter der Wärmeeinwirkung in das Substrat ausbreitet, um einen P-Bereich 49 bzw. 49* zu bilden, wie es in Fig. 4E dargestellt ist. Danach wird die über der Gate-Elektrode 401 liegende Siliziumnitridschicht selektiv entfernt und es wird dann durch thermische Diffusionstechnik hooh konzentriertes Bor eingebracht. Damit wird das Bor über
Silizium
die Gate-Elektrode 401 aus polykristallinem/und das polykristalline Silizium in den monokristallinen Bereich 41 eingebracht, was zur Folge hat, daß das eingebrachte Bor mit den vorher eingebauten P-Bereich 49 verbunden wird, um einen P-Gate-Bereich 403 zu bilden, wie es in Fig. 4F dargestellt ist. Nach der Ausbildung des Gate-Bereichs wird das Substrat einer thermischen Wärmebehandlung ausgesetzt, um eine Siliziumdioxidschicht 404 über der Gate-Elektrode 40I auszubilden, wie es aus Fig. 4G zu ersehen ist. Nach Entfernen der übrigen, die Source-Elektrode 402 bedeckenden Siliziumnitridschicht 406 wird durch thermische Diffusionstechnik hooh konzentriertes Bor diffundiert. Zu diesem
- 12 -
90 9 8447 0 93 2
29163B4 - -/4-
Zeitpunkt wird Bor durch die Source-Elektrode 402 aus polykristallinen Silizium und das polykristalline Silizium in den monokristallinen Bereich 41 eingebracht« wodurch ein N-störstoffdotierter Bereich 407 ausgebildet wird, wie es aus Fig. 4H zu ersehen ist. Beim letzteren Verfahrensschritt wird die die Gate-Elektrode 404 bedeckende Siliziumdioxidschicht an einer gewünschten Stelle für die Ausbildung von Metallverdrahtungen 408 und 409 aus Aluminium geöffnet. Auf diese Weise wird ein erfindungsgemäßer Sperrechicht-Feldeffekttransistor mit N-Kanal hergestellt, und zwar mit einer Metallverdrahtung 408 für die Gate-Elektrode, einer Metallverdrahtung 409 für die Source-Elektrode und einem N-SiIiziumsubstrat 400 für die Drain-Elektrode, wie es aus Fig. 41 bzw. 41' zu ersehen ist.
Vie bereits oben beschrieben wurde, wird erfindungsgemäß der Substratbereich selektiv durch eine polykristalline Siliziumschicht mit Störstoffmaterial dotiert, und der Bereich der Siliziumschicht, >iurch den das Störstoffmaterial hindurchgetreten ist, wird in ein Oxid umgewandelt, um Elektrodenverdrahtungen zu bilden. Sie relative Lage der Elektrodenverdrahtuigen zu den im Substrat ausgebildeten störstoffdotierten Bereichen kann genau und automatisch bestimmt werden, und zwar nicht durch den sogenannten "Einstellvorgang". Die Oberfläche der Elektrodenverdrahtungen der polykristallinen Siliziumschicht der Ealbleiter-
Vorrichtung ist damit im wesentlichen flach.
- 13 -
909844/0932

Claims (10)

  1. Patentansprüche
    ,1/ Halbleitervorrichtung mit einem Halbleitersubstrat und darin ausgebildeten ersten und zweiten störstbffdotierten Bereichen, gekennzeichnet durch eine Elektrodenverdrahtungsschicht aus Silizium, die von einer aus Silizium umgewandelten Isolierschicht umgeben bzw. aufgefüllt ist, wobei die Elektrodenverdrahtungsschicht und die Isolierschicht eine im wesentlichen flache Oberfläche bilden und der Hand der Elektrodenverdrahtungsschicht mit dem Rand des ersten störstoffdotierten Bereichs im wesentlichen ohne Überlappung in einer Ebene zusammenfällt, und der zweite störstoffdotierte Bereich unterhalb der Isolierschicht liegt und mit dem ersten störstoffdotierten Bereich verbunden ist.
    9 0 9 8 A A / 0 G 3 2
    ORIGINAL INSPECTED
  2. 2. Halbleitervorrichtung nach Anspruoh 1 , dadurch gekennzeichnet , daß die Halbleitervorrichtung ein Isolierschicht-Feldeffekttransistor und die Elektrodenverdrahtungsechicht eine Gate-Elektrode sind.
  3. 3· Halbleitervorrichtung nach Anspruch 1 , dadurch gekennzeichnet , daß die Halbleitervorrichtung ein Sperrschicht-Feldeffekttransistor und die Elektrodenverdrahtungsschlcht eine Source-Elektrode des Sperrschicht-Feldeffekttransistors sind.
  4. 4. Halbleitervorrichtung gekennzeichnet durch eine Elektrodenverdrahtungsschicht aus Silizium mit einer im wesentlichen flachen Oberfläche, die auf der Oberfläche eines Halbleitersubstrats haftet und deren Rand bzw. Umgebung in einen Isolierstoff umgewandelt ist, und einen störstoffdotierten Bereich, der in dea Halbleitersubstrat in selbsteinstellender Beziehung zur Elektrodenverdrahtungsschicht ausgebildet ist.
  5. 5. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch die Verfahrensschritte :
    Aufbringen einer Halbleiterschicht auf die Oberfläche eines teilweise mit einem Isolierfilm bedeckten Halbleitersubstrats, selektives Einiringen bzw. Hinzufügen von Störstoffen in das Substrat und selektives Umwandeln eines Bereichs der Halbleiterschicht in
    9 0 9 8 4 4 / D 9 1 2
    ein Oxid, durch den die Störstoffe hindurchgetreten sind.
  6. 6. Verfahren zur Herstellung einer Halbleitervorrichtung, g e k e η η ze i c h η e t durch die Yerfahrensschritte :
    Darstellung eines Halbleitersubstrats, das selektiv mit einer ersten Isolierschicht bedeckt ist, Aufbringen einer Siliziunschicht auf das Halbleitersubstrat, wobei mindestens ein Bereich der Siliziumschicht sich in Kontakt mit der Oberfläche des freiliegenden Oberflächenbereichs des Halbleitersubstrats und die übrige Siliziumschicht sich in Kontakt mit der Oberfläche der ersten Isolierschicht befindet, selektives Einbringen von Störstoffen indas Substrat durch einen Teil des Bereichs der SiIiziumschicht, die sich in Kontakt mit der Oberfläche des freiliegenden Oberflächenbereichs des Halbleitersubstrats befindet» um darin einen störstoffdotierten Bereich auszubilden, und selektives Oxydieren des Teils des Bereiche der Siliziumschicht in seiner gesamten Dicke, um eine zweite Islierechicht auszubilden, wodurch mindestens eine Elektrodenverdrahtungsschicht hergestellt wird, die den nicht oxydierten Teil des Bereiche der Siliziuaschicht und einen Teil der Siliziumschicht umfaßt, der sich in Kontakt mit der Oberfläche der ersten Isolierschicht befindet und kontinuierlich in den nicht oxydierten Teil übergeht.
  7. 7· Verfahren nach Anspruch 6 ,dadurch g e k e η η ζ e i ohne t , daß nach dem Oxydieren Störstoffe mit dem gleichen Leitungs-
    909844/0932
    typ wie dem des störstoffdotierten Bereiche in den freiliegenden Oberflächenbereich des Ealbleitereubatrats durch den nicht oxydierten Teil der Siliziumschicht eingebracht werden.
  8. 8. Verfahren nach Anspruch 7 » dadurch gekennzeichnet, daß es den Verfahreneschritt dee lusdehnens des störstoffdotierten Bereichs zu einem aolchen Ausmaße aufweist, daß der erweiterte störstoffdotierte Bereich sich in Kontakt mit dem nicht oxydierten Teil der Siliziumschicht befindet.
  9. 9. Verfahren zur Herstellung einer Halbleitervorrichtung , gekennzeichnet, durch die Verfahrensschritte :
    Sarstellen eines Halbleitersubstrats, das selektiv mit einer ersten Isolierschicht bedeckt ist, Aufbringen einer Siliziumschioht auf das Halbleitersubstrat, Ausbilden eines Haskenmusters auf der Oberfläche der Siliziumschicht, selektives Einbringen von Störatoffen in das Halbleitersubstrat unter Verwendung des Maskenmusters, üb darin einen störstoffdotierten Bereich auszubilden, und selektives Oxydieren der SiliziuBschicht in ihrer gesamten Sicke unter Verwendung des Maekenmusters, um ein Elektrodenverdrahtungsmuster aus dem nicht oxydierten Bereich der Silisiumschicht auszubilden.
  10. 10. Verfahren zur Herstellung einer Halbleitervorrichtung , gekennzeichnet durch die Verfahrensschritte t
    §09844/0932
    Aufbringen einer Siliziumschicht auf ein Halbleitersubstrat, das selektiv mit einer ersten Isolierschicht bedeckt ist, wobei mindestens ein Bereich der Siliziumschicht sich in Kontakt mit dem freiliegenden Bereich des Halbleitersubstrats befindet, Bedecken der Oberfläche der Siliziumschicht mit einer kaum oxydierbaren Schicht, Ausbilden eines Torbestimmten Musters aus einem Haskenmaterial auf der kaum oxydierbaren Schicht, Einbringen von Störstoffen mit einem zu dem des freiliegenden Bereichs des Halbleitersubstrats entgegengesetzten Leitungstyp in den freiliegenden Bereich durch einen Teil des Bereichs der Siliziumschicht unter Verwendung des vorbestimmten Musters des Maskenmaterials, selektives Entfernen der kaum oxydierbaren Schicht unter Verwendung des vorbestimmten Musters des Maskenmaterials, selektives Oxydieren der Siliziumschicht in ihrer gesamten Dicke unter Verwendung der übrigen kaum oxydierbaren Schicht als eine Maske, wobei mindestens ein Teil des Bereichs der Siliziumschicht oxydiert wird, Ausbilden eines ersten Bereichs mit dem entgegengesetzten Leitungstyp in dem freiliegenden Bereich des Halbleitersubstrats durch Störstoffeinbringung und Einbringen von Störstoffen des gleichen
    Leitungstyps wie dem des Bereichs des ersten entgegengesetzten
    Leitungstyps in den freiliegenden Flächenbereich des Halbleitersubstrate durch einen nicht freiliegenden Teil des Bereichs der Halbleiterschicht, um einen zweiten Bereich entgegengesetzten Leitungstyps in dem freiliegenden Oberflächenbereich auszubilden, der sich in Kontakt mit dem ersten Bereich entgegengesetzten Leitungstype befindet.
    - 5 909844/0932
DE19792916364 1978-04-21 1979-04-23 Halbleitervorrichtung und verfahren zu ihrer herstellung Granted DE2916364A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4804278A JPS54140483A (en) 1978-04-21 1978-04-21 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2916364A1 true DE2916364A1 (de) 1979-10-31
DE2916364C2 DE2916364C2 (de) 1991-02-28

Family

ID=12792259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792916364 Granted DE2916364A1 (de) 1978-04-21 1979-04-23 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (3)

Country Link
US (1) US4306915A (de)
JP (1) JPS54140483A (de)
DE (1) DE2916364A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0014303A1 (de) * 1979-01-24 1980-08-20 Siemens Aktiengesellschaft Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie
DE3023410A1 (de) * 1980-06-23 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von mos-strukturen
DE3345207A1 (de) * 1982-12-14 1984-06-14 Nishizawa, Jun-Ichi, Sendai, Miyagi Verfahren zum herstellen eines halbleiterbauelements
WO1987007084A1 (en) * 1986-05-12 1987-11-19 Plessey Overseas Fabrication of mos-transistors

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1129118A (en) * 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
US4382827A (en) * 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication
JPS57194572A (en) * 1981-05-27 1982-11-30 Clarion Co Ltd Semiconductor device and manufacture thereof
US4445270A (en) * 1982-06-21 1984-05-01 Rca Corporation Low resistance contact for high density integrated circuit
NL8202686A (nl) * 1982-07-05 1984-02-01 Philips Nv Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
US4566175A (en) * 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
JPS5952849A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
US4509991A (en) * 1983-10-06 1985-04-09 International Business Machines Corporation Single mask process for fabricating CMOS structure
JPH0628266B2 (ja) * 1986-07-09 1994-04-13 株式会社日立製作所 半導体装置の製造方法
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
JPS63192249A (ja) * 1987-02-05 1988-08-09 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5081516A (en) * 1987-12-02 1992-01-14 Advanced Micro Devices, Inc. Self-aligned, planarized contacts for semiconductor devices
JPH02502415A (ja) * 1987-12-02 1990-08-02 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 半導体素子のための自己整列した、平坦化されたコンタクト
WO1989005519A1 (en) * 1987-12-02 1989-06-15 Advanced Micro Devices, Inc. Self-aligned interconnects for semiconductor devices
EP0344292B1 (de) * 1987-12-02 1997-04-23 Advanced Micro Devices, Inc. Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
US5057902A (en) * 1987-12-02 1991-10-15 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
DE69125794T2 (de) * 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
JPH04352436A (ja) * 1991-05-30 1992-12-07 Fujitsu Ltd 半導体装置
US5264384A (en) * 1991-08-30 1993-11-23 Texas Instruments Incorporated Method of making a non-volatile memory cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828230A (en) * 1971-07-31 1974-08-06 Zaidan Hojin Hondotai Kenkyn S Field effect semiconductor device having an unsaturated triode vacuum tube characteristi
US4069067A (en) * 1975-03-20 1978-01-17 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor device
DE2739662A1 (de) * 1977-09-02 1979-03-08 Siemens Ag Verfahren zur herstellung von mos-transistoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS51109782A (en) * 1975-03-20 1976-09-28 Matsushita Electric Ind Co Ltd Handotaisochino seizohoho
JPS5917865B2 (ja) * 1975-10-31 1984-04-24 松下電器産業株式会社 ハンドウタイソウチノセイゾウホウホウ
JPS5918874B2 (ja) * 1975-12-15 1984-05-01 松下電器産業株式会社 ハンドウタイソウチノセイゾウホウホウ
US4179311A (en) * 1977-01-17 1979-12-18 Mostek Corporation Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828230A (en) * 1971-07-31 1974-08-06 Zaidan Hojin Hondotai Kenkyn S Field effect semiconductor device having an unsaturated triode vacuum tube characteristi
US4069067A (en) * 1975-03-20 1978-01-17 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor device
DE2739662A1 (de) * 1977-09-02 1979-03-08 Siemens Ag Verfahren zur herstellung von mos-transistoren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0014303A1 (de) * 1979-01-24 1980-08-20 Siemens Aktiengesellschaft Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie
DE3023410A1 (de) * 1980-06-23 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von mos-strukturen
DE3345207A1 (de) * 1982-12-14 1984-06-14 Nishizawa, Jun-Ichi, Sendai, Miyagi Verfahren zum herstellen eines halbleiterbauelements
WO1987007084A1 (en) * 1986-05-12 1987-11-19 Plessey Overseas Fabrication of mos-transistors

Also Published As

Publication number Publication date
DE2916364C2 (de) 1991-02-28
US4306915A (en) 1981-12-22
JPS54140483A (en) 1979-10-31

Similar Documents

Publication Publication Date Title
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE102006019950B4 (de) Halbleitervorrichtung mit dielektrischer Trennung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3224287C2 (de)
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE19542606A1 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE3940388A1 (de) Vertikal-feldeffekttransistor
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE69306340T2 (de) Gateverdrahtung für DMOSFET

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
8105 Search report available
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee