JPS63192249A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63192249A JPS63192249A JP2578487A JP2578487A JPS63192249A JP S63192249 A JPS63192249 A JP S63192249A JP 2578487 A JP2578487 A JP 2578487A JP 2578487 A JP2578487 A JP 2578487A JP S63192249 A JPS63192249 A JP S63192249A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- polysilicon
- wiring
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にポリシリコン
抵抗を備える半導体集積回路装置の配線容量の低減に関
する。
抵抗を備える半導体集積回路装置の配線容量の低減に関
する。
従来、ポリシリコン抵抗を形成する半導体集積回路装置
はポリシリコン層を抵抗としての目的以外には使用せず
抵抗部以外は全てエツチング除去される。
はポリシリコン層を抵抗としての目的以外には使用せず
抵抗部以外は全てエツチング除去される。
第２図は従来のポリシリコン抵抗を備えた半導体集積回
路装置の部分断面図で、例えばＰ型半導体基板１上にＮ
型エピタキシャル層２を成長し不純物をドープしてＮＰ
Ｎトランジスタ３を形成した後、フィールド絶縁膜４上
にポリシリコン抵抗層５をパターンニング形成し、更に
この上に層間絶縁膜６を被覆しコンタクト孔７を介して
ポリシリコン抵抗層５と電気接続するアルミ配線８を形
成することによって作られる。ここで、９および１０は
それぞれＮ“埋込層および分離絶縁膜である。
路装置の部分断面図で、例えばＰ型半導体基板１上にＮ
型エピタキシャル層２を成長し不純物をドープしてＮＰ
Ｎトランジスタ３を形成した後、フィールド絶縁膜４上
にポリシリコン抵抗層５をパターンニング形成し、更に
この上に層間絶縁膜６を被覆しコンタクト孔７を介して
ポリシリコン抵抗層５と電気接続するアルミ配線８を形
成することによって作られる。ここで、９および１０は
それぞれＮ“埋込層および分離絶縁膜である。
しかしながら、半導体集積回路装置では、配線に寄生す
る容置により伝Ｗ１遅延時間の増加が最近重要な問題と
なって来ており、上述した従来の半導体集積回路装置に
おいても例外ではない。この配線に寄生する容量を低減
するには配線幅を狭くするとか層間絶縁膜の厚さを増す
方法とかがあるが、この方法によって配線に寄生する容
量を低減しようとすると、配線幅を狭くした場合では配
線寿命に問題が生じ他方層間絶縁膜の厚さを増した場合
にはその層間絶縁膜に開孔するコンタクトの開孔歩留り
が低下するという欠点を生じる。
る容置により伝Ｗ１遅延時間の増加が最近重要な問題と
なって来ており、上述した従来の半導体集積回路装置に
おいても例外ではない。この配線に寄生する容量を低減
するには配線幅を狭くするとか層間絶縁膜の厚さを増す
方法とかがあるが、この方法によって配線に寄生する容
量を低減しようとすると、配線幅を狭くした場合では配
線寿命に問題が生じ他方層間絶縁膜の厚さを増した場合
にはその層間絶縁膜に開孔するコンタクトの開孔歩留り
が低下するという欠点を生じる。
本発明の目的は、配線直下の層間絶縁膜の厚さのみを実
質的増加させコンタクト孔の開化歩留りを低下させるこ
となく配線に寄生する容量を低減し得るようにした半導
体集積回路装置を提供することである。
質的増加させコンタクト孔の開化歩留りを低下させるこ
となく配線に寄生する容量を低減し得るようにした半導
体集積回路装置を提供することである。
本発明によれば、半導体集積回路装置は、半導体基板と
、前記半導体基板の半導体素子形成領域を除くフィール
ド絶縁股上にそれぞれ同一工程でパターニング形成され
るポリシリコン抵抗層およびポリシリコン層と、前記ポ
リシリコン抵抗層およびポリシリコン層の全面を被覆す
る層間絶縁膜とを含む。
、前記半導体基板の半導体素子形成領域を除くフィール
ド絶縁股上にそれぞれ同一工程でパターニング形成され
るポリシリコン抵抗層およびポリシリコン層と、前記ポ
リシリコン抵抗層およびポリシリコン層の全面を被覆す
る層間絶縁膜とを含む。
以下本発明を図面を参照して詳細に説明する。
第１図は本発明の一実施例を示す半導体集積回路装置の
部分断面図である。本実施例によれば、半導体集積回路
装置は、Ｐ型半導体基板１と、この上に成長されたＮ型
エピタキシャル層２と、Ｎ型エピタキシャル層２内に形
成されたＮＰＮ）ランジスタ３と、フィールド絶縁膜４
と、フィールド絶縁膜４上にパターニング形成されたポ
リシリコン抵抗層５と、ポリシリコン層５を被覆するよ
うに基板全面に形成された層間絶縁膜６と、層間絶縁膜
６に開口されたコンタクト孔７を介しポリシリコン抵抗
層５と電気接続するアルミ配線８と、フィールド絶縁膜
４上にポリシリコン抵抗層５と同一工程ぞパターニング
形成され残されたアルミ配線８直下のポリシリコン層１
１とを含む。
部分断面図である。本実施例によれば、半導体集積回路
装置は、Ｐ型半導体基板１と、この上に成長されたＮ型
エピタキシャル層２と、Ｎ型エピタキシャル層２内に形
成されたＮＰＮ）ランジスタ３と、フィールド絶縁膜４
と、フィールド絶縁膜４上にパターニング形成されたポ
リシリコン抵抗層５と、ポリシリコン層５を被覆するよ
うに基板全面に形成された層間絶縁膜６と、層間絶縁膜
６に開口されたコンタクト孔７を介しポリシリコン抵抗
層５と電気接続するアルミ配線８と、フィールド絶縁膜
４上にポリシリコン抵抗層５と同一工程ぞパターニング
形成され残されたアルミ配線８直下のポリシリコン層１
１とを含む。
ここで、９および１０はそれぞれＮ＋埋込層および分離
絶縁膜である。本実施例によれば、本発明の半導体装置
集積回路装置は配線直下の層間絶縁膜のみが、残された
ポリシリコン層１１の厚さだけ従来のものより実質的に
厚く形成されているので配線に寄生する容量がその分だ
け低減される。
絶縁膜である。本実施例によれば、本発明の半導体装置
集積回路装置は配線直下の層間絶縁膜のみが、残された
ポリシリコン層１１の厚さだけ従来のものより実質的に
厚く形成されているので配線に寄生する容量がその分だ
け低減される。
また、コンタクト孔７の形成は従来と同じく層間絶縁膜
６のみの開口で済むのでコンタクト孔の開口歩留りを低
下させることもない。この際、ポリシリコン層１１の形
成には製造工程に殆んど変更を加えることもないので信
頼性土耕らたな問題を提起することもないなどの大きな
利点も有する。
６のみの開口で済むのでコンタクト孔の開口歩留りを低
下させることもない。この際、ポリシリコン層１１の形
成には製造工程に殆んど変更を加えることもないので信
頼性土耕らたな問題を提起することもないなどの大きな
利点も有する。
以上詳細に説明したように、本発明によれば、抵抗とし
て形成されたポリシリコン層が抵抗部のみならずコンタ
クトおよびその周辺を除く配線直下にも絶縁膜として使
用されるので製造工程を変更させることなく配線と半導
体基板との間の絶縁膜厚を実質的に増加させることがで
き、配線に寄生する半導体基板との間の容量を低減する
ことができる。すなわち、信号の伝播遅延時間が大幅に
改善される。ここで、ポリシリコン層の抵抗率は抵抗部
と等しく設定されていてもよく、また、これと異なる値
に設定されてもよい。このように抵抗層と異ならせるこ
とにより配線と半導体基板との間と容量をより小さくす
ることも可能となる。
て形成されたポリシリコン層が抵抗部のみならずコンタ
クトおよびその周辺を除く配線直下にも絶縁膜として使
用されるので製造工程を変更させることなく配線と半導
体基板との間の絶縁膜厚を実質的に増加させることがで
き、配線に寄生する半導体基板との間の容量を低減する
ことができる。すなわち、信号の伝播遅延時間が大幅に
改善される。ここで、ポリシリコン層の抵抗率は抵抗部
と等しく設定されていてもよく、また、これと異なる値
に設定されてもよい。このように抵抗層と異ならせるこ
とにより配線と半導体基板との間と容量をより小さくす
ることも可能となる。
第１図は本発明の一実施例を示す半導体集積回路装置の
部分断面図、第２図は従来のポリシリコン抵抗を備えた
半導体集積回路装置の部分断面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ型エピタキシャル
層、３・・・Ｎ Ｐ Ｎ ｌ−ランジスタ、４・・・フ
ィールド絶縁膜、５・・・ポリシリコン抵抗層、６・・
・層間絶縁膜、７・・・コンタクト孔、８・・・アルミ
配線、９・・・Ｎ＋埋込層、１０・・・分離絶縁膜、１
１・・・ポリシリコン層。
部分断面図、第２図は従来のポリシリコン抵抗を備えた
半導体集積回路装置の部分断面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ型エピタキシャル
層、３・・・Ｎ Ｐ Ｎ ｌ−ランジスタ、４・・・フ
ィールド絶縁膜、５・・・ポリシリコン抵抗層、６・・
・層間絶縁膜、７・・・コンタクト孔、８・・・アルミ
配線、９・・・Ｎ＋埋込層、１０・・・分離絶縁膜、１
１・・・ポリシリコン層。
Claims (1)
- 半導体基板と、前記半導体基板の半導体素子形成領域を
除くフィールド絶縁膜上にそれぞれ同一工程でパターニ
ング形成されるポリシリコン抵抗層およびポリシリコン
層と、前記ポリシリコン抵抗層およびポリシリコン層の
全面を被覆する層間絶縁膜とを含むことを特徴とする半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2578487A JPS63192249A (ja) | 1987-02-05 | 1987-02-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2578487A JPS63192249A (ja) | 1987-02-05 | 1987-02-05 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63192249A true JPS63192249A (ja) | 1988-08-09 |
Family
ID=12175458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2578487A Pending JPS63192249A (ja) | 1987-02-05 | 1987-02-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63192249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241456U (ja) * | 1988-09-09 | 1990-03-22 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140483A (en) * | 1978-04-21 | 1979-10-31 | Nec Corp | Semiconductor device |
| JPS60161637A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 電子装置 |
-
1987
- 1987-02-05 JP JP2578487A patent/JPS63192249A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140483A (en) * | 1978-04-21 | 1979-10-31 | Nec Corp | Semiconductor device |
| JPS60161637A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 電子装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241456U (ja) * | 1988-09-09 | 1990-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930648A (en) | Semiconductor memory device having different substrate thickness between memory cell area and peripheral area and manufacturing method thereof | |
| US6407429B1 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| US3942241A (en) | Semiconductor devices and methods of manufacturing same | |
| JPH02271567A (ja) | 半導体装置 | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPS63192249A (ja) | 半導体集積回路装置 | |
| JP3013628B2 (ja) | 半導体装置 | |
| GB2152283A (en) | Gate protection arrangement for a semiconductor device | |
| JP3264402B2 (ja) | 半導体装置 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPH0518259B2 (ja) | ||
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6146042A (ja) | 半導体装置 | |
| KR100511090B1 (ko) | 모스페트트랜지스터의 금속배선 형성방법 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 | |
| JPS6113383B2 (ja) | ||
| JPH0779137B2 (ja) | 半導体装置 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
| JPH0157506B2 (ja) | ||
| JPH03116852A (ja) | 半導体装置 | |
| JPH09213789A (ja) | 半導体装置 | |
| JPH02170569A (ja) | Ｍｏｓ型半導体集積回路 |