DE3345207A1 - Verfahren zum herstellen eines halbleiterbauelements - Google Patents
Verfahren zum herstellen eines halbleiterbauelementsInfo
- Publication number
- DE3345207A1 DE3345207A1 DE19833345207 DE3345207A DE3345207A1 DE 3345207 A1 DE3345207 A1 DE 3345207A1 DE 19833345207 DE19833345207 DE 19833345207 DE 3345207 A DE3345207 A DE 3345207A DE 3345207 A1 DE3345207 A1 DE 3345207A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxidation
- region
- semiconductor body
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 7
- 238000007254 oxidation reaction Methods 0.000 claims 7
- 239000004744 fabric Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
- Verfahren zum Herstellen eines Halbleiterbauelements
- Die Erfindung betrifft ein Verfahren für die Fertigung von Halbleiterbauelementen mit einem Halbleiterkörper, in dem mindestens zwei seitlich voneinander getrennte Elektrodenbereiche vorgesehen sind, Ein solches Halbleiterbauelement ist beispielsweise als SIT (Static Induction Transistor) bekannt und eignet sich zur Verwendung beispielsweise in einem Festkörper-Bildsensor wie in einer Veröffentlichung von Jirn-ichi Nishizawa et al mit dem Titel "Static Induction Transistor Image Sensors" in IEEE Transactions on Electron Devices, Bd. ED-26, Nr. 12, Dezember 1979, S. 1970-1977 beschrieben. Ein solcher SIT hat einen Allfball wie er z.. in Fig 1 gezeigt ist.
- Der gezeigte bekannte SIT hat einen Halbleiterkörper 1, der z.B aus einem n+ -leitfähigen Siliziumsubstrat 2 und einer n- -leitfähigen Epitaxialschicht 3 besteht, die auf dem Substrat niedergeschlagen ist, Auf dem Halbleiterkörper 1 ist eine Silizilßmoxidschicht 4 gebildet. In der Oberfläche der Epitaxialschicht 3 ist ein p+-leitfähiger Gatebereich 8 zur Signalladungsspeicherung und ein n leitfähiger Sourcebereich 10 ausgebildet. Auf dem Sollrcebereich 10 ist eine polykristalline, phosphordotierte Siliziumschicht 9 als Sourceelektrode vorgesehen. Auf denjenigen Teil der Siliziumoxidschicht 4, der auf dem Gatebereich 8 angeordnet ist, ist eine hier nicht gezeigte Metallelektrode vorgesehen, und auch das Siliziumsubstrat 2, welches als Drainbereich dient, ist mit einer hier nicht gezeigten Elektrode versehen.
- Ein SIT dieser Bauart erfüllt gut seine Verstärkungsfunktion und eignet sich als Bildsensorelement. Wenn der SIT allerdings als Bildsensorelement benutzt wird, muß der Abstand zwischen dem Sourcebereich und dem Gatebereich auf exakte Weise ganz genau bestimmt sein, da der zwischen Source- und Drainbereich fliefende Strom durch vom Gatebereich veranlaßte elektrostatische Induktion gesteuert wird.
- Dz diesem Zweck wird bei dem bekanntenSIT-Bildsensor ein Selbstallsrichtverfahren angewandt, das anhand eines Beispiels unter Hinweis auf Fig. 2 erlälztert werden soll.
- Wie Fig 2A zeigt, wird die Oberfläche eines Halbleiterkörpers 1, der eine n@-leitfähige Epitaxialschicht 3 auf einem n+-leitfähigen Siliziumsubstrat 2 aufweist, oxidiert, um eine Siliziumoxid schicht 4 zil schaffen. Diese Siliziumoxidschicht 4 wird dann gemäß Fig. 2R llnter Verwendilng von Masken (nicht gezeigt) mit Fenstern versehen, durch die anschließend im Wege der Diffusion ein Gatebereich und ein Sourcebereich geschaffen wird. Nach der Abnahme der Masken wird alçf den beiliegenden Oberflächenbereichen der Epitaxialschicht 3 und der mit Muster versehenen Siliziumoxidschicht 4 eine Siliziumnitridschicht 5 niedergeschlagen, wie in Fig. 2C gezeigt.
- Dann wird alif einem Teilbereich der Siliziumnitridschicht 5, unter dem anschlie!3end der Sourcebereich gebildet werden soll, eine Maske 6 angeordnet llnd der restliche Bereich der Siliziumnitridschicht 5 beispielsweise durch Ätzen entfernt, wie in Fig.
- 2D gezeigt, wonach dann die Maske 6 abgenommen wird. In diesem Stadium werden p+-Ionen in die freiliegende Oberfläche der Epitaxialschicht 3 implantiert, um einen Ionenimplantationsbereich 7 zu erzeugen. Danach wird, wie Fig. 2E zeigt, die freiliegende Oberfläche der Epitaxialschicht 3 durch Oxidieren geschlossen, während ein p+ -Diffusionsbereich, d.h. der Gatebereich 8 dllrch weiteres Diffundieren (Eintreiben) des Ionenimplantationsbereichs 7 geschaffen wird. Nachdem der Rest der Silizilimnitrid schicht 5 entfernt wurde, wird unter Zuhilfenahme einer hier nicht gezeigten Maske eine polykristalline, phosphordotierte Polysiliziumschicht 9 geschaffen, wie Fig. 2F zeigt. Wenn die Konzentration des Phosphors in der Polysiliziumschicht 9 einen Wert von 1020 Atomen/cm3 hat, wird anschließend der Halbleiter für 20-30 Minuten z0B. auf eine Temperatur von 900-1000° C erhitzt, wodurch der Phosphor in der polykristallinen Polysiliziumschicht 9 in die Epitaxialschicht 3 difflmdiert, um dort den Sourcebereich 10 zu schaffen. Abschließend werden zvr Vervollständigung des SITan gegebenen Stellen Metallelektroden (Gate-und Drainelektroden) vorgesehen.
- Bei dem vorstehend beschriebenen Verfahren zur Fertigung eines Halbleiterbauelements kann der Sourcebereich 10, da für seine Herstellllng das Selbstausrichtverfahren angewandt wird, exakt vorgesehen werden. Wenn aber das Fenster der Silizinmoxidschicht 4 mit der Polysiliziumschicht 9 bedeckt ist, um den Sourcebereich 10 zu schaffen, wie Fig. 2F zeigt, erstreckt sich die Polysiliziumschicht 9 teilweise über die Siliziumoxidschicht 4 zwischen dem Sollrcebereich 10 rind dem Gatebereich 8. Wenn dieses Halbleiterbauelement als Bildsensor benutzt und mit Licht bestrahlt wird, wird das zwischen dem Solarcebereich 10 nnd dem Gatebereich 8 einfallende Licht von der Polysiliziumschicht 9 abgefangen, so daß die Ausbildung eines Kanals zwischen dem Sourcebereich 10 und dem Drainbereich 2 durch Entfernung eines Verarmllngsbereichs zwischen beiden gestört würde. Deshalb muß bei einem herkömmlichen Bildsensor die Entfernung zwischen den Elektrodenbereichen des Sourcebereichs 10 und des Gatebereichs 8 vergrößert werden, damit genügend Licht zwischen diesen Bereichen einfallen kann, llm einen Kanal dazwischen zu bilden.
- Wenn also alls einer großen Anzahl von Rildsensoren durch Integration ein Bildaufnahmewandler geschaffen wird, besteht der Nachteil, daß dieser sehr groß wird. Ferner ist es bei dem vor stehend beschriebenen Verfahren zur Fertig mg eines Halbleiterbauelements nötig, drei Maskierschritte durchzuführen, nämlich eine erste Maskierung, die vorgenommen wird, wenn die Fenster in der Siliziumoxidschicht geschaffen werden, wie in Fig. 2B gezeigt, eine zweite Maskierung, die vorgenommen wird, wenn der über dem auszubildenden Gatebereich liegende Bereich der Siliziumnitridschicht entfernt werden soll, wie in Fig. 2D ge zeigt, und eine dritte Maskierlzng, die vorgenommen wird, wenn die Polysiliziumschicht 9 geschaffen wird, wie in Fig. 2F gezeigt. Das macht die Herstellung des Halbleiterbauelements äußerst kompliziert.
- Aufgabe der Erfindung ist es, ein Verfahren für die Fertigung eines Halbleiterbauelements zil schaffen, bei dem der Abstand zwischen den Elektrodenbereichen klein sein kann und welches sich leicht herstellen läßt.
- Ein diese Aufgabe lösendes Verfahren ist mit seinen Ausgestal tungen in den Patentansprüchen gekennzeichnet.
- Im folgenden ist die Erfindung mit weiteren vorteilhaften Einzelheiten anhand eines schematisch dargestellten Ausführungsbei spiels näher erläutert.
- In den Zeichnungen zeigt: Fig. 3 eine Serie von Querschnitten znr Erläuterung der aufeinanderfolgenden Verfahrensschritte für die Herstellung eines SIT gemäß der Erfindung.
- Bei dem in Fig. 3A bis 3E gezeigten Ausführungsbeispiel wird ein SIT hergestellt, der als Bildsensor-Element verwendbar ist.
- Wie Fig. 3A zeigt, wird auf einem Halbleiterkörper 21 aus einer n -leitfähigen Epltaxialschicht 23, die auf einem n -leitfähigen Siliziumsubstrat 22 niedergeschlagen ist, eine Polysilizium schicht 24 in einer Dicke von 0,3 - 0,4 µm niedergeschlagen, auf die dann eine Siliziumnitridschicht 25 in einer Dicke von 50 -80 nm aufgetragen wird. Anschließend werden hier nicht gezeigte Masken auf denjenigen Bereichen der Siliziumnitridschicht 25 angeordnet, die oberhalb von Elektrodenbereichen, in diesem Fall einem Sourcebereich und einem Gatebereich liegen, welche in der Oberseite des Halbleiterkörpers in einem späteren Verfahrensschritt geschaffen werden sollen. Außer in diesen Bereichen wird die Sili zitimni trid schicht 25 dann beispielsweise durch Ätzen entfernt, und die freiliegenden Bereiche der Polysiliziumschicht 24 werden oxidierte eine eine Siliziumoxidschicht 26 zn erhalten, wie Fig0 3B zeigt.
- Wie in Fig. 3C gezeigt, wird dann eine Maske 27 alls Photoresistmaterial auf demjenigen Bereich der Siliziumnitridschicht aufge bracht, der oberhalb eines in einem späteren Verfahrensschritt zu schaffenden Sourcebereich liegt. Die übrigen Bereiche der Siliziumnitridschicht und die darilnter liegenden Polysiliziumschichtbereiche werden beispielsweise durch Ätzen entfernt. Danach wird die Maske 27 alçs Photoresistmaterial entfernt, nnd es können p -Ionen in den freiliegenden Oberflächenbereich der Epitaxialschicht 23 difflzndiert werden, um einen dlarch Ionendiffusion geschaffenen Bereich 28 zu bilden.
- Wie in fig. 3D gezeigt, wird dann das in der Siliziumoxidschicht 26 gebildete Fenster durch Oxidieren des oberen Abschnitts des durch Ionendiffusion entstandenen Bereichs 28 geschlossen (siehe Fig. 3C). Dadurch erfolgt eine weitere Diffusion (Eintreiben) des Ionendiffllsionsbereichs 28 zur Schafflmg des Gatebereichs 29.
- Danach wird die verbliebene Siliziumnitridschicht entfernt.
- Als nächstes werden Phosphor- oder Arsenionen in die Polysiliziumschicht 24 implantiert, um alls ihr eine dotierte Polysiliziumschicht zu machen. T'nd die in die Epitaxialschicht 23 atlf dem Wege über die Polysiliziumschicht implantierten Ionen bilden den Sourcebereich 30, wie in Fig. 3E gezeigt. Abschließend werden zur Vervollständigung des Halbleiterbauelements an gewünsch ten Stellen Elektroden vorgesehen. In diesem Halbleiterbaielement dient das Substrat 22 als Drainbereich.
- Gemäß der Erfindllng erstreckt sich die dotierte Polysiliziumschicht 24 nicht über die benachbarte Siliziumoxidschicht 26, so daß eine große Menge Licht in den Abschnitt zwischen dem Gatetereich 29 lind dem Sourcebereich 30 einfallen kann. Folglich kann der Abstand zwischen diesen beiden Bereichen 29 und 30 kleiner sein als bei dem herkömmlichen Halbleiterbauelement, so daß insgesamt das Halbleiterbauelement gemäß der Erfindung kleiner aiis geführt werden kann. Das ist von besonderem Vorteil, wenn durch Integration einer großen Anzahl derartiger Halbleiterbauelemente eine Bildsensorvorrichtung geschaffen wird. Ferner erfordert das Verfahren gemäß der Erfindung nnr zwei Maskierschritte, nämlich eine erste Maskierung, wenn das Siliziumnitridmuster gemäß Fig.
- 3B geschaffen wird und eine zweite Maskierlzng, wenn der polykristalline Schichtabschnitt über dem Ionendiffusionsbereich 28 gemaß Fig. 3C entfernt wird. Die Herstellung des Halbleiterbauelements wird dadlarch im Vergleich zum bekannten Halbleiterbauelement erheblich vereinfacht.
- Gegenüber dem vorstehend beschriebenen Ausführungsbeispiel sind insofern Änderungen möglich, als z.B. die Siliziumnitridschicht 25 durch ein Metalloxid ersetzt werden kann, welches bei der hohen Temperatur beständig ist und sich leicht durch Ätzen und dergleichen bearbeiten läßt, z.R. Tantaloxid (Ta205) und Aluminiumoxid (Al2O3) llsw. Insbesondere kann es von Vorteil sein, ein Ubergangsmetalloxid wie Ta2O5 zli verwenden. Ferner können die Leitfähigkeiten von entgegengesetzter Art zu der hier beschriebenen sein. Die Erfindlçng eignet sich auch für andere Halbleiterbauelemente als den SIT, z.B. einen FET.
Claims (8)
- Patentansprüche Verfahren zum Herstellen eines Halbleiterbauelements mit einem Halbleiterkörper und einem in einer Oberfläche des Halbleiterkörpers geschaffenen Elektrodenbereich, bei dem auf einer Oberfläche des Halbleiterkörpers eine polykristalline Siliziumschicht niedergeschlagen wird, dadllrch g e k e n n z e i c h n e t , daß der Teil der Polysiliziumschicht, der dem Teil benachbart ist, welcher oberhalb des im Halbleiterkörper auszubildenden Elektrodenbereichs liegen wird, zu Siliziumoxid oxidiert wird.
- 20 Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß vor der Oxidation eine gegen die Oxidation beständige Schicht auf die Polysilizilmschicht aufgetragen wird, dals der Teil dieser gegen die Oxidation beständigen Schicht, der denjenigen Bereich der Polysilizillmschicht umgibt, die oberhalb des im Halbleiterkörper auszubildenden Elektrodenbereichs zu liegen kommt, entfernt wird, daß in der gegen Oxidation beständigen Schicht ein Fenster ausgebildet wird, und daß die Polysiliziumschicht durch dieses Fenster oxidiert wird.
- 30 Verfahren nach Anspruch 2, dadurch g e k e n n z e i c h n e t , daß bei der Herstellung des Halbleiterkörpers anf dem Halbleitersubstrat eine Epitaxialschicht niedergeschlagen wird.
- 4. Verfahren zum Herstellen eines SIT mit einem Source-, Gate- und Drainbereich nach dem Verfahren gemäß Anspruch 3, dadurch g e k e n n z e i c h n e t , daß der Sourcebereich in der Epitaxialschicht als Elektrodenbereich ausgebildet wird.
- 5. Verfahren nach Anspruch 4, dadurch g e k e n n z e i c h n e t , daß der Gatebereich dadurch geschaffen wird, daß eine Maske aus Photoresistmaterial allf demjenigen Abschnitt der gegen die Oxidation beständigen Schicht angeordnet wird, der oberhalb des zu erzeugenden Solzrcebereichs liegt, daß die übrige gegen Oxidation beständige Schicht und der darirnter liegende Abschnitt der Polysiliziumschicht entfernt wird, und daß Ionen in die freigelegte Epitaxialschicht diffundiert werden.
- 6. Verfahren nach Anspruch 5, dadurch g e k e n n z e i c h n e t , daß beim Ionendiffusionsverfahrensschritt ein Eindiffundieren vorgenommen wird.
- 7. Verfahren nach Anspruch 6, dadurch g e k e n n z e i c h n e t , daß der Sol2rcebereich durch Ionenimplantation im Wege des Polysiliziumschichtabschnitts geschaffen wird.
- 8. Verfahren nach Anspruch 2, dadurch g e k e n n z e i c h n e t , daß die gegen Oxidation beständige Schicht dadlarch erzeugt wird, daß ein aus der aus Siliziumnitrid, Tantaloxid und Aluminiumoxid bestehenden Gruppe gewählter Stoff aufgetragen wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217754A JPS59108363A (ja) | 1982-12-14 | 1982-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3345207A1 true DE3345207A1 (de) | 1984-06-14 |
Family
ID=16709218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833345207 Withdrawn DE3345207A1 (de) | 1982-12-14 | 1983-12-14 | Verfahren zum herstellen eines halbleiterbauelements |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS59108363A (de) |
| DE (1) | DE3345207A1 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127931A (en) * | 1974-10-04 | 1978-12-05 | Nippon Electric Co., Ltd. | Semiconductor device |
| DE2916364A1 (de) * | 1978-04-21 | 1979-10-31 | Nippon Electric Co | Halbleitervorrichtung und verfahren zu ihrer herstellung |
-
1982
- 1982-12-14 JP JP57217754A patent/JPS59108363A/ja active Pending
-
1983
- 1983-12-14 DE DE19833345207 patent/DE3345207A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127931A (en) * | 1974-10-04 | 1978-12-05 | Nippon Electric Co., Ltd. | Semiconductor device |
| DE2916364A1 (de) * | 1978-04-21 | 1979-10-31 | Nippon Electric Co | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Non-Patent Citations (2)
| Title |
|---|
| US-Z.: IEEE J. Solid-State Circuits, Vol. SC-11, 1976, S. 511-518 * |
| US-Z.: IEEE Trans. on Electron Devices, Vol. ED-26, 1979, S. 1970-1977 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59108363A (ja) | 1984-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2745857C2 (de) | ||
| DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE2919522C2 (de) | ||
| DE3011982C2 (de) | ||
| DE3901369A1 (de) | Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung | |
| DE19531629C1 (de) | Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur | |
| DE2911132A1 (de) | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium | |
| DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
| DE2728167A1 (de) | Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen | |
| DE3012363A1 (de) | Mos-vorrichtung und verfahren zu deren herstellung. | |
| DE3702810A1 (de) | Monolithisch integrierte halbleitereinrichtung enthaltend bipolaruebergang-transistoren, cmos und dmos transistoren und niedrigleck-dioden und ein verfahren zu ihrer herstellung | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| DE4010885C2 (de) | ||
| DE1926884A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3030385A1 (de) | Mos-halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE3329224C2 (de) | Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
| EP0304541A1 (de) | Verfahren zum Herstellen implantierter Wannen und Inseln von integrierten CMOS-Schaltungen | |
| EP0095658A2 (de) | Planares Halbleiterbauelement und Verfahren zur Herstellung | |
| DE3940388A1 (de) | Vertikal-feldeffekttransistor | |
| DE3842749A1 (de) | Verfahren zum herstellen einer integrierten schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |