DE2739662A1 - Verfahren zur herstellung von mos-transistoren - Google Patents

Verfahren zur herstellung von mos-transistoren

Info

Publication number
DE2739662A1
DE2739662A1 DE19772739662 DE2739662A DE2739662A1 DE 2739662 A1 DE2739662 A1 DE 2739662A1 DE 19772739662 DE19772739662 DE 19772739662 DE 2739662 A DE2739662 A DE 2739662A DE 2739662 A1 DE2739662 A1 DE 2739662A1
Authority
DE
Germany
Prior art keywords
layer
drain
polycrystalline silicon
semiconductor substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772739662
Other languages
English (en)
Inventor
Helmut Dipl Phys Dr R Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772739662 priority Critical patent/DE2739662A1/de
Publication of DE2739662A1 publication Critical patent/DE2739662A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

  • Verfahren zur Herstellung von MOS-Transistoren
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von MOS-Transistoren, bei dem auf ein Halbleitersubstrat zunächst eine erste Isolationsschicht, insbesondere Oxidschicht (Dickoxid), aufgebracht wird, in diese erste Isolationsschicht ein die Halbleitersubstrat-Oberfläche freilegendes Fenster eingebracht wird, dessen Abmessung in Richtung parallel zur Halbleitersubstrat-Oberfläche etwa gleich der Gesamtabmessung des herzustellenden MOS-Transistors ist, und bei dem in diesem Fenster auf der Halbleitersubstrat-Oberfläche eine Gateoxid-Schicht hergestellt wird.
  • MOS-Transistoren werden heute vielfach durch die sogenannte Silicon-Gate-Technik hergestellt. Diese Technik ist beispielsweise aus der Zeitschrift "I.E,E,E. Spectrum Okt. 1969, Seiten 28 bis 35, bekannt.
  • Dabei wird zunächst auf ein Halbleitersubstrat eine erste Isolationsschicht in Form einer Siliciumdioxid-Schicht aufgebracht, in der ein Fenster mit den Abmessungen des herzustellenden MOS-Transistors hergestellt wird. Sodann wird in einem zweiten Oxydationsschritt eine weitere dünnere Siliciuadioxid-Schicht hergestellt, welche in dem vorgenannten Fenster in der Dickoxid-Schicht die Gate-Oxid-Dicke festlegt. Danach wird, gegebenenfalls unter Zwischenschaltung einer Siliciunnitrid-Schi cht, ganzflächig eine Polysiliciua-Schicht aufgebracht, wonach in diese Schichtstruktur Fenster zur Herstellung der Source- und Drain-Zone eingebracht werden. Zwischen den Fenstern bleibt eine das Gate definierende Schichtfolge aus Siliciumdioxid, gegebenenfalls Siliciumnitrid, und Polysilicium stehen. Nach Herstellung von Source- und Drain-Zone, beispielsweise durch Diffusion, wird die Struktur noch einmal ganzflächig mit einer Siliciumdioxid-Schicht versehen, in die Kontaktfenster zur Herstellung von Source- und Drain-Kontakten eingebracht werden. Sodann wird in üblicher Weise eine Kontaktierung mit Aluminium vorgenommen.
  • Ein kritischer Parameter bei einer derartigen Herstellung von MOS-Transistoren ist die relative Lage des Gate-Kontaktes zur Source und Drain. Ist der seitliche Abstand zwischen Gate-Kontakt sowie Source und Drain zu groß, so wird die Steuerwirkung schlecht. Uberlappt andererseits der Gate-Kontakt Source und Drain, so ergibt sich eine zu große nachteilige Gate-Kapazität gegen Source und Drain.
  • Weiterhin sind bei dieser Technik zwei in ihrer relativen Lage zueinander kritische Maskierungsschritte, nämlich die Maskierung zur Herstellung der Polysilicium-Gate-Elektrode sowie die Maskierung zur Herstellung von Source- und Drain-Kontakt, erforderlich. Alle Bereiche (Source/Drain-Kontakt, Silicium-Gate) werden u. a. mit einer Leitbalinschicht, die mit einem weiteren Maskierungsschritt erzeugt wird, angeschlossen. Da Fehl Justierungen bei diesen Naskierungsprozessen niemals vollständig zu vermeiden sind, sind die Gesamtabmessungen der herzustellenden MOS-Transistoren notwendigerweise größer als bei einem MOS-Transistor unter Zugrundelegung der Jeweils nachweisbaren minimalen Strukturabmessungen. Dies macht sich insbesondere bei integrierten Schaltkreisen mit hohem Integrationsgrad nachteilig bemerkbar, da die Transistorabmessungen zur Gewährleistung einer großen Packungsdichte klein sein müssen und Toleranzen aufgrund des vorstehend erläuterten Sachverhalts bei der Maskierung zu Abweichungen von den Transistor-Sollabmessungen nach oben fUhren.
  • Ein weiterer kritischer Punkt sind die u. U. sehr scharfen Kanten der in üblicher Technik erzeugten Kontaktflächen zu Source#Drain-Gebieten und der##Silicium-Gate-E1ektrode die vielfach zu Bedeckungsproblemen bei dartiberverlauf enden Metall-oder Isolierschichten fUhren, was vielfach zu Ausbeute- und Zuverlässigkeitsproblemen führt.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von MOS-Transistoren anzugeben, bei des die vorstehend aufgeführten Nachteile nicht zu erwarten sind.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß auf die mit der ersten Isolationsschicht und der Gateoxid-Schicht bedeckte Oberfläche des Halbleitersubstrats eine Schicht aus polykristallinem Silicium aufgebracht wird, die sich in von der Gateoxid-Schicht freien Bereichen der Halbleitersubstrat-Oberfläche im Fenster in der ersten Isolationsschicht direkt auf diesen freien Bereichen befindet, daß danach auf die Schicht aus polykristallinem Silicium ganzflächig eine zweite Isolationsschicht, vorzugsweise Siliciunnitrid-Schicht, aufgebracht wird, die so strukturiert wird, daß von ihr nur noch als Maskierung dienende Teile auf Bereichen der Schicht aus polykristallinem Silicium verbleiben, in denen die Kontaktierung von Source, Drain und Gate des MOS-Transistors erfolgen soll, daß sodann durch einen Implantationsprozeß Source- und Drain-Zone im Halbleitersubstrat erzeugt werden, daß danach die nicht von Teilen der zweiten Isolationsschicht bedeckten Bereiche der Schicht ais polykristallinem Silicium in Siliciumoxid überführt werden und daß schließlich die maskierenden Teile der zweiten Isolationsschicht entfernt und durch einen weiteren Dotierungsprozeß in den Bereichen des Halbleitersubstrats unterhalb der verbliebenen Teile der Schicht aus polykristallinem Silicium mit Source und Drain in Verbindung stehende Kontaktierungszonen hergestellt werden.
  • Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
  • Die Erfindung wird im Folgenden anhand eines AusfUhrungsbeispiels gemäß den Figuren der Zeichnung näher erläutert. Die Figuren zeigen dabei die Herstellung eines MOS-Transistors in verschiedenen Stadien seiner Herstellung.
  • Fig. 1 zeigt den Stand der Herstellung eines MOS-Transistors nach der an sich bekannten Herstellung einer Dickoxid-Schicht 2 mit einem in dieser Schicht befindlichen Fenster 3 auf einem Halbleitersubstrat 1 sowie einer Gateoxid-Schicht 4 innerhalb des Fensters 3.
  • Danach wird gemäß Fig. 2 auf die Struktur nach Fig. 1 ganzflächig eine Schicht 5 aus polykristallinem Silicium aufgebracht. Auf diese Schicht 5 aus polykristallinem Silicium wird weiterhin zunächst ganzflächig eine weitere Isolationsschicht aus Siliciumnitrid hergestellt, die in an sich bekannter Weise so strukturiert wird, daß lediglich Bereiche 6 dieser Isolationsschicht aus Siliciumnitrid verbleiben. Die Bereiche 6 dieser Isolationsschicht definieren Fenster 7 und 8 für die Herstellung von Source und Drain des MOS-Transistors sowie freiliegende Bereiche 9 und 10 der Schicht 5 aus polykristallinem Silicium.
  • Nach Herstellung dieser Schichtstruktur werden durch einen Implantationsprozeß Source 11 und Drain 12 des MOS-Transistors hergestellt. Die Stufenstruktur dieser Zonen ergibt sich dadurch, daß die Implantation durch die Schicht 5 aus polykristallinem Silicium und Teile der Gateoxid-Schicht 4 erfolgt, so daß unterhalb der mit der Gateoxid-Schicht 4 bedeckten Bereiche eine geringere Eindringtiefe von Source 11 und Drain 12 entsteht.
  • Nach der Herstellung von Source 11 und Drain 12 werden die nicht von den Teilen 6 der Siliciumnitridschicht bedeckten Bereiche der Schicht 5 aus polykristallinem Silicium durch einen thermischen Oxydationsprozeß in Siliciumdioxid überführt. Fig. 3 zeigt dabei den Stand nach diesem thermischen Oxydationsprozeß und nach Entfernung der Bereiche 6 der Siliciumnitridschicht. Es entstehen somit durch die thermische Oxydation der Schicht aus polykristallinem Silicium Bereiche 13 aus Siliciumdioxid, während unterhalb der maskierenden Teile 6 der Siliciunnitridschicht Bereiche 14, 15 und 16 aus polykristallinem Silicium verbleiben.
  • Zur Herstellung von Kontaktzonen für Source 11 und Drain 12 wird eine weitere Dotierung in das Halbleitersubstrat 1 eingebracht, wodurch mit Source 11 bzw. Drain 12 in Verbindung stehende Kontaktzonen 17 bzw. 18 gebildet werden. Die Herstellung dieser Kontaktzonen 17 und 18 kann so durchgeführt werden, daß die Schicht 5 aus polykristallinem Silicium entsprechend dotiert wird, wobei die Dotierung durch einen nachfolgenden Hochte~peraturprozeß zur thermischen Aufoxydierung der freiliegenden Bereiche der Schicht aus polykristallinem Silicium in das Halbleitersubstrat ausdiffundieren.
  • Andererseits können diese Kontaktzonen 17 und 18 auch dadurch hergestellt werden, daß nach Herstellung der Struktur gemäß Fig. 3 ein Dotierungsprozeß (z. B. Implantation und/oder Diffusion) durch die auf die Oberfläche des Halbleitersubstrats 1 reichenden Bereiche 14 aus polykristallinem Silicium durchgeführt wird.
  • Zur Herstellung von metallischen Elektroden aus Aluminium fllr Source, Gate und Drain sowie von Leiterbahnen zur elektrischen Verbindung von mehreren NOS-Transistor-Funktionseinheiten und gegebenenfalls weiteren Funktionseinheiten wie beispielsweise Widerständen in integrierten Schaltkreisen wird auf die durch die Siliciumdioxid-Bereiche 13 und die Bereiche 14 aus polykristallinem Silicium ganzflächig Aluminium oder Aluminium und 2,' Silicium angeschieden, das selektiv so in Aluiiniuioxid überführt wird, daß lediglich das Elektroden- und Leiterbahnauster in Fora von Aluiiniuabereichen verbleibt, welche durch Aluminiuaoxidbereiche voneinander isoliert sind. Dieser Prozeßschritt ist in den Figuren nicht eigens dargestellt.
  • Das vorstehend anhand eines Ausftlhrungsbeispiels erläuterte erfindungsgemäße Verfahren bietet wesentliche Vorteile gegenüber der eingangs erläuterten Silicon-Gate-Technik.
  • Da fur die Herstellung von Source-, Gate- und Drain-Kontakten bis zur Herstellung des Systems nach Fig. 3 - abgesehen von des Naskierungsschritt zur Herstellung des Fensters gemäß Fig. 3 - 31 diglich ein Naskierungsschritt mittels einer Siliciuinitridschicht gemäß Fig. 2 erforderlich ist, ergibt sich eine Selbst-Justierung von Source- und Drain-Kontakt relativ zu. Gate-Kontakt. Damit ist eine optimale Gate-Kapazität für Source und Drain realisierbar.
  • Weiterhin ergibt sich aui - das entfallenden Maskierungsschritten zur Herstellung von Kontektfenstern fur Source und Drain nach des Maskierungsschritt zur Herstellung von Dotierungsfenstern für Source- und Drain-Zone gegenüber nach der bekannten Technik hergestellten MOS-Transistoren ein. weit ebenere Oberfläche, so daß die Gefahr des Ereehlns bzw. Reißens von Aluminiui-L.iterbahnen an steilen Stufen der die Substratoberfläche bedeckenden Siliciumdioxid- und des Polysilicium-Bereichen weitestgehend eliminiert ist.
  • Wie aus den Figuren 1 bis 3 ersichtlich, liegt die Oberfläche des Halbleitersubstrats 1 nach der Herstellung der Schicht 5 aus polykristallinem Silicid nicht mehr frei, so daß sich ein sozusagen versiegelter transistor ergibt, bei des Störeinflüsse aufgrund von Oberflächenladungserscheinungen flach mehrmaligen i ges Öffnen von Fenstern in Siliciumdioxid-Schichten weitaus geringer sind.
  • Über die polykristallinen Bereiche 14 geU Fig. 3 ist eine direkte unkritische Verdrehung von Funktionseinheiten in integrierten Schaltkreisen gleich.
  • Durch die oben bereits erwähnte Selbstjustierung von Source-und Drain-Kontakt relativ zur Gate-Kontakt sind Abmessungstoleranzen genauer beherrschbar, so daß Transistorsysteme mit definierten Minimalabmessungen realisierbar sind, was fUr integrierte Schaltkreise mit großes Integrationsgrad und entsprechend hoher Packungsdichte von wesentlicher Bedeutung ist.
  • Die ebene Transistoroberfläche bleibt auch erhalten, wenn die Herstellung von Elektroden und Leiterbahnen aus Aluminium ii oben beschriebenen Sinn. durchgeführt wird.
  • 4 Patentansprüche 3 Figuren

Claims (4)

  1. PatentansDriiche Verfahren zur Herstellung von MOS-Transistoren, bei dem auf ein Halbleitersubstrat zunächst eine erste Isolationsschicht, insbesondere Oxidschicht (Dickoxid), aufgebracht wird, in diese erste Isolationsschicht ein die Halbleitersubstrat-Oberfläche freilegendes Fenster eingebracht wird, dessen Abmessung in Richtung parallel zur Halbleitersubstrat-Oberfläche etwa gleich der Gesamtabmessung des herzustellenden MOS-Transistors ist, und bei dem in diesem Fenster auf der Halbleitersubstrat-Oberfläche eine Gateoxid-Schicht hergestellt wird, d a d u r c h g e k e n n z e i c h n e t, daß auf die mit der ersten Isolationsschicht (2) und der Gateoxid-Schicht (4) bedeckten Oberfläche des Halbleitersubstrats (1) eine Schicht (5) aus polykristallinem Silicium aufgebracht wird, die sich in von der Gateoxid-Schicht (4) freien Bereichen der Halbleitersubstrat-Oberfläche im Fenster (3) in der ersten Isolationsschicht (2) direkt auf diesen freien Bereichen befindet, daß danach auf die Schicht (5) aus polykristallinem Silicium ganzflächig eine zweite Isolationsschicht, vorzugsweise Siliciumnitrid-Schicht, aufgebracht wird, die so strukturiert wird, daß von ihr nur noch die als Maskierung dienenden Teile (6) auf Bereichen der Schicht (5) aus polykristallinem Silicium verbleiben, in denen die Kontaktierung von Source (11), Drain (12) und Gate des MOS-Transistors erfolgen soll, daß sodann durch einen Ionenimplantationsprozeß Source- und Drain-Zone (11 bzw. 12) im Halbleitersubstrat (1) erzeugt werden, daß danach die nicht von Teilen (6) der zweiten Isolationsschicht bedeckten Bereiche der Schicht (5) aus polykristallinem Silicium in Siliciumdioxid überführt werden und daß schließlich die maskierenden Teile (6) der zweiten Isolationsschicht entfernt und durch einen weiteren Dotierungsprozeß in den Bereichen des Halbleitersubstrats (1) unterhalb der verbleibenden Teile (14, 16) aus polykristallinem Silicium mit Source (11) und Drain (12) in Verbindung stehende Kontaktierungszonen (17, 18) hergestellt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung der Kontaktierungszonen (17, 18) die Schicht (5) aus polykristallinem Silicium vor dem Aufbringen der zweiten Isolationsschicht dotiert wird p wobei der Dotierungsstoff bei der teilweisen Uberfürrung der Schicht (5) aus polykristallinem Silicium durch thermische Oxydation in Siliciumdioxid aus den verbleibenden polykristallinen Bereichen (14) in das Halbleitersubstrat (1) ausdiffundieren.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktierungszonen (17, 18) nach der Entfernung der maskierenden Teile (6) der zweiten Isolationsschicht durch einen Diffusions-oder Implantationsprozeß hergestellt werden.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Herstellung von Elektroden für Source, Drain und Gate sowie von Leiterbahnen zur elektrischen Verbindung von mehreren MOS-Transistor-Funktionseinheiten und gegebenenfalls weiteren Funktionseinheiten wie beispielsweise Widerständen in integrierten Schaltkreisen auf die durch Siliciumdioxid und polykristallines Silicium gebildete Systemoberfläche ganzflächig Aluminium abgeschieden wird, daß lediglich das Elektroden-und Leiterbahnmuster in Form von durch Aluminiumoxid isolierten Aluminiumbereichen verbleibt.
DE19772739662 1977-09-02 1977-09-02 Verfahren zur herstellung von mos-transistoren Withdrawn DE2739662A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772739662 DE2739662A1 (de) 1977-09-02 1977-09-02 Verfahren zur herstellung von mos-transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772739662 DE2739662A1 (de) 1977-09-02 1977-09-02 Verfahren zur herstellung von mos-transistoren

Publications (1)

Publication Number Publication Date
DE2739662A1 true DE2739662A1 (de) 1979-03-08

Family

ID=6017998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772739662 Withdrawn DE2739662A1 (de) 1977-09-02 1977-09-02 Verfahren zur herstellung von mos-transistoren

Country Status (1)

Country Link
DE (1) DE2739662A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2916364A1 (de) * 1978-04-21 1979-10-31 Nippon Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0034910B1 (de) * 1980-02-18 1985-01-09 VLSI Technology Research Association Verfahren zur Herstellung einer Halbleitervorrichtung und so hergestellte Vorrichtung
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
DE19528991A1 (de) * 1995-08-07 1997-06-19 Siemens Ag Herstellungsverfahren für eine Polysilizium-Struktur

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2916364A1 (de) * 1978-04-21 1979-10-31 Nippon Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0034910B1 (de) * 1980-02-18 1985-01-09 VLSI Technology Research Association Verfahren zur Herstellung einer Halbleitervorrichtung und so hergestellte Vorrichtung
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
DE19528991A1 (de) * 1995-08-07 1997-06-19 Siemens Ag Herstellungsverfahren für eine Polysilizium-Struktur
US6291287B1 (en) 1995-08-07 2001-09-18 Infineon Technologies Ag Method for producing a memory cell
DE19528991C2 (de) * 1995-08-07 2002-05-16 Infineon Technologies Ag Herstellungsverfahren für eine nichtflüchtige Speicherzelle
USRE40275E1 (en) * 1995-08-07 2008-04-29 Infineon Technologies Ag Method for producing a memory cell

Similar Documents

Publication Publication Date Title
EP0049392B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE19518133A1 (de) Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE2621139A1 (de) Integrierte schaltung und verfahren zu ihrer herstellung
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE19525576B4 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2739662A1 (de) Verfahren zur herstellung von mos-transistoren
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19726308B4 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie Halbleiterbauelement
DE2453528C2 (de) Maskierungsverfahren
DE4426364B4 (de) Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung
EP0812018A1 (de) CMOS-Halbleiterstruktur mit Feldplatten und selbstjustiertem Kontakt sowie deren Herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee