JP2001217247A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001217247A JP2001217247A JP2000028184A JP2000028184A JP2001217247A JP 2001217247 A JP2001217247 A JP 2001217247A JP 2000028184 A JP2000028184 A JP 2000028184A JP 2000028184 A JP2000028184 A JP 2000028184A JP 2001217247 A JP2001217247 A JP 2001217247A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- wiring
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 230000003405 preventing effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 230000002265 prevention Effects 0.000 claims description 18
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 14
- 239000002002 slurry Substances 0.000 claims description 9
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 241001673391 Entandrophragma candollei Species 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 金属膜のＣＭＰ等において、金属不純物が半
導体基板へ拡散し、デバイス特性を劣化させることを防
止する。 【解決手段】 半導体基板上に形成された半導体素子を
覆う層間膜が、上部から侵入してくる金属不純物をゲッ
タリングする能力を持つ膜を備えることにより、金属不
純物を基板に到達させることを阻止する。
導体基板へ拡散し、デバイス特性を劣化させることを防
止する。 【解決手段】 半導体基板上に形成された半導体素子を
覆う層間膜が、上部から侵入してくる金属不純物をゲッ
タリングする能力を持つ膜を備えることにより、金属不
純物を基板に到達させることを阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、高集積化された半導体装置
における層間膜の構造およびその製造方法に関する。
その製造方法に関し、特に、高集積化された半導体装置
における層間膜の構造およびその製造方法に関する。
【０００２】
【従来の技術】近年の素子の微細化に伴い、配線断面積
の減少による抵抗の上昇や電流密度の増加によるエレク
トロマイグレーション耐性の劣化などの問題が懸念され
ている。そのため、配線材料として種々の新規材料が試
みられており、その一例としてＣｕ配線があげられる。
しかしながら、Ｃｕは微細なエッチング加工が難しいた
め、Ｃｕ配線の形成にはダマシン法によって配線を形成
する方法が用いられている。このＣｕ配線を用いた従来
の半導体装置の構造を図９に示す。ＭＯＳトランジスタ
が形成された半導体基板４０１上にシリコン酸化膜４０
７およびＢＰＳＧ膜４０９からなる層間膜４００が形成
されており、層間膜４００に拡散層４０６に達するコン
タクトホール４１０が設けられ、ホール４１０内にはＷ
プラグ４１２が埋め込まれている。さらに、層間膜４０
０上に設けられたシリコン酸化膜４１３にはＣｕ配線４
１４が、さらにその上に設けられたシリコン酸化膜４１
６にはＣｕプラグ４１９およびＣｕ配線４２０が形成さ
れている。
の減少による抵抗の上昇や電流密度の増加によるエレク
トロマイグレーション耐性の劣化などの問題が懸念され
ている。そのため、配線材料として種々の新規材料が試
みられており、その一例としてＣｕ配線があげられる。
しかしながら、Ｃｕは微細なエッチング加工が難しいた
め、Ｃｕ配線の形成にはダマシン法によって配線を形成
する方法が用いられている。このＣｕ配線を用いた従来
の半導体装置の構造を図９に示す。ＭＯＳトランジスタ
が形成された半導体基板４０１上にシリコン酸化膜４０
７およびＢＰＳＧ膜４０９からなる層間膜４００が形成
されており、層間膜４００に拡散層４０６に達するコン
タクトホール４１０が設けられ、ホール４１０内にはＷ
プラグ４１２が埋め込まれている。さらに、層間膜４０
０上に設けられたシリコン酸化膜４１３にはＣｕ配線４
１４が、さらにその上に設けられたシリコン酸化膜４１
６にはＣｕプラグ４１９およびＣｕ配線４２０が形成さ
れている。
【０００３】Ｃｕ配線４１５は、シリコン酸化膜４１３
に配線溝４１５を形成し、配線溝４１５内およびシリコ
ン酸化膜４１３上にＣｕ膜を形成し、シリコン酸化膜上
のＣｕ膜をＣＭＰ（Chemical Mechanical Polishing）
によって除去して、溝４１５内のみにＣｕ膜を残すこと
により形成される。また、Ｃｕプラグ４１９およびＣｕ
配線４２０は、シリコン酸化膜４１６にヴィアホール４
１７と配線溝４１８を形成し、これらにＣｕを埋め込
み、不要な部分をＣＭＰにより除去する、所謂デュアル
ダマシン法により形成される。
に配線溝４１５を形成し、配線溝４１５内およびシリコ
ン酸化膜４１３上にＣｕ膜を形成し、シリコン酸化膜上
のＣｕ膜をＣＭＰ（Chemical Mechanical Polishing）
によって除去して、溝４１５内のみにＣｕ膜を残すこと
により形成される。また、Ｃｕプラグ４１９およびＣｕ
配線４２０は、シリコン酸化膜４１６にヴィアホール４
１７と配線溝４１８を形成し、これらにＣｕを埋め込
み、不要な部分をＣＭＰにより除去する、所謂デュアル
ダマシン法により形成される。
【０００４】このように、ダマシン法を用いることによ
り、低抵抗かつエレクトロマイグレーション耐性の高い
Ｃｕ配線を形成することができる。
り、低抵抗かつエレクトロマイグレーション耐性の高い
Ｃｕ配線を形成することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、ダマシ
ン法を用いた配線の形成方法では、上述のとおり、ＣＭ
Ｐにより配線材料の不要な部分を除去して平坦化すると
いう工程が必要となり、これに伴い、以下のような問題
が発生する事がわかった。
ン法を用いた配線の形成方法では、上述のとおり、ＣＭ
Ｐにより配線材料の不要な部分を除去して平坦化すると
いう工程が必要となり、これに伴い、以下のような問題
が発生する事がわかった。
【０００６】すなわち、ＣｕやＷ等の金属膜のＣＭＰで
は、スラリーに金属を酸化させるための硝酸鉄等が含有
された溶液が用いられる場合があるが、このスラリーに
含まれるＦｅ等の重金属、アルカリ金属や配線材料のＣ
ｕは、シリコン酸化膜や半導体基板中における拡散係数
が大きい。そのため、Ｃｕ配線形成のためのＣＭＰの際
や、その後の洗浄工程で層間絶縁膜上に残留したＦｅや
Ｃｕが、その後に加わる熱プロセスで、シリコン酸化膜
やＢＰＳＧ膜中を拡散し、半導体基板まで到達してしま
う結果、半導体基板中で深い準位を形成し、ライフタイ
ムの低下を引き起こし、デバイスの信頼性を低下させる
という問題が生じる。また、Ｗプラグ４１２形成時にも
ＣＭＰが用いられるため、同様の問題が生じ得る。
は、スラリーに金属を酸化させるための硝酸鉄等が含有
された溶液が用いられる場合があるが、このスラリーに
含まれるＦｅ等の重金属、アルカリ金属や配線材料のＣ
ｕは、シリコン酸化膜や半導体基板中における拡散係数
が大きい。そのため、Ｃｕ配線形成のためのＣＭＰの際
や、その後の洗浄工程で層間絶縁膜上に残留したＦｅや
Ｃｕが、その後に加わる熱プロセスで、シリコン酸化膜
やＢＰＳＧ膜中を拡散し、半導体基板まで到達してしま
う結果、半導体基板中で深い準位を形成し、ライフタイ
ムの低下を引き起こし、デバイスの信頼性を低下させる
という問題が生じる。また、Ｗプラグ４１２形成時にも
ＣＭＰが用いられるため、同様の問題が生じ得る。
【０００７】したがって、本発明は、上記の問題を解決
し、信頼性の高い半導体装置を提供することを目的とす
る。
し、信頼性の高い半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された層間膜を有し、上記層間膜は
その上部から侵入する金属不純物が上記半導体基板に到
達するのを防止する拡散防止膜を備えていることを特徴
としている。
半導体基板上に形成された層間膜を有し、上記層間膜は
その上部から侵入する金属不純物が上記半導体基板に到
達するのを防止する拡散防止膜を備えていることを特徴
としている。
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板上にその上部から侵入した金属不純物が上記
半導体基板に到達することを防止する拡散防止膜を形成
する工程と、上記拡散防止膜上に絶縁膜を形成する工程
と、上記絶縁膜に配線溝を形成する工程と、上記配線溝
内および上記絶縁膜上に金属膜を形成する工程と、上記
金属膜の上面をＣＭＰにより除去し上記配線溝内に上記
金属膜を残存させて金属配線を形成する工程とを有する
ことを特徴としている。
半導体基板上にその上部から侵入した金属不純物が上記
半導体基板に到達することを防止する拡散防止膜を形成
する工程と、上記拡散防止膜上に絶縁膜を形成する工程
と、上記絶縁膜に配線溝を形成する工程と、上記配線溝
内および上記絶縁膜上に金属膜を形成する工程と、上記
金属膜の上面をＣＭＰにより除去し上記配線溝内に上記
金属膜を残存させて金属配線を形成する工程とを有する
ことを特徴としている。
【００１０】上記拡散防止膜は、ポリシリコン膜、ＳＩ
ＰＯＳ膜、あるいはこれらの膜にＢやＰをドープした膜
で構成することができる。
ＰＯＳ膜、あるいはこれらの膜にＢやＰをドープした膜
で構成することができる。
【００１１】このように、層間膜の少なくとも一部に拡
散防止膜を設けることにより、例えば金属配線として用
いられるＣｕや、ＣＭＰにおいてスラリーに含まれるＦ
ｅ等の金属不純物が上部から侵入してきても、拡散防止
膜により金属不純物がゲッタリングされるため、半導体
基板に到達することがなく、したがって、半導体基板に
形成される素子の特性が劣化することを防止することが
できる。
散防止膜を設けることにより、例えば金属配線として用
いられるＣｕや、ＣＭＰにおいてスラリーに含まれるＦ
ｅ等の金属不純物が上部から侵入してきても、拡散防止
膜により金属不純物がゲッタリングされるため、半導体
基板に到達することがなく、したがって、半導体基板に
形成される素子の特性が劣化することを防止することが
できる。
【００１２】
【発明の実施の形態】本発明の上記および他の目的、特
徴および利点を明確にすべく、添付した図面を参照し
て、本発明の実施の形態を以下に詳述する。
徴および利点を明確にすべく、添付した図面を参照し
て、本発明の実施の形態を以下に詳述する。
【００１３】図１に、本発明の第１の実施例の半導体装
置の断面図を示す。
置の断面図を示す。
【００１４】半導体基板１に設けられたフィールド酸化
膜２により素子領域が区画され、素子領域には、ゲート
電極４、ゲート酸化膜３およびソース・ドレイン拡散層
６からなるＭＯＳトランジスタが形成されている。ま
た、ゲート電極４の側壁にはサイドウォール絶縁膜５が
形成されている。このＭＯＳトランジスタを覆って層間
膜１００が設けられ、層間膜１００の拡散層６上にはコ
ンタクトホール１０が設けられ、Ｗプラグ１２が埋め込
まれている。層間膜１００はシリコン酸化膜７、ポリシ
リコン膜８およびＢＰＳＧ膜の３層構造とされており、
このうちのポリシリコン膜８が本発明に従って設けられ
た拡散防止膜である。また、拡散防止膜がポリシリコン
膜であることに伴い、コンタクトホール１０の内壁に
は、短絡防止のためにコンタクトサイドウォール絶縁膜
１１が設けられている。さらに、層間膜１００上に設け
られた絶縁膜１３のコンタクトホール１０上には、配線
溝１４が設けられ、ここにＣｕ配線１５が設けられてお
り、また、絶縁膜１３上に設けられた絶縁膜１６のＣｕ
配線１５上にヴィアホール１７と配線溝１８が設けら
れ、ここにそれぞれＣｕプラグ１９とＣｕ配線２０が設
けられている。
膜２により素子領域が区画され、素子領域には、ゲート
電極４、ゲート酸化膜３およびソース・ドレイン拡散層
６からなるＭＯＳトランジスタが形成されている。ま
た、ゲート電極４の側壁にはサイドウォール絶縁膜５が
形成されている。このＭＯＳトランジスタを覆って層間
膜１００が設けられ、層間膜１００の拡散層６上にはコ
ンタクトホール１０が設けられ、Ｗプラグ１２が埋め込
まれている。層間膜１００はシリコン酸化膜７、ポリシ
リコン膜８およびＢＰＳＧ膜の３層構造とされており、
このうちのポリシリコン膜８が本発明に従って設けられ
た拡散防止膜である。また、拡散防止膜がポリシリコン
膜であることに伴い、コンタクトホール１０の内壁に
は、短絡防止のためにコンタクトサイドウォール絶縁膜
１１が設けられている。さらに、層間膜１００上に設け
られた絶縁膜１３のコンタクトホール１０上には、配線
溝１４が設けられ、ここにＣｕ配線１５が設けられてお
り、また、絶縁膜１３上に設けられた絶縁膜１６のＣｕ
配線１５上にヴィアホール１７と配線溝１８が設けら
れ、ここにそれぞれＣｕプラグ１９とＣｕ配線２０が設
けられている。
【００１５】次に、図２〜図７を用いて、本発明の第１
の実施例による半導体装置の製造方法につき説明する。
の実施例による半導体装置の製造方法につき説明する。
【００１６】まず、図２に示すように、半導体基板１に
フィールド酸化膜２および拡散層６を備えたＭＯＳトラ
ンジスタを形成した後、半導体基板１上にシリコン酸化
膜７、ポリシリコン膜８およびＢＰＳＧ膜９からなる層
間膜１００を順次堆積し、ＢＰＳＧ膜９の上面をリフロ
ーまたはＣＭＰ法によって平坦化する。ここで、それぞ
れの膜厚は、シリコン酸化膜７は５０〜５００ｎｍ、ポ
リシリコン膜８は２０〜１００ｎｍ、ＢＰＳＧ膜９は１
００〜１０００ｎｍとするとよい。また、ポリシリコン
膜８の堆積は、例えば原料ガスにＳｉＨ4またはＳｉ2Ｈ
6を用いたＬＰＣＶＤ法によって行なう。このとき、ポ
リシリコン膜８に、ＢやＰ等の不純物をドープしてもよ
い。
フィールド酸化膜２および拡散層６を備えたＭＯＳトラ
ンジスタを形成した後、半導体基板１上にシリコン酸化
膜７、ポリシリコン膜８およびＢＰＳＧ膜９からなる層
間膜１００を順次堆積し、ＢＰＳＧ膜９の上面をリフロ
ーまたはＣＭＰ法によって平坦化する。ここで、それぞ
れの膜厚は、シリコン酸化膜７は５０〜５００ｎｍ、ポ
リシリコン膜８は２０〜１００ｎｍ、ＢＰＳＧ膜９は１
００〜１０００ｎｍとするとよい。また、ポリシリコン
膜８の堆積は、例えば原料ガスにＳｉＨ4またはＳｉ2Ｈ
6を用いたＬＰＣＶＤ法によって行なう。このとき、ポ
リシリコン膜８に、ＢやＰ等の不純物をドープしてもよ
い。
【００１７】続いて、図３に示すように、通常のリソグ
ラフィーおよびエッチング技術により、層間膜１００お
よびゲート酸化膜３に拡散層６上面を露出するコンタク
トホール１０を形成する。
ラフィーおよびエッチング技術により、層間膜１００お
よびゲート酸化膜３に拡散層６上面を露出するコンタク
トホール１０を形成する。
【００１８】次に、図４に示すように、コンタクトホー
ル１０の内壁に、ＣＶＤ法によりコンタクトサイドウォ
ール絶縁膜としてシリコン酸化膜１１を形成した後、コ
ンタクトホール１０内にＷ膜を埋め込み、ＣＭＰをおこ
なってＷプラグ１２を形成する。このＷプラグ形成のた
めのＣＭＰの際に層間膜１００上に残留したスラリーに
含まれるＦｅ等の重金属が、洗浄工程を経た後も残存
し、その後の熱工程において半導体基板１の方へ拡散し
て行くが、層間膜１００は本発明に従い、ポリシリコン
膜８を備えているため、ＢＰＳＧ膜９を通ってきたＦｅ
は、ポリシリコン膜８の結晶欠陥によりゲッタリングさ
れ、基板１まで到達しない。
ル１０の内壁に、ＣＶＤ法によりコンタクトサイドウォ
ール絶縁膜としてシリコン酸化膜１１を形成した後、コ
ンタクトホール１０内にＷ膜を埋め込み、ＣＭＰをおこ
なってＷプラグ１２を形成する。このＷプラグ形成のた
めのＣＭＰの際に層間膜１００上に残留したスラリーに
含まれるＦｅ等の重金属が、洗浄工程を経た後も残存
し、その後の熱工程において半導体基板１の方へ拡散し
て行くが、層間膜１００は本発明に従い、ポリシリコン
膜８を備えているため、ＢＰＳＧ膜９を通ってきたＦｅ
は、ポリシリコン膜８の結晶欠陥によりゲッタリングさ
れ、基板１まで到達しない。
【００１９】その後、図５に示すように、層間膜１００
上にシリコン酸化膜１３を２００〜１５００ｎｍ堆積
し、シリコン酸化膜１３のＷプラグ上に配線溝１４を形
成する。続いて、配線溝１４内に埋め込むように配線材
料であるＣｕ膜１５’を成膜する。このとき、Ｃｕ膜１
５’はシリコン酸化膜１３上にも成膜される。
上にシリコン酸化膜１３を２００〜１５００ｎｍ堆積
し、シリコン酸化膜１３のＷプラグ上に配線溝１４を形
成する。続いて、配線溝１４内に埋め込むように配線材
料であるＣｕ膜１５’を成膜する。このとき、Ｃｕ膜１
５’はシリコン酸化膜１３上にも成膜される。
【００２０】続いて、硝酸鉄を含有したスラリーを用い
たＣＭＰにより、Ｃｕ膜１５’の不要な部分を除去して
配線溝１４内にのみＣｕ膜を残すことにより、図６に示
すように、Ｃｕ配線１５を形成する。このとき、Ｗプラ
グ形成時と同様、シリコン酸化膜１３上に残留したスラ
リーに含まれるＦｅ等の重金属やアルカリ金属および配
線材料であるＣｕが、その後の熱工程において、基板１
の方向へ拡散していくが、層間膜１００はポリシリコン
膜８を備えているため、ＢＰＳＧ膜９を通ってきたＦｅ
およびＣｕは、ポリシリコン膜８の結晶欠陥によりゲッ
タリングされ、基板１まで到達することを防止できる。
たＣＭＰにより、Ｃｕ膜１５’の不要な部分を除去して
配線溝１４内にのみＣｕ膜を残すことにより、図６に示
すように、Ｃｕ配線１５を形成する。このとき、Ｗプラ
グ形成時と同様、シリコン酸化膜１３上に残留したスラ
リーに含まれるＦｅ等の重金属やアルカリ金属および配
線材料であるＣｕが、その後の熱工程において、基板１
の方向へ拡散していくが、層間膜１００はポリシリコン
膜８を備えているため、ＢＰＳＧ膜９を通ってきたＦｅ
およびＣｕは、ポリシリコン膜８の結晶欠陥によりゲッ
タリングされ、基板１まで到達することを防止できる。
【００２１】次に、図７に示すように、シリコン酸化膜
１３上に、２００〜１０００ｎｍのシリコン酸化膜１６
を形成し、ここに、リソグラフィー技術およびエッチン
グ技術によりヴィアホール１７および配線溝１８を形成
し、これらを埋め込むようにＣｕ膜２０’を成膜する。
続いて、配線１５形成時と同様、硝酸鉄を含むスラリー
を用いたＣＭＰによりＣｕ膜２０’の不要部分を除去す
ることにより、図１に示すようにＣｕプラグ１９および
Ｃｕ配線２０が形成される。この工程のＣＭＰにおいて
も、スラリーに含まれるＦｅ等の重金属やアルカリ金属
および配線材料のＣｕがシリコン酸化膜１６上に残留
し、その後の熱処理工程において、シリコン酸化膜１
６，１３およびＢＰＳＧ膜９を通って基板方向へ拡散し
ていくが、ポリシリコン膜８の存在によりこれら金属不
純物はゲッタリングされるため、金属不純物の基板への
拡散が防止される。
１３上に、２００〜１０００ｎｍのシリコン酸化膜１６
を形成し、ここに、リソグラフィー技術およびエッチン
グ技術によりヴィアホール１７および配線溝１８を形成
し、これらを埋め込むようにＣｕ膜２０’を成膜する。
続いて、配線１５形成時と同様、硝酸鉄を含むスラリー
を用いたＣＭＰによりＣｕ膜２０’の不要部分を除去す
ることにより、図１に示すようにＣｕプラグ１９および
Ｃｕ配線２０が形成される。この工程のＣＭＰにおいて
も、スラリーに含まれるＦｅ等の重金属やアルカリ金属
および配線材料のＣｕがシリコン酸化膜１６上に残留
し、その後の熱処理工程において、シリコン酸化膜１
６，１３およびＢＰＳＧ膜９を通って基板方向へ拡散し
ていくが、ポリシリコン膜８の存在によりこれら金属不
純物はゲッタリングされるため、金属不純物の基板への
拡散が防止される。
【００２２】本実施例において、上述のように拡散防止
膜８としてＢやＰを含むポリシリコン膜を用いた場合、
ノンドープのポリシリコン膜よりもさらに重金属に対す
る固溶度が高くなることにより、ＦｅやＣｕをゲッタリ
ングする能力が高まり、拡散防止効果を向上させること
ができる。
膜８としてＢやＰを含むポリシリコン膜を用いた場合、
ノンドープのポリシリコン膜よりもさらに重金属に対す
る固溶度が高くなることにより、ＦｅやＣｕをゲッタリ
ングする能力が高まり、拡散防止効果を向上させること
ができる。
【００２３】第１の実施例では、拡散防止膜としてポリ
シリコン膜８を用いていることにより、完全な絶縁を得
られるよう、層間膜１００を、ポリシリコン膜８をシリ
コン酸化膜７とＢＰＳＧ膜９とで挟んだ３層構造として
いる。また、コンタクトホール１０の内壁にも絶縁のた
めにコンタクトサイドウォール絶縁膜１１が必要となっ
ている。このため、図９に示す従来技術に比べて工程数
が増加している。よって、以下に、本発明の第２の実施
例として、従来技術に対し工程数の増加を伴わない半導
体装置を示す。
シリコン膜８を用いていることにより、完全な絶縁を得
られるよう、層間膜１００を、ポリシリコン膜８をシリ
コン酸化膜７とＢＰＳＧ膜９とで挟んだ３層構造として
いる。また、コンタクトホール１０の内壁にも絶縁のた
めにコンタクトサイドウォール絶縁膜１１が必要となっ
ている。このため、図９に示す従来技術に比べて工程数
が増加している。よって、以下に、本発明の第２の実施
例として、従来技術に対し工程数の増加を伴わない半導
体装置を示す。
【００２４】図８は、本発明の第２の実施例による半導
体装置の構造断面図である。図８では、第１の実施例の
３層構造の層間膜１００に代えて、拡散防止膜３０８と
ＢＰＳＧ膜９の２層構造の層間膜３００を設けており、
拡散防止膜３０８として、ＳＩＰＯＳ（semi-insulatin
g polycrystalline silicon）膜を用いている。ＳＩＰ
ＯＳ膜は、ＯまたはＮを含むポリシリコン膜であり、１
Ｅ１１ｏｈｍ／ｃｍ2以上の高抵抗を有する絶縁性の高
い膜である。したがって、半導体素子上に直接ＳＩＰＯ
Ｓ膜３０８を形成することができ、また、コンタクトホ
ール１０内壁に絶縁膜を設ける必要がない。よって、図
９に示す従来技術に対して工程数の増加はない。ＳＩＰ
ＯＳ膜３０８も、ポリシリコン膜と同様、膜中に多くの
結晶欠陥を含んでいるため、Ｗプラグ形成のためにＣＭ
Ｐを行なう際、および金属配線１５および２０をダマシ
ン法により形成する際のＣＭＰにおいて層間膜上に残存
した金属不純物が基板方向へ拡散してきても、ＳＩＰＯ
Ｓ膜がこの金属不純物をゲッタリングするため、金属不
純物が基板へ到達することを防ぐことができる。
体装置の構造断面図である。図８では、第１の実施例の
３層構造の層間膜１００に代えて、拡散防止膜３０８と
ＢＰＳＧ膜９の２層構造の層間膜３００を設けており、
拡散防止膜３０８として、ＳＩＰＯＳ（semi-insulatin
g polycrystalline silicon）膜を用いている。ＳＩＰ
ＯＳ膜は、ＯまたはＮを含むポリシリコン膜であり、１
Ｅ１１ｏｈｍ／ｃｍ2以上の高抵抗を有する絶縁性の高
い膜である。したがって、半導体素子上に直接ＳＩＰＯ
Ｓ膜３０８を形成することができ、また、コンタクトホ
ール１０内壁に絶縁膜を設ける必要がない。よって、図
９に示す従来技術に対して工程数の増加はない。ＳＩＰ
ＯＳ膜３０８も、ポリシリコン膜と同様、膜中に多くの
結晶欠陥を含んでいるため、Ｗプラグ形成のためにＣＭ
Ｐを行なう際、および金属配線１５および２０をダマシ
ン法により形成する際のＣＭＰにおいて層間膜上に残存
した金属不純物が基板方向へ拡散してきても、ＳＩＰＯ
Ｓ膜がこの金属不純物をゲッタリングするため、金属不
純物が基板へ到達することを防ぐことができる。
【００２５】第２の実施例におけるＳＩＰＯＳ膜３０８
の形成は、例えば、原料ガスにＳｉＨ4またはＳｉ2Ｈ6
とN2Oを用いたＬＰＣＶＤ法により行なう。膜厚は２０
〜１００ｎｍ、好ましくは５０〜１００ｎｍとする。
の形成は、例えば、原料ガスにＳｉＨ4またはＳｉ2Ｈ6
とN2Oを用いたＬＰＣＶＤ法により行なう。膜厚は２０
〜１００ｎｍ、好ましくは５０〜１００ｎｍとする。
【００２６】本実施例では、拡散防止膜として、絶縁性
の高い膜であるＳＩＰＯＳ膜を用いていることにより、
コンタクトホール内壁に絶縁膜を形成する必要がない。
したがって、微細なコンタクトホールの形成に有効であ
る。
の高い膜であるＳＩＰＯＳ膜を用いていることにより、
コンタクトホール内壁に絶縁膜を形成する必要がない。
したがって、微細なコンタクトホールの形成に有効であ
る。
【００２７】なお、拡散防止膜としてＳＩＰＯＳ膜を用
いる場合にも、ポリシリコン膜を用いた場合と同様、Ｓ
ＩＰＯＳ膜にＢやＰ等の不純物をドープしてもよく、こ
の場合もノンドープのＳＩＰＯＳ膜よりもゲッタリング
能力が向上する。しかしながら、この場合はＳＩＰＯＳ
膜の絶縁性が低下するため、素子上およびコンタクトホ
ール内壁に絶縁膜を設けた図１のような構造とするのが
好ましい。
いる場合にも、ポリシリコン膜を用いた場合と同様、Ｓ
ＩＰＯＳ膜にＢやＰ等の不純物をドープしてもよく、こ
の場合もノンドープのＳＩＰＯＳ膜よりもゲッタリング
能力が向上する。しかしながら、この場合はＳＩＰＯＳ
膜の絶縁性が低下するため、素子上およびコンタクトホ
ール内壁に絶縁膜を設けた図１のような構造とするのが
好ましい。
【００２８】上記第１および第２の実施例においては、
拡散防止膜を備えた層間膜を３層構造乃至は２層構造と
したが、拡散防止膜として、ノンドープのＳＩＰＯＳ膜
のように絶縁性の高いものを用いる場合は、拡散防止膜
１層で構成することも可能である。
拡散防止膜を備えた層間膜を３層構造乃至は２層構造と
したが、拡散防止膜として、ノンドープのＳＩＰＯＳ膜
のように絶縁性の高いものを用いる場合は、拡散防止膜
１層で構成することも可能である。
【００２９】拡散防止膜として、上記実施例では、ノン
ドープのポリシリコン膜、不純物がドープされたポリシ
リコン膜、ノンドープのＳＩＰＯＳ膜あるいは不純物が
ドープされたＳＩＰＯＳ膜を用いる例を示したが、これ
らに限らず、上部から侵入してくる金属不純物をその膜
中に捕獲する（ゲッタリングする）ことができる膜であ
ればその他の膜を用いることができる。特に、ゲッタリ
ング能力があり、かつ、絶縁性の高い膜であれば、そこ
に形成されるコンタクトホールに絶縁膜を設ける等の処
置が不要となるため好ましい。
ドープのポリシリコン膜、不純物がドープされたポリシ
リコン膜、ノンドープのＳＩＰＯＳ膜あるいは不純物が
ドープされたＳＩＰＯＳ膜を用いる例を示したが、これ
らに限らず、上部から侵入してくる金属不純物をその膜
中に捕獲する（ゲッタリングする）ことができる膜であ
ればその他の膜を用いることができる。特に、ゲッタリ
ング能力があり、かつ、絶縁性の高い膜であれば、そこ
に形成されるコンタクトホールに絶縁膜を設ける等の処
置が不要となるため好ましい。
【００３０】また、実施例では、１層目の金属配線１５
の下に設けられた層間膜が拡散防止膜を備えている例を
示したが、さらに、２層目の金属配線２０が形成されて
いる絶縁膜１６自体、あるいは絶縁膜１６を積層構造と
してそのうちの少なくとも１層を拡散防止膜としてもよ
い。
の下に設けられた層間膜が拡散防止膜を備えている例を
示したが、さらに、２層目の金属配線２０が形成されて
いる絶縁膜１６自体、あるいは絶縁膜１６を積層構造と
してそのうちの少なくとも１層を拡散防止膜としてもよ
い。
【００３１】また、金属配線としては、Ｃｕ配線に限ら
ず、その他の金属膜が用いられても良い。
ず、その他の金属膜が用いられても良い。
【００３２】
【発明の効果】以上説明したとおり、本発明によれば、
金属配線の下部に形成される層間膜が、その上層から侵
入してくる金属不純物をゲッタリングすることの可能な
拡散防止膜を備えていることにより、半導体基板へ金属
不純物が拡散することを防止できるため、デバイス特性
劣化を防止し、デバイス特性及び信頼性の改善が可能と
なる。
金属配線の下部に形成される層間膜が、その上層から侵
入してくる金属不純物をゲッタリングすることの可能な
拡散防止膜を備えていることにより、半導体基板へ金属
不純物が拡散することを防止できるため、デバイス特性
劣化を防止し、デバイス特性及び信頼性の改善が可能と
なる。
【００３３】なお、上記実施例に限定されず、本発明の
技術思想の範囲内で適宜変更が可能であることは明らか
である。
技術思想の範囲内で適宜変更が可能であることは明らか
である。
【図１】本発明の第１の実施例による半導体装置の構造
断面図である。
断面図である。
【図２】本発明の第１の実施例による半導体装置の製造
方法の工程断面図である。
方法の工程断面図である。
【図３】本発明の第１の実施例による半導体装置の製造
方法の工程断面図である。
方法の工程断面図である。
【図４】本発明の第１の実施例による半導体装置の製造
方法の工程断面図である。
方法の工程断面図である。
【図５】本発明の第１の実施例による半導体装置の製造
方法の工程断面図である。
方法の工程断面図である。
【図６】本発明の第１の実施例による半導体装置の製造
方法の工程断面図である。
方法の工程断面図である。
【図７】本発明の第１の実施例による半導体装置の製造
方法の工程断面図である。
方法の工程断面図である。
【図８】本発明の第２の実施例による半導体装置の構造
断面図である。
断面図である。
【図９】従来の半導体装置の構造断面図である。
１，４０１ 半導体基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ サイドウォール絶縁膜 ６，４０６ 拡散層 ７，４０７ シリコン酸化膜 ８ ポリシリコン膜 ９，４０９ ＢＰＳＧ膜 １０，４１０ コンタクトホール １１ コンタクトサイドウォール絶縁膜 １２，４１２ Ｗプラグ １３，４１３ シリコン酸化膜 １４，４１４ 配線溝 １５，４１５ Ｃｕ配線 １６，４１６ シリコン酸化膜 １７，４１７ ヴィアホール １８，４１８ 配線溝 １９，４１９ Ｃｕプラグ ２０，４２０ Ｃｕ配線 １００，３００，４００ 層間膜 ３０８ ＳＩＰＯＳ膜 １５’，２０’ Ｃｕ膜
Claims (14)
- 【請求項１】半導体基板上に形成された層間膜を有し、
前記層間膜はその上部から侵入する金属不純物が前記半
導体基板に到達するのを防止する拡散防止膜を備えてい
ることを特徴とする半導体装置。 - 【請求項２】前記拡散防止膜はポリシリコン膜またはＳ
ＩＰＯＳ膜であることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】前記拡散防止膜にはＢまたはＰがドープさ
れていることを特徴とする請求項２記載の半導体装置。 - 【請求項４】前記層間膜に形成されたコンタクトホール
をさらに有し、前記コンタクトホール内壁にコンタクト
サイドウォール絶縁膜が形成されていることを特徴とす
る請求項３記載の半導体装置。 - 【請求項５】前記層間膜はシリコン酸化膜と前記拡散防
止膜とＢＰＳＧ膜からなることを特徴とする請求項１記
載の半導体装置。 - 【請求項６】前記コンタクトホール内にＷが埋め込まれ
ていることを特徴とする請求項４記載の半導体装置。 - 【請求項７】前記層間膜上に配線溝を有する絶縁膜を備
え、前記配線溝に金属配線が設けられていることを特徴
とする請求項１記載の半導体装置。 - 【請求項８】前記金属配線はＣｕ配線であることを特徴
とする請求項７記載の半導体装置。 - 【請求項９】半導体基板上にその上部から侵入した金属
不純物が前記半導体基板に到達することを防止する拡散
防止膜を形成する工程と、前記拡散防止膜上に絶縁膜を
形成する工程と、前記絶縁膜に配線溝を形成する工程
と、前記配線溝内および前記絶縁膜上に金属膜を形成す
る工程と、前記金属膜の上面をＣＭＰにより除去し前記
配線溝内に前記金属膜を残存させて金属配線を形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項１０】前記ＣＭＰは硝酸鉄を含むスラリーを用
いて行なわれることを特徴とする請求項９記載の半導体
装置の製造方法。 - 【請求項１１】前記金属膜はＣｕであることを特徴とす
る請求項９記載の半導体装置の製造方法。 - 【請求項１２】前記拡散防止膜はポリシリコン膜または
ＳＩＰＯＳ膜であることを特徴とする請求項９記載の半
導体装置の製造方法。 - 【請求項１３】前記拡散防止膜はＢまたはＰを含んでい
ることを特徴とする請求項１２記載の半導体装置の製造
方法。 - 【請求項１４】前記拡散防止膜の下および上に第１及び
第２の絶縁膜を形成する工程と、前記第２の絶縁膜、前
記拡散防止膜および前記第１の絶縁膜に前記半導体基板
に達するコンタクトホールを形成する工程と、前記コン
タクトホール内壁に第３の絶縁膜を形成する工程をさら
に有することを特徴とする請求項９記載の半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028184A JP2001217247A (ja) | 2000-02-04 | 2000-02-04 | 半導体装置およびその製造方法 |
| US09/771,586 US6504234B2 (en) | 2000-02-04 | 2001-01-30 | Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate |
| US10/279,050 US20030036261A1 (en) | 2000-02-04 | 2002-10-24 | Semiconductor device and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028184A JP2001217247A (ja) | 2000-02-04 | 2000-02-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217247A true JP2001217247A (ja) | 2001-08-10 |
Family
ID=18553637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028184A Ceased JP2001217247A (ja) | 2000-02-04 | 2000-02-04 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6504234B2 (ja) |
| JP (1) | JP2001217247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058601A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209114A (ja) * | 2002-01-10 | 2003-07-25 | Japan Science & Technology Corp | シリコン結晶中の遷移金属不純物のゲッタリング方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661129A (en) | 1979-10-24 | 1981-05-26 | Mitsubishi Electric Corp | Semiconductor device |
| JP2905314B2 (ja) | 1991-07-08 | 1999-06-14 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH06132542A (ja) | 1992-10-20 | 1994-05-13 | Mitsubishi Electric Corp | 半導体装置 |
| JP2809018B2 (ja) * | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5783483A (en) * | 1993-02-24 | 1998-07-21 | Intel Corporation | Method of fabricating a barrier against metal diffusion |
| KR0171732B1 (ko) * | 1993-11-26 | 1999-03-30 | 김주용 | 모스 트랜지스터 및 그 제조방법 |
| US6278174B1 (en) * | 1994-04-28 | 2001-08-21 | Texas Instruments Incorporated | Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide |
| US5661325A (en) * | 1994-07-29 | 1997-08-26 | Nkk Corporation | SRAM structure |
| US6140705A (en) | 1995-01-03 | 2000-10-31 | Texas Instruments Incorporated | Self-aligned contact through a conducting layer |
| KR0179822B1 (ko) | 1995-04-01 | 1999-04-15 | 문정환 | 반도체 장치의 배선 구조 및 그 제조 방법 |
| JPH08293543A (ja) * | 1995-04-25 | 1996-11-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5719071A (en) | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| JP2809196B2 (ja) | 1996-05-30 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1022294A (ja) | 1996-07-04 | 1998-01-23 | Sony Corp | 半導体装置の製造方法 |
| JP3013787B2 (ja) | 1996-09-20 | 2000-02-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5716890A (en) * | 1996-10-18 | 1998-02-10 | Vanguard International Semiconductor Corporation | Structure and method for fabricating an interlayer insulating film |
| JP2940492B2 (ja) * | 1996-10-21 | 1999-08-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH10135153A (ja) | 1996-10-29 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10199881A (ja) | 1997-01-13 | 1998-07-31 | Nec Corp | 半導体装置の製造方法 |
| US5874778A (en) * | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
| JP3111979B2 (ja) | 1998-05-20 | 2000-11-27 | 日本電気株式会社 | ウエハの洗浄方法 |
-
2000
- 2000-02-04 JP JP2000028184A patent/JP2001217247A/ja not_active Ceased
-
2001
- 2001-01-30 US US09/771,586 patent/US6504234B2/en not_active Expired - Fee Related
-
2002
- 2002-10-24 US US10/279,050 patent/US20030036261A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058601A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6504234B2 (en) | 2003-01-07 |
| US20030036261A1 (en) | 2003-02-20 |
| US20010012686A1 (en) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051508A (en) | Manufacturing method of semiconductor device | |
| TW408433B (en) | Method for fabricating semiconductor integrated circuit | |
| US6498089B2 (en) | Semiconductor integrated circuit device with moisture-proof ring and its manufacture method | |
| US6650017B1 (en) | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002141482A (ja) | 半導体装置およびその製造方法 | |
| JP3530073B2 (ja) | 半導体装置及びその製造方法 | |
| JP3262162B2 (ja) | 半導体装置 | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| TW201814867A (zh) | 導電結構、包含導電結構之佈局結構以及導電結構之製作方法 | |
| JP2003258107A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3459355B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001217247A (ja) | 半導体装置およびその製造方法 | |
| JP2004207604A (ja) | 半導体装置およびその製造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| JP3173597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001284548A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006093635A (ja) | 半導体装置およびその製造方法 | |
| JPH09252131A (ja) | 半導体装置の製法 | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20070145492A1 (en) | Semiconductor device and method of manufacture | |
| KR101005737B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP5595644B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040107 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20040727 |