JPH10135153A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 銅配線を用いた半導体集積回路装置におい
て、活性領域への銅の拡散を防止して半導体集積回路装
置の性能を向上する。 【解決手段】 半導体基板１の主面に形成されたｎ形Ｍ
ＩＳＦＥＴＱｎの活性領域５を、半導体基板１の主面近
傍に形成されたＳＯＩ絶縁層２、半導体基板１の主面か
らＳＯＩ絶縁層２に達するＵ溝素子分離領域３、ならび
に半導体基板１の主面上に形成された層間絶縁膜１１お
よび金属プラグ１３により密閉して覆い、銅等の不純物
金属が活性領域に侵入することを防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、配線用金属材料と
して銅（Ｃｕ）、銀（Ａｇ）もしくは金（Ａｕ）または
それらの合金を用いる半導体集積回路装置に適用して有
効な技術に関するものである。

【０００２】

【従来の技術】従来、半導体集積回路における配線層の
形成は、たとえば、昭和５９年１１月３０日、株式会社
オーム社発行、「ＬＳＩハンドブック」、ｐ２５３〜ｐ
２９２に記載されているように、絶縁膜上にアルミニウ
ム（Ａｌ）合金またはタングステン（Ｗ）などの高融点
金属薄膜を成膜した後、フォトリソグラフィ工程により
配線用薄膜上に配線パターンと同一形状のレジストパタ
ーンを形成し、それをマスクとしてドライエッチング工
程により配線パターンを形成していた。

【０００３】しかし、このＡｌ合金を用いる方法では配
線の微細化に伴い、配線抵抗の増大が顕著となり、それ
に伴い配線遅延が増加し、半導体集積回路装置の性能が
低下する等の問題があった。

【０００４】このため、最近では、１９９３ ＶＭＩＣ
（VLSI Multilevel Interconnection Conference）予稿
集、ｐ１５〜ｐ２１に記載されているように、絶縁膜に
形成した溝上にＣｕを主導体層とする配線用金属を埋め
込んだ後、溝外部の余分な金属を化学機械研磨法（ＣＭ
Ｐ法）を用いて除去することにより溝内に配線パターン
を形成する方法が検討されている。

【０００５】

【発明が解決しようとする課題】しかし、Ｃｕを配線材
料として用いる方法においては、Ｃｕ原子の層間絶縁膜
中あるいは半導体基板（Ｓｉ基板）中への拡散により、
層間絶縁膜の絶縁破壊や半導体基板上に形成された半導
体集積回路素子の劣化が問題となる。

【０００６】上記問題点を図２６を用いて説明すれば以
下のとおりである。

【０００７】すなわち、配線１０１を構成する銅原子
は、経路Ａを経由してＭＩＳＦＥＴの活性領域１０２に
到達する可能性がある。また、配線１０１の加工の際に
発生する残渣物には銅原子が多く含まれているが、この
ような残渣物が異物１０３となって半導体基板１の裏
面、側面等に付着した場合には、経路Ｂを経由してＭＩ
ＳＦＥＴの活性領域１０２に到達する可能性がある。さ
らに、配線１０１を構成する銅原子が拡散して層間絶縁
膜１０４内に侵入した場合（経路Ｃ）、層間絶縁膜１０
４の耐絶縁性が低下することとなる。

【０００８】また、Ａｌ配線層とＣｕ配線層とが混在す
る場合、両者の合金化反応によりＣｕＡｌ₂ が形成さ
れ、接続孔付近での配線抵抗が著しく増大するといった
問題がある。

【０００９】本発明の目的は、Ｃｕ等の拡散による層間
絶縁膜の絶縁破壊あるいは絶縁性の低下を防止すること
ができる技術を提供することにある。

【００１０】本発明の他の目的は、Ｃｕ等の拡散による
半導体集積回路素子の素子特性の劣化を防止することが
できる技術を提供することにある。

【００１１】本発明のさらに他の目的は、Ａｌ配線層と
Ｃｕ配線層とが混在した場合に接続孔での抵抗上昇を解
消することができる技術を提供することにある。

【００１２】本発明のさらに他の目的は、上記の技術を
駆使することにより最終的には半導体集積回路装置の歩
留りと性能を向上することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１５】（１）本発明の半導体集積回路装置は、そ
の主面に半導体集積回路素子が形成された半導体基板上
に層間絶縁膜を介して銅、銀もしくは金またはそれらの
合金を主導電層とする配線を有する半導体集積回路装置
であって、半導体基板の主面に形成された半導体集積回
路素子を構成する活性領域が、配線を組成する金属材料
の侵入を防止する機能を有するブロッキング材料により
密閉して覆われているものである。

【００１６】このような半導体集積回路装置によれば、
活性領域が、配線を組成する金属材料の侵入を防止する
機能を有するブロッキング材料により密閉して覆われて
いるため、銅、銀もしくは金等の配線材料はブロッキン
グ材料によりブロックされ、活性領域に侵入することが
ない。すなわち、活性領域への不純物金属の侵入は、そ
の金属で形成された配線領域から拡散することにより発
生するのみならず、異物として存在する金属が半導体基
板の裏面あるいは側面にも存在するため、そのような金
属原子は、あらゆる方向から拡散してくる可能性がある
が、本発明では、活性領域を密閉して覆うため、どのよ
うな方向からの拡散に対してもその侵入を防止すること
ができるものである。このため、それら不純物金属が活
性領域に侵入することによる半導体集積回路装置の特性
劣化を防止することができ、半導体集積回路装置の歩留
りと性能を向上することができる。

【００１７】なお、半導体基板の表面を覆うブロッキン
グ材料は、層間絶縁膜および層間絶縁膜に開孔された接
続孔に埋め込まれた金属プラグとすることができる。

【００１８】また、半導体集積回路装置の特性を劣化さ
せる不純物金属の拡散は、半導体集積回路装置の製造工
程における熱工程で発生しやすい。このような熱工程
は、半導体集積回路装置がチップ状に分断される前のウ
ェハ工程に多いことから、ウェハの表面、裏面および側
面にわたる全面をブロッキング材料により被覆すること
により、前記熱工程における不純物金属の活性領域への
侵入を防止することができる。このような半導体集積回
路装置を分断した後には、半導体基板の表面および裏面
にブロッキング材料が形成されることとなる。また、こ
のような半導体基板の表面および裏面にブロッキング材
料が形成された半導体集積回路装置では、分断後の工程
においても、その表面および裏面からの不純物金属の活
性領域への侵入を防止することができる。

【００１９】また、活性領域のブロッキング材料による
被覆は、半導体基板表面のブロッキング材料と、活性領
域の裏面に形成された半導体基板のＳＯＩ絶縁層と、活
性領域の側面に形成されたＳＯＩ絶縁層に達するＵ溝素
子分離構造とから構成することができる。このような構
成により半導体集積回路装置の活性領域への不純物金属
の拡散を防止し、半導体集積回路装置の歩留まりと性能
を向上することができることは前記のとおりであるが、
さらに、本構成では、ＳＯＩ絶縁層およびＳＯＩ絶縁層
に達するＵ溝素子分離構造からなる半導体集積回路素子
の分離領域をブロッキング材料として機能させるため、
すなわち、半導体集積回路素子の分離領域と半導体基板
表面のブロッキング材料とにより各個別の活性領域を密
閉して覆うため、さらに有効に活性領域への不純物金属
の拡散を防止し、半導体集積回路装置の歩留まりと性能
を向上することができる。つまり、半導体集積回路装置
がチップ状に分断された後においても、活性領域の密閉
状態は保持されたままであり、チップ状への分断前はも
とより、分断後の不純物金属の拡散をも防止することが
できる。分断後の熱工程としては、たとえば、はんだリ
フロー工程を例示することができる。また、僅かではあ
るが、室温状態での不純物金属の拡散、あるいはエレク
トロマイグレーションも存在し、これらを防止すること
もできる。

【００２０】また、前記の構成に、さらに半導体基板の
端面に沿って形成されたＵ溝構造も含むことができる。
すなわち、本構成は、半導体基板の端面であるスクライ
ブ面に沿って、ブロッキング材料として作用するＵ溝構
造を設け、側面からの不純物金属の拡散をブロックする
ものである。このようなＵ溝構造により、Ｕ溝素子分離
構造の効果と相まって、さらに効果的に半導体基板の側
面からの不純物金属の拡散を防止することができる。

【００２１】なお、ＳＯＩ絶縁層と半導体基板裏面への
ブロッキング材料の形成とを併用することにより半導体
基板裏面からの不純物金属の拡散をさらに効果的に防止
することができることはいうまでもない。

【００２２】（２）本発明の半導体集積回路装置は、そ
の主面に半導体集積回路素子が形成された半導体基板上
に層間絶縁膜を介して銅、銀もしくは金またはそれらの
合金を主導電層とする配線を有する半導体集積回路装置
であって、配線を、それを組成する金属材料の拡散を防
止する機能を有するブロッキング材料により密閉して覆
うものである。

【００２３】このような半導体集積回路装置によれば、
配線をブロッキング材料により密閉して覆うため、配線
からの不純物金属の拡散を防止することができる。この
場合の不純物金属の拡散の防止は、活性領域への拡散を
防止するとともに、層間絶縁膜への拡散を防止すること
も可能となるため、活性領域への不純物金属の侵入に起
因する半導体集積回路装置の性能低下を防止するととも
に、層間絶縁膜の絶縁破壊あるいは絶縁性の低下を防止
して半導体集積回路装置の歩留まりと性能をさらに向上
することができる。

【００２４】なお、前記ブロッキング材料は、絶縁体、
絶縁体に伴って形成された多結晶シリコン、またはタン
グステン、窒化チタン、もしくはタングステンもしくは
チタンを含む合金からなる金属を例示することができ
る。また、絶縁体としてはシリコン酸化物、シリコン窒
化物を例示することができる。これらの材料は、銅、銀
あるいは金の拡散防止に効果が顕著であるうえ、半導体
集積回路装置の形成に利用される一般的な材料であるた
め、特別なプロセス開発の必要がないという利点を有す
る。

【００２５】また、上記発明は、前記（１）に記載の構
成と併用して適用できることはいうまでもない。

【００２６】（３）本発明の半導体集積回路装置は、そ
の主面に半導体集積回路素子が形成された半導体基板上
に層間絶縁膜を介して銅、銀もしくは金またはそれらの
合金を主導電層とする第１の配線と、アルミニウムまた
はその合金を主導電層とする第２の配線とを有する半導
体集積回路装置であって、第１の配線および第２の配線
を接続する接続孔に、金属プラグにより埋め込むもので
ある。

【００２７】このような半導体集積回路装置によれば、
第１の配線および第２の配線を接続する接続孔に金属プ
ラグにより埋め込むため、第１の配線を構成するたとえ
ば銅と第２の配線を構成するたとえばアルミニウムとの
化合を防止し、絶縁体であるＣｕＡｌ₂ の生成を防止す
ることができる。この結果、接続孔における抵抗値の上
昇を防止して電気的接続の信頼性を向上し、半導体集積
回路装置の歩留まりと性能を向上することができる。

【００２８】なお、上記金属プラグは、タングステン、
窒化チタンまたはタングステンもしくはチタンを含む合
金を例示することができる。これらの材料的な利点は、
前記（２）に記載したものと同様である。

【００２９】（４）本発明の半導体集積回路装置の製造
方法は、その主面に半導体集積回路素子が形成された半
導体基板上に層間絶縁膜を介して銅、銀もしくは金また
はそれらの合金を主導電層とする配線を有する半導体集
積回路装置の製造方法であって、（ａ）の主面に、半導
体集積回路素子の活性領域となる領域を囲み、ＳＯＩ絶
縁層に達するＵ溝を形成した後、Ｕ溝に、絶縁体、Ｕ溝
と接する部分に絶縁膜が形成された多結晶シリコン、ま
たは、Ｕ溝と接する部分に絶縁膜が形成された金属を埋
め込んでＵ溝素子分離構造を形成する工程と、（ｂ）活
性領域上に半導体集積回路素子を形成し、半導体基板上
に層間絶縁膜を形成する工程と、（ｃ）層間絶縁膜に接
続孔を開口する工程と、（ｄ）層間絶縁膜の表面近傍に
配線が埋め込まれる溝をパターニングする工程と、
（ｅ）接続孔にタングステン、窒化チタン、またはタン
グステンもしくはチタンを含む合金からなる金属プラグ
を形成する工程と、（ｆ）層間絶縁膜および金属プラグ
の上面に窒化チタン膜および主導電層となる金属膜を堆
積し、金属プラグおよび溝上に形成された窒化チタン膜
および金属膜以外の窒化チタン膜および金属膜をＣＭＰ
法により除去し、配線を形成する工程と、を有するもの
である。

【００３０】このような半導体集積回路装置の製造方法
によれば、以下のような作用効果を有する。

【００３１】すなわち、銅、銀もしくは金の拡散に対し
てブロッキング機能を有するＳＯＩ絶縁層に達するＵ溝
素子分離構造を、前記ブロッキング機能を有する絶縁
体、多結晶シリコンまたは金属を用いて形成し、かつ、
半導体基板の表面を、前記ブロッキング機能を有する層
間絶縁膜および金属プラグにより覆うため、銅、銀もし
くは金またはそれらの合金からなる主導電層の形成工程
またはその後の工程において、銅、銀または金の原子で
ある不純物金属が半導体集積回路素子の活性領域に拡散
することを防止することができる。その結果、本製造方
法で製造された半導体集積回路装置の性能を向上し、ま
た歩留まりを向上することができる。

【００３２】また、主導電層を形成する前に窒化チタン
膜を堆積しているため、窒化チタン膜も不純物金属の活
性領域への拡散を防止し、半導体集積回路装置の歩留ま
りと性能を向上することができる。

【００３３】また、銅またはその合金を主導電層とする
配線と、アルミニウムまたはその合金を主導電層とする
配線とが混在する場合であっても、接続孔に金属プラグ
を設けるため、銅とアルミニウムが化合して絶縁体であ
るＣｕＡｌ₂ が形成されることはなく、接続孔における
電気的接続に信頼性を向上することができ、半導体集積
回路装置の歩留まりと性能を向上することができる。

【００３４】なお、本発明の製造方法は、ダマシン配線
を用いた製造方法であるが、配線材料をフォトリソグラ
フィによりパターニングする製造方法であってもよい。
この場合、前記製造方法と同様に、Ｕ溝素子分離構造、
半導体集積回路素子、層間絶縁膜、接続孔および金属プ
ラグを形成し、層間絶縁膜および金属プラグの上面に、
窒化チタン膜および主導電層となる金属膜を堆積し、フ
ォトリソグラフィにより窒化チタン膜および金属膜をパ
ターニングして配線を形成することができる。

【００３５】また、配線を形成した後、配線の主導電層
が露出した上面または側面に、絶縁膜、絶縁膜に伴って
形成される多結晶シリコン膜、またはタングステン、窒
化チタン、もしくはタングステンもしくはチタンを含む
合金からなる金属膜を選択ＣＶＤ法により堆積してもよ
い。この場合、配線は下地である窒化チタンと、選択Ｃ
ＶＤ法により形成された絶縁膜、多結晶シリコン膜また
は金属膜とで密閉されて覆われ、その後の工程における
配線からの不純物金属の拡散を防止することができる。
この結果、半導体集積回路素子の活性領域への不純物金
属の侵入を防止するとともに、層間絶縁膜への不純物金
属の侵入を防止し、層間絶縁膜の絶縁破壊の防止および
絶縁性の低下を抑制して半導体集積回路装置の歩留まり
と性能の向上をはかることができる。

【００３６】また、活性領域を囲むＵ溝の形成と同時
に、半導体基板のスクライブ領域と素子形成領域との間
に第２のＵ溝を形成し、Ｕ溝素子分離構造の形成と同時
に、絶縁体、Ｕ溝と接する部分に絶縁膜が形成された多
結晶シリコン、または、Ｕ溝と接する部分に絶縁膜が形
成された金属を埋め込んでＵ溝構造を形成することもで
きる。この場合、不純物金属のブロッキング機能を有す
るＵ溝素子分離構造に加えて、同様の機能を有するＵ溝
構造をさらに形成するため、半導体集積回路装置の活性
領域への金属の侵入をさらに効果的に防止し、半導体集
積回路装置の歩留まりと性能の向上を図ることができ
る。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。

【００３８】（実施の形態１）図１は、本発明の一実施
の形態である半導体集積回路装置の一例をその要部につ
いて示した断面図である。

【００３９】本実施の形態１の半導体集積回路装置は、
ｐ^- 形の単結晶シリコンからなる半導体基板１の主面に
ｎ形ＭＩＳＦＥＴＱｎが形成されたものであり、半導体
基板１には、ＳＯＩ絶縁層２およびＵ溝素子分離領域３
を有するものである。また、半導体基板１の主面近傍の
Ｕ溝素子分離領域３に囲まれた領域には、ｐウェル４が
形成されている。

【００４０】ＳＯＩ絶縁層２は、ＳＩＭＯＸ（Separati
on by Implanted Oxygen）法、ＦＩＰＯＳ（Full Isola
tion by Porous Oxidized Silicon)法、アモルファスシ
リコンあるいは単結晶シリコンの薄膜を熱等のエネルギ
で再結晶化させる堆積膜再結晶化法、またはシリコン基
板上のスピネル構造上にエピタキシャル膜を堆積させる
エピタキシャル堆積法等により半導体基板１の主面近傍
に形成することができ、たとえばシリコン酸化膜を例示
することができる。

【００４１】Ｕ溝素子分離領域３は、半導体基板１の主
面に形成されたＵ溝にスパッタ法またはＣＶＤ法で形成
されたシリコン酸化膜が埋め込まれた構造とすることが
できる。ここで、Ｕ溝素子分離領域３の底部はＳＯＩ絶
縁層２に達しており、ＳＯＩ絶縁層２とＵ溝素子分離領
域３とは、連続した絶縁体領域を形成している。すなわ
ち、ｐウェル４に形成されたｎ形ＭＩＳＦＥＴＱｎの活
性領域５は、ＳＯＩ絶縁層２とＵ溝素子分離領域３とで
完全に囲まれた構造となっている。

【００４２】また、Ｕ溝素子分離領域３に充填される材
料は、シリコン酸化膜の他に、多結晶シリコンまたはタ
ングステン、窒化チタン、タングステンもしくはチタン
を含む合金であってもよい。この場合、素子分離性能を
担保するため、半導体基板１とそれら半導電性あるいは
導電性の充填材料との境界は絶縁膜により絶縁する必要
がある。この場合は絶縁膜としてシリコン酸化膜を例示
することができる。

【００４３】なお、Ｕ溝素子分離領域３の絶縁性充填材
料および半導電性あるいは導電性の充填材料との境界に
形成される絶縁膜として、シリコン窒化膜も例示するこ
とができる。

【００４４】ｎ形ＭＩＳＦＥＴＱｎは、Ｕ溝素子分離領
域３に囲まれた半導体基板１の主面に形成され、その主
面上にゲート絶縁膜６を介して形成されたゲート電極７
と、ゲート電極７の両側の半導体基板１の主面に形成さ
れた不純物半導体領域８とを有するものである。また、
ゲート電極７の側面および上面にはサイドウォール９お
よびキャップ絶縁膜１０がそれぞれ形成されている。

【００４５】ゲート絶縁膜６は、数ｎｍの膜厚を有する
シリコン酸化膜とすることができ、たとえば熱酸化法に
より形成することができる。

【００４６】ゲート電極７は、たとえば低抵抗多結晶シ
リコン膜とすることができるが、多結晶シリコン膜の上
部にＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx な
どの高融点金属シリサイド膜を積層したポリサイド膜で
構成してもよい。

【００４７】不純物半導体領域８は、ｎ形ＭＩＳＦＥＴ
Ｑｎのソース・ドレイン領域として機能するものであ
り、たとえばイオン注入法によりｎ形の不純物（リン、
砒素等）をドープして形成される。また、その上部にＷ
Ｓｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高
融点金属シリサイド膜を選択的に形成してもよい。

【００４８】サイドウォール９およびキャップ絶縁膜１
０は、たとえばシリコン酸化膜あるいはシリコン窒化膜
とすることができる。シリコン窒化膜を用いる場合に
は、そのシリコン窒化膜からなるサイドウォール９およ
びキャップ絶縁膜１０をマスクとして用い、後に説明す
る層間絶縁膜に自己整合的に接続孔を開口することがで
きる。

【００４９】半導体基板１およびｎ形ＭＩＳＦＥＴＱｎ
の上面には層間絶縁膜１１が形成されている。層間絶縁
膜１１は、スパッタ法またはＣＶＤ法により形成された
シリコン酸化膜とすることができる。また、層間絶縁膜
１１として、ＢＰＳＧ膜またはＰＳＧ膜等のリフロー膜
を用いることができるが、層間絶縁膜１１の下部にＣＶ
Ｄ法またはスパッタ法により形成されたシリコン酸化膜
との積層膜とすることが好ましい。ＣＶＤ法またはスパ
ッタ法によるシリコン酸化膜は、一般にリフロー膜より
も緻密であるため、不純物の拡散を抑制して、ｎ形ＭＩ
ＳＦＥＴＱｎの活性領域５に不純物が侵入することを防
止することができる。さらに、ＣＶＤ法またはスパッタ
法によるシリコン酸化膜を層間絶縁膜１１の上部に設
け、層間絶縁膜１１を、リフロー膜を前記ＣＶＤシリコ
ン酸化膜で挟んだ構造の３層膜とすることができる。

【００５０】不純物半導体領域８上の層間絶縁膜１１の
接続孔１２が設けられ、接続孔１２には金属プラグ１３
が形成されている。また、層間絶縁膜１１の表面近傍に
は、配線１４が層間絶縁膜１１の表面に形成された配線
溝１５内に形成されている。

【００５１】金属プラグ１３は、たとえば選択ＣＶＤ法
により形成されたタングステン、窒化チタン、またはタ
ングステンもしくはチタンを含む合金とすることができ
る。タングステンもしくはチタンを含む合金としては、
たとえばＷＳｉＮを例示することができる。また、金属
プラグ１３は、選択成長により形成されたものに限ら
ず、スパッタ法またはＣＶＤ法により接続孔１２の内面
を含む層間絶縁膜１１上に形成されたタングステン等の
プラグ材料膜を接続孔１２内の膜を除いてＣＭＰ法によ
り研磨して製造されたものとすることができる。

【００５２】配線１４は、主導電層１４ａと窒化チタン
膜１４ｂとからなる。主導電層１４ａは、銅、銀もしく
は金またはそれらの合金とすることができ、これら低抵
抗率の低い材料を主な導電層とすることにより配線１４
の微細化に伴う配線抵抗の上昇を抑制することができ
る。これにより半導体集積回路装置の高性能化を達成す
ることができる。

【００５３】窒化チタン膜１４ｂは、主導電層１４ａを
構成する材料である銅、銀もしくは金の配線下方向の拡
散を防止するブロッキング膜として作用させることが可
能である。

【００５４】このような半導体集積回路装置によれば、
ｐウェル４をＳＯＩ絶縁層２とＵ溝素子分離領域３とで
完全に囲み、また、半導体基板１の主面上に層間絶縁膜
１１および金属プラグ１３を密接して形成するため、す
なわち、ＳＯＩ絶縁層２、Ｕ溝素子分離領域３、層間絶
縁膜１１および金属プラグ１３をブロッキング材料とし
て、ｎ形ＭＩＳＦＥＴＱｎの活性領域５を完全に覆うた
め、配線１４の主導電層１４ａを構成する金属原子が、
半導体基板１の表面、裏面および側面から不純物として
活性領域５に侵入してくるのを防止することができ、ｎ
形ＭＩＳＦＥＴＱｎの特性の劣化を防止することができ
る。その結果、半導体集積回路装置の歩留まりと性能を
向上することができる。

【００５５】また、金属プラグ１３を形成しているた
め、配線１４の加工により生成した銅等主成分とするウ
ェハ表面に付着した異物を洗浄により除去しやすくする
ことができる。

【００５６】次に、前記半導体集積回路装置の製造方法
を図２〜図１０を用いて説明する。図２〜図１０は、本
実施の形態１の半導体集積回路装置の製造方法の一例を
工程順に示した要部断面図である。

【００５７】まず、ｐ^- 形の単結晶シリコンからなる半
導体基板１を用意し、半導体基板１の主面方向からイオ
ン注入法により酸素イオンを注入する。このとき、酸素
イオンの注入エネルギを大きくして、半導体基板１の主
面上には酸素が存在しないようにする。その結果、半導
体基板の表面には、シリコンのみが存在し表面から幾分
深いところにＳＯＩ絶縁層２が形成される。

【００５８】次に、半導体基板１の表面のシリコン上に
単結晶シリコン膜をエピタキシャル成長させて半導体層
を形成し、ＳＯＩ絶縁層２を有する半導体基板１を形成
する（図２）。このように単結晶シリコン膜をエピタキ
シャル成長させることにより、欠陥および不純物の少な
い単結晶シリコン膜を得ることができる。

【００５９】また、ｐ形の導電形にするための不純物、
たとえばボロンをイオン注入によりドープしてｐウェル
４を形成する。ｐウェル４は、エピタキシャル成長時に
不純物ガスを混入し、ドーピングを行ってもよい。

【００６０】なお、本実施の形態１では、ＳＯＩ絶縁層
２を有する半導体基板１の製造方法としてＳＩＭＯＸ法
を例示するが、他の方法、たとえばＦＩＰＯＳ法、堆積
膜再結晶化法、またはウエハ貼り合わせ法等で製造して
もよい。

【００６１】次に、半導体基板１の主面に、ＳＯＩ絶縁
層２に達するＵ溝１６を形成し、その後、シリコン酸化
膜１７を堆積して溝構造を埋め込む（図３）。シリコン
酸化膜１７は、たとえばスパッタ法またはＣＶＤ法によ
り形成することができる。また、本実施の形態１では、
Ｕ溝１６にシリコン酸化膜１７を埋め込んでいるが、薄
いシリコン酸化膜を堆積した後、多結晶シリコン膜、ま
たはタングステン、窒化チタン、タングステンもしくは
チタンを含む合金をスパッタもしくはＣＶＤ法により堆
積し、Ｕ溝１６を埋め込んでもよい。

【００６２】次に、シリコン酸化膜１７を、たとえばＣ
ＭＰ法を用いてエッチバックし、Ｕ溝素子分離領域３を
形成する（図４）。この段階でｐウェル４の底面と側面
は、Ｕ溝素子分離領域３とＳＯＩ絶縁層２とで一体的に
構成されたブロッキング材料により取り囲まれることと
なる。

【００６３】次に、半導体基板１の主面上にシリコン酸
化膜１８、多結晶シリコン膜１９およびシリコン酸化膜
２０を順次積層する（図５）。シリコン酸化膜１８は、
ゲート絶縁膜６となるものであり、たとえば熱ＣＶＤ法
により堆積することができる。多結晶シリコン膜１９
は、ゲート電極７となるものであり、その抵抗値を低減
するためにｎ形の不純物（例えばＰ）をドープしてもよ
い。なお、多結晶シリコン膜１９の上部にＷＳｉx 、Ｍ
ｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高融点金属シ
リサイド膜を積層してもよい。シリコン酸化膜２０は、
キャップ絶縁膜１０となるものであり、たとえばＣＶＤ
法により堆積することができる。

【００６４】次に、フォトリソグラフィによりパターニ
ングされたレジストをマスクとしてシリコン酸化膜２
０、多結晶シリコン膜１９およびシリコン酸化膜１８を
順次エッチングし、ゲート絶縁膜６、ゲート電極７およ
びキャップ絶縁膜１０を形成する（図６）。シリコン酸
化膜２０、多結晶シリコン膜１９およびシリコン酸化膜
１８のエッチングは、公知のドライエッチング法を用い
ることができる。

【００６５】次に、半導体基板１上にＣＶＤ法で酸化シ
リコン膜を堆積した後、反応性イオンエッチング（ＲＩ
Ｅ）法でこの酸化シリコン膜を異方性エッチングするこ
とにより、ゲート電極７の側壁にサイドウォール９を形
成する。

【００６６】次に、ｎ形不純物（リン）をイオン注入し
てゲート電極７の両側のｐウェル４にｎ形ＭＩＳＦＥＴ
Ｑｎのソース、ドレイン領域を構成する不純物半導体領
域８を形成する（図７）。

【００６７】次に、半導体基板１上にスパッタ法または
ＣＶＤ法で酸化シリコン膜を堆積し、層間絶縁膜１１を
形成する。さらに、半導体基板１の主面の不純物半導体
領域８上の層間絶縁膜１１に、公知のフォトリソグラフ
ィ技術を用いて接続孔１２を開口し、選択ＣＶＤ法によ
り金属プラグ１３を形成する（図８）。金属プラグ１３
は選択ＣＶＤ法により形成されたタングステンとするこ
とができる。

【００６８】次に、層間絶縁膜１１の表面近傍に配線１
４が形成される配線溝１５を形成する（図９）。配線溝
１５は、公知のフォトリソグラフィ技術を用いることが
できる。なお、本実施の形態１では、金属プラグ１３を
形成した後に配線溝１５を形成しているが、接続孔１２
を開口した後に配線溝１５を形成し、その後金属プラグ
１３を形成してもよい。

【００６９】次に、半導体基板１の全面に配線１４の窒
化チタン膜１４ｂとなる窒化チタン膜２１および主導電
層１４ａとなる金属膜２２を順次堆積する（図１０）。
金属膜２２は、たとえば銅とすることができるが、銀、
金あるいはそれらの合金であってもよい。なお、窒化チ
タン膜２１および金属膜２２は、スパッタ法またはＣＶ
Ｄ法により形成することができる。

【００７０】最後に、ＣＭＰ法を用いて半導体基板１の
表面を研磨することにより、配線溝１５内に埋め込まれ
た窒化チタン膜２１および金属膜２２以外の窒化チタン
膜２１および金属膜２２を除去し、窒化チタン膜１４ｂ
および主導電層１４ａからなる配線１４を形成して図１
に示す半導体集積回路装置がほぼ完成する。なお、ＣＭ
Ｐ研磨のストッパ膜として、配線溝１５以外の層間絶縁
膜１１の表面にシリコン窒化膜を設けてもよい。

【００７１】このような半導体集積回路装置の製造方法
によれば、活性領域５に侵入するとｎ形ＭＩＳＦＥＴＱ
ｎの性能を劣化させる銅等を配線１４の主導電層１４ａ
に用いても、主導電層１４ａとなる金属膜２２の形成、
加工の際、あるいはその後のプロセスにおいて、活性領
域５が形成されたｐウェル４が、ＳＯＩ絶縁層２、Ｕ溝
素子分離領域３ならびに層間絶縁膜１１および金属プラ
グ１３により密閉して囲まれているため、すなわち、活
性領域５が不純物金属の拡散を阻害するブロッキング材
料に囲まれているため、主導電層１４ａを構成する不純
物金属が活性領域５に侵入することがない。この結果、
高導電率の金属材料を配線１４の主導電層１４ａに使用
しつつ、ｎ形ＭＩＳＦＥＴＱｎの性能劣化を防止し、半
導体集積回路装置の歩留まりと性能を向上することがで
きる。また、本実施の形態１では主導電層１４ａの底面
および側面を窒化チタン膜１４ｂで覆うため、この窒化
チタン膜１４ｂをもブロッキング材料として作用させ、
不純物金属の拡散を抑制する効果がある。

【００７２】なお、本実施の形態１では、金属プラグ１
３の形成を選択ＣＶＤ法によりタングステンを形成した
例を示したが、スパッタ法またはＣＶＤ法によりタング
ステン膜を形成した後にＣＭＰ法により研磨して接続孔
１２にタングステンを埋め込む方法を用いることもでき
る。この場合の製造方法を、図１１および図１２を用い
て簡単に説明すれば以下のとおりである。

【００７３】図７に示すｎ形ＭＩＳＦＥＴＱｎを形成し
た後、たとえばシリコン酸化膜からなる絶縁膜２３ａを
堆積し、接続孔１２を開口する。さらに、スパッタ法ま
たはＣＶＤ法によりタングステン膜２４を形成する（図
１１）。

【００７４】次に、接続孔１２に埋め込まれたタングス
テン膜以外の絶縁膜２３ａ上のタングステン膜２４をＣ
ＭＰ法により研磨して除去し、金属プラグ１３を形成す
る。さらに、絶縁膜２３ｂを堆積する（図１２）。絶縁
膜２３ａと絶縁膜２３ｂとは層間絶縁膜１１を構成する
こととなる。

【００７５】この後の工程は、前記した図９以降の工程
と同様とすることができる。

【００７６】また、本実施の形態１の半導体集積回路装
置では、配線層を単層の場合について示したが、同様の
層間絶縁膜１１、金属プラグ１３および配線１４を用い
て２層以上の多層配線とすることもできる。

【００７７】（実施の形態２）図１３は、本発明の他の
実施の形態である半導体集積回路装置の一例をその要部
について示した断面図である。

【００７８】本実施の形態２の半導体集積回路装置は、
半導体基板１の裏面に裏面層２５を有し、ＳＯＩ絶縁層
２を有さないこと以外は実施の形態１と同様の構成を有
するものである。したがって、実施の形態１と同様の部
材については説明を省略する。

【００７９】半導体基板１の裏面に形成された裏面層２
５は、たとえばシリコン酸化膜とすることができるが、
シリコン窒化膜等の他の絶縁膜であってもよい。また、
多結晶シリコン膜、あるいは、タングステン、窒化チタ
ンまたはタングステンもしくはチタンを含む合金からな
る金属とすることができる。

【００８０】なお、本実施の形態２の半導体集積回路装
置の製造方法は、実施の形態１の製造方法とほぼ同様で
あるが、裏面層２５を、配線１４の主導電層１４ａとな
る金属膜２２を形成する前に形成しておく必要がある点
で異なる。裏面層２５の形成は、たとえば、製造工程の
最も早い段階、つまり、Ｕ溝素子分離領域３を形成する
以前に形成することができる。

【００８１】このような半導体集積回路装置によれば、
半導体基板１の裏面に裏面層２５を設けているため、主
導電層１４ａの加工の際に生じた金属残渣が裏面に付着
した状態であっても、不純物金属の活性領域５への侵入
を防止し、半導体集積回路装置の歩留まりと性能を向上
することができる。また、裏面層２５の膜厚は、内部ス
トレスにより剥離が発生しない限り制限されることは無
いので、比較的厚くすることができる。その結果、不純
物金属の侵入をより効果的に阻害することができる。

【００８２】なお、図１４に示すように、本実施の形態
１の構成と前記した実施の形態１の構成を組み合わせた
もの、つまり、裏面層２５とＳＯＩ絶縁層２とをともに
有する構成としても良いことは言うまでもない。

【００８３】また、本実施の形態２では、Ｕ溝素子分離
領域３による素子分離の例を示したが、ＬＯＣＯＳ法に
より形成されたフィールド絶縁膜によって素子分離して
もよい。

【００８４】（実施の形態３）図１５は、本発明のさら
に他の実施の形態である半導体集積回路装置の一例をそ
の要部について示した断面図である。また、図１６は、
本実施の形態の半導体集積回路装置の製造工程において
チップ状態に分断される以前のウェハ状態の一例を示し
た平面図であり、図１７は、図１６におけるＸＶＩＩ部
の拡大図である。

【００８５】本実施の形態３の半導体集積回路装置は、
半導体基板１の端面であるスクライブ領域２６に沿っ
て、Ｕ溝領域２７が形成されているものである。Ｕ溝領
域２７は、Ｕ溝素子分離領域３と同じようにＳＯＩ絶縁
層２に到達しているものであり、ＳＯＩ絶縁層２ととも
に活性領域５に不純物金属が侵入することを防止するこ
とができるものである。

【００８６】このような半導体集積回路装置によれば、
Ｕ溝素子分離領域３に加えてＵ溝領域２７を設けている
ため、不純物金属の半導体基板１の側面方向からの拡散
を防止し、半導体集積回路装置の歩留まりと性能を向上
することができる。特に、半導体基板１が分断された後
の工程においては、その分断面からの不純物金属の侵入
が発生しやすくなるため、効果的にその侵入を防止する
ことができる。

【００８７】なお、Ｕ溝領域２７は、Ｕ溝素子分離領域
３と同時に、同様の方法で、同様の材料を用いて形成す
ることができるため、その製造方法についての説明は省
略する。

【００８８】（実施の形態４）図１８は、本発明の他の
実施の形態である半導体集積回路装置の一例をその要部
について示した断面図である。

【００８９】本実施の形態４の半導体集積回路装置は、
配線２８、配線２９および第２の層間絶縁膜３０を有す
る多層配線構造である点を除き、実施の形態１の半導体
集積回路装置と同様の構成を有するものである。したが
って、半導体基板１、ＳＯＩ絶縁層２、Ｕ溝素子分離領
域３、ｎ形ＭＩＳＦＥＴＱｎ等の説明は省略する。

【００９０】本実施の形態４の配線２８および配線２９
は、その各々の主導電層２８ａ，２９ａを、各々窒化チ
タン膜２８ｂ，２９ｂとキャップ膜２８ｃ，２９ｃとに
より囲んだ構成を有するものである。主導電層２８ａ，
２９ａはともに銅、銀もしくは金またはそれらの合金と
することができ、また、何れか一方を銅、銀もしくは金
またはそれらの合金とし、他方をアルミニウムまたはそ
の合金とすることができる。なお、主導電層２８ａ，２
９ａの何れか一方をアルミニウムまたはその合金とした
場合、それに対応する窒化チタン膜２８ｂ、または窒化
チタン膜２９ｂ、およびキャップ膜２８ｃ、またはキャ
ップ膜２９ｃは、必ずしも必要ではない。キャップ膜２
８ｃ，２９ｃは、絶縁膜、前記絶縁膜に伴って形成され
る多結晶シリコン膜、またはタングステン、窒化チタ
ン、もしくはタングステンもしくはチタンを含む合金と
することができ、たとえば選択ＣＶＤ法により形成され
たタングステン膜とすることができる。

【００９１】また、配線２８と配線２９とは、金属プラ
グ１３を介して接続されている。なお、第２の層間絶縁
膜３０は、層間絶縁膜１１と同様とすることができる。

【００９２】このような半導体集積回路装置によれば、
配線２８，２９の主導電層２８ａ，２９ａを窒化チタン
膜２８ｂ，２９ｂとキャップ膜２８ｃ，２９ｃとで囲ん
でいるため、主導電層を構成する銅、銀もしくは金等が
拡散して層間絶縁膜１１または第２の層間絶縁膜３０に
侵入することがない。この結果、層間絶縁膜１１，３０
の絶縁破壊あるいは絶縁性の低下を防止して信頼性を向
上し、半導体集積回路装置の歩留まりと性能を向上する
ことができる。

【００９３】また、配線２８と配線２９とを、金属プラ
グ１３を介して接続しているため、配線の何れか一方を
アルミニウムまたはその合金により構成しても、アルミ
ニウムと銅等の化合物を生成することなく、よって、Ｃ
ｕＡｌ₂ 等の絶縁物により接続の信頼性を低下させるこ
とがない。この結果、接続孔における接続信頼性を向上
し、半導体集積回路装置の歩留まりと性能の向上を図る
ことができる。

【００９４】次に、上記半導体集積回路装置の製造方法
を説明する。図１９〜図２２は、本実施の形態４の半導
体集積回路装置の製造方法の一例を工程順に示した要部
断面図である。

【００９５】本実施の形態４の製造方法は、第１層目の
配線２８を構成する窒化チタン膜２８ｂおよび主導電層
２８ａの形成までの工程は、実施の形態１で説明した製
造方法と同様である。この場合、配線２８は配線１４
と、窒化チタン膜２８ｂは窒化チタン膜１４ｂと、主導
電層２８ａは、主導電層１４ａと等価である。

【００９６】次に、主導電層２８ａの表面に、選択ＣＶ
Ｄ法によりタングステンを形成し、キャップ膜２８ｃを
形成する（図１９）。選択ＣＶＤ法は、公知の選択ＣＶ
Ｄ法を用いることができる。

【００９７】次に、たとえばシリコン酸化膜を公知のＣ
ＶＤ法を用いて堆積し、第２の層間絶縁膜３０を形成す
る。さらに、公知のフォトリソグラフィ技術を用いて第
２の層間絶縁膜３０に接続孔３１を開口し、接続孔３１
に金属プラグ１３を形成する（図２０）。金属プラグ１
３の形成は、公知の選択ＣＶＤ法を用いることができ、
また、タングステン膜の堆積とＣＭＰ法を用いた埋め込
みプラグの形成方法も用いることができる。

【００９８】次に、第２の層間絶縁膜３０の表面近傍
に、配線２９の形成される配線溝３２を形成し、窒化チ
タン膜２９ｂとなる窒化チタン膜３３および、主導電層
２９ａとなる金属膜３４を順次堆積する（図２１）。窒
化チタン膜３３および金属膜３４の堆積は、実施の形態
１で説明した窒化チタン膜２１および金属膜２２と同様
に行うことができ、また、金属膜としてアルミニウムま
たはその合金を堆積することもできる。

【００９９】次に、窒化チタン膜３３および金属膜３４
をＣＭＰ法により研磨して、配線溝３２に窒化チタン膜
２９ｂおよび主導電層２９ａを残存させる（図２２）。

【０１００】最後に、主導電層２９ａの表面に、選択Ｃ
ＶＤ法によりタングステンを形成してキャップ膜２９ｃ
を形成し、図１８に示す半導体集積回路装置がほぼ完成
する。

【０１０１】なお、本実施の形態４では、配線２８，２
９が層間絶縁膜１１，３０に埋め込まれた状態のいわゆ
るダマシン配線について説明したが、図２３に示すよう
に、層間絶縁膜１１，３０の表面に、フォトリソグラフ
ィによりパターニングされた配線３５，３６であっても
よい。この場合も、配線３５，３６の主導電層３５ａ，
３６ａは、その底面を窒化チタン膜３５ｂ，３６ｂによ
り、その側面および上面をキャップ膜３５ｃ，３６ｃに
より覆われているため、主導電層３５ａ，３６ａを構成
する金属原子が拡散し、層間絶縁膜１１，３０あるいは
ｎ形ＭＩＳＦＥＴＱｎの活性領域５に侵入することがな
い。この結果、半導体集積回路装置の歩留まりと性能を
向上することができる。

【０１０２】この場合の半導体集積回路装置の製造方法
を簡単に説明すれば以下のとおりである。

【０１０３】まず、実施の形態１に説明した製造方法と
同様の方法で形成されたｎ形ＭＩＳＦＥＴＱｎ上に層間
絶縁膜１１を堆積し、接続孔１２を開口した後、接続孔
１２に金属プラグ１３を形成する（図２４）。次に、窒
化チタン膜、金属層を堆積後、フォトリソグラフィによ
りパターニングして窒化チタン膜３５ｂおよび主導電層
３５ａを形成する。その後、主導電層３５ａの側面およ
び上面に、選択ＣＶＤ法によりタングステンを形成して
キャップ膜３５ｃを形成する（図２５）。さらに層間絶
縁膜３０を形成した後、第１層目の配線３５と同様にし
て、配線３６を形成することができる。なお、主導電層
３５ａ上にキャップ膜となる窒化チタンを形成し、主導
電層３５ａの側面にタングステンを形成しても良い。

【０１０４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【０１０５】たとえば、上記実施の形態１〜４では、ｎ
形ＭＩＳＦＥＴＱｎの場合について例示したが、ｐ形の
ＭＩＳＦＥＴあるいはＣＭＩＳＦＥＴであってもよい。
また、バイポーラあるいはＢｉ−ＣＭＯＳＦＥＴであっ
てもよい。

【０１０６】また、上記実施の形態１〜４に示した構成
を組み合わせた構成であってもよい。

【０１０７】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【０１０８】（１）Ｃｕ等の拡散による層間絶縁膜の絶
縁破壊あるいは絶縁性の低下を防止することができる。

【０１０９】（２）Ｃｕ等の拡散による半導体集積回路
素子の素子特性の劣化を防止することができる。

【０１１０】（３）Ａｌ配線層とＣｕ配線層とが混在し
た場合に接続孔での抵抗上昇を解消することができる。

【０１１１】（４）上記（１）〜（３）により、半導体
集積回路装置の歩留りと性能を向上することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の一例をその要部について示した断面図である。

【図２】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図３】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図４】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図５】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図６】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図７】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図８】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図９】実施の形態１の半導体集積回路装置の製造方法
の一例を工程順に示した要部断面図である。

【図１０】本実施の形態１の半導体集積回路装置の製造
方法の一例を工程順に示した要部断面図である。

【図１１】実施の形態１の半導体集積回路装置の製造方
法の他の例を工程順に示した要部断面図である。

【図１２】実施の形態１の半導体集積回路装置の製造方
法の他の例を工程順に示した要部断面図である。

【図１３】本発明の他の実施の形態である半導体集積回
路装置の一例をその要部について示した断面図である。

【図１４】本発明の他の実施の形態である半導体集積回
路装置の他の例をその要部について示した断面図であ
る。

【図１５】本発明のさらに他の実施の形態である半導体
集積回路装置の一例をその要部について示した断面図で
ある。

【図１６】実施の形態３の半導体集積回路装置の製造工
程においてチップ状態に分断される以前のウェハ状態の
一例を示した平面図である。

【図１７】図１６におけるＸＶＩＩ部の拡大図である。

【図１８】本発明の他の実施の形態である半導体集積回
路装置の一例をその要部について示した断面図である。

【図１９】本実施の形態４の半導体集積回路装置の製造
方法の一例を工程順に示した要部断面図である。

【図２０】本実施の形態４の半導体集積回路装置の製造
方法の一例を工程順に示した要部断面図である。

【図２１】本実施の形態４の半導体集積回路装置の製造
方法の一例を工程順に示した要部断面図である。

【図２２】本実施の形態４の半導体集積回路装置の製造
方法の一例を工程順に示した要部断面図である。

【図２３】本発明の他の実施の形態である半導体集積回
路装置の他の例をその要部について示した断面図であ
る。

【図２４】本実施の形態４の半導体集積回路装置の製造
方法の他の例を工程順に示した要部断面図である。

【図２５】本実施の形態４の半導体集積回路装置の製造
方法の他の例を工程順に示した要部断面図である。

【図２６】本発明者らが検討した問題点を示す半導体集
積回路装置の要部断面図である。

【符号の説明】

１ 半導体基板 ２ ＳＯＩ絶縁層 ３ Ｕ溝素子分離領域 ４ ｐウェル ５ 活性領域 ６ ゲート絶縁膜 ７ ゲート電極 ８ 不純物半導体領域 ９ サイドウォール １０ キャップ絶縁膜 １１ 層間絶縁膜 １２ 接続孔 １３ 金属プラグ １４ 配線 １４ａ 主導電層 １４ｂ 窒化チタン膜 １５ 配線溝 １６ Ｕ溝 １７ シリコン酸化膜 １８ シリコン酸化膜 １９ 多結晶シリコン膜 ２０ シリコン酸化膜 ２１ 窒化チタン膜 ２２ 金属膜 ２３ａ 絶縁膜 ２３ｂ 絶縁膜 ２４ タングステン膜 ２５ 裏面層 ２６ スクライブ領域 ２７ Ｕ溝領域 ２８ 配線 ２８ａ 主導電層 ２８ｂ 窒化チタン膜 ２８ｃ キャップ膜 ２９ 配線 ２９ａ 主導電層 ２９ｂ 窒化チタン膜 ２９ｃ キャップ膜 ３０ 第２の層間絶縁膜 ３１ 接続孔 ３２ 配線溝 ３３ 窒化チタン膜 ３４ 金属膜 ３５ 配線 ３５ａ 主導電層 ３５ｂ 窒化チタン膜 ３５ｃ キャップ膜 ３６ 配線 １０１ 配線 １０２ 活性領域 １０３ 異物 １０４ 層間絶縁膜 Ａ 経路 Ｂ 経路 Ｃ 経路 Ｑｎ ｎ形ＭＩＳＦＥＴ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 その主面に半導体集積回路素子が形成さ
   れた半導体基板上に層間絶縁膜を介して銅、銀もしくは
   金またはそれらの合金を主導電層とする配線を有する半
   導体集積回路装置であって、 前記半導体基板の主面に形成された前記半導体集積回路
   素子を構成する活性領域は、前記配線を組成する金属材
   料の侵入を防止する機能を有するブロッキング材料によ
   り密閉して覆われていることを特徴とする半導体集積回
   路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置であ
   って、 前記半導体基板の表面に形成された前記ブロッキング材
   料は、前記層間絶縁膜および前記層間絶縁膜に開孔され
   た接続孔に埋め込まれた金属プラグであることを特徴と
   する半導体集積回路装置。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置であって、 前記ブロッキング材料が前記半導体基板の表面および裏
   面に形成されている第１の構成、 前記半導体基板表面の前記ブロッキング材料と、前記活
   性領域の裏面に形成された前記半導体基板のＳＯＩ絶縁
   層と、前記活性領域の側面に形成された前記ＳＯＩ絶縁
   層に達するＵ溝素子分離構造とを含む第２の構成、 前記半導体基板表面の前記ブロッキング材料と、前記活
   性領域の裏面に形成された前記半導体基板のＳＯＩ絶縁
   層と、前記活性領域の側面に形成された前記ＳＯＩ絶縁
   層に達するＵ溝素子分離構造と、前記半導体基板の端面
   に沿って形成されたＵ溝構造とを含む第３の構成、 の何れかの構成を有することを特徴とする半導体集積回
   路装置。
4. 【請求項４】 その主面に半導体集積回路素子が形成さ
   れた半導体基板上に層間絶縁膜を介して銅、銀もしくは
   金またはそれらの合金を主導電層とする配線を有する半
   導体集積回路装置であって、 前記配線は、それを組成する金属材料の拡散を防止する
   機能を有するブロッキング材料により密閉して覆われて
   いることを特徴とする半導体集積回路装置。
5. 【請求項５】 その主面に半導体集積回路素子が形成さ
   れた半導体基板上に層間絶縁膜を介して銅、銀もしくは
   金またはそれらの合金を主導電層とする第１の配線と、
   アルミニウムまたはその合金を主導電層とする第２の配
   線とを有する半導体集積回路装置であって、 前記第１の配線および第２の配線を接続する接続孔は、
   金属プラグにより埋め込まれていることを特徴とする半
   導体集積回路装置。
6. 【請求項６】 請求項１、３または４記載の半導体集積
   回路装置であって、 前記ブロッキング材料は、絶縁体、前記絶縁体に伴って
   形成された多結晶シリコン、またはタングステン、窒化
   チタン、もしくはタングステンもしくはチタンを含む合
   金からなる金属であることを特徴とする半導体集積回路
   装置。
7. 【請求項７】 請求項２または５記載の半導体集積回路
   装置であって、 前記金属プラグは、タングステン、窒化チタン、または
   タングステンもしくはチタンを含む合金であることを特
   徴とする半導体集積回路装置。
8. 【請求項８】 その主面に半導体集積回路素子が形成さ
   れた半導体基板上に層間絶縁膜を介して銅、銀もしくは
   金またはそれらの合金を主導電層とする配線を有する半
   導体集積回路装置の製造方法であって、 （ａ）ＳＯＩ絶縁層を有する半導体基板の主面に、前記
   半導体集積回路素子の活性領域となる領域を囲み、前記
   ＳＯＩ絶縁層に達するＵ溝を形成した後、前記Ｕ溝に、
   絶縁体、前記Ｕ溝と接する部分に絶縁膜が形成された多
   結晶シリコン、または、前記Ｕ溝と接する部分に絶縁膜
   が形成された金属を埋め込んでＵ溝素子分離構造を形成
   する工程と、 （ｂ）前記活性領域上に前記半導体集積回路素子を形成
   し、前記半導体基板上に層間絶縁膜を形成する工程と、 （ｃ）前記層間絶縁膜に接続孔を開口する工程と、 （ｄ）前記層間絶縁膜の表面近傍に前記配線が埋め込ま
   れる溝をパターニングする工程と、 （ｅ）前記接続孔にタングステン、窒化チタン、または
   タングステンもしくはチタンを含む合金からなる金属プ
   ラグを形成する工程と、 （ｆ）前記層間絶縁膜および前記金属プラグの上面に窒
   化チタン膜および前記主導電層となる金属膜を堆積し、
   前記金属プラグおよび溝上に形成された前記窒化チタン
   膜および金属膜以外の前記窒化チタン膜および金属膜を
   ＣＭＰ法により除去し、前記配線を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方
   法。
9. 【請求項９】 その主面に半導体集積回路素子が形成さ
   れた半導体基板上に層間絶縁膜を介して銅、銀もしくは
   金またはそれらの合金を主導電層とする配線を有する半
   導体集積回路装置の製造方法であって、 （ａ）ＳＯＩ絶縁層を有する半導体基板の主面に、前記
   半導体集積回路素子の活性領域となる領域を囲み、前記
   ＳＯＩ絶縁層に達するＵ溝を形成した後、前記Ｕ溝に、
   絶縁体、前記Ｕ溝と接する部分に絶縁膜が形成された多
   結晶シリコン、または、前記Ｕ溝と接する部分に絶縁膜
   が形成された金属を埋め込んでＵ溝素子分離構造を形成
   する工程と、 （ｂ）前記活性領域上に前記半導体集積回路素子を形成
   し、前記半導体基板上に層間絶縁膜を形成する工程と、 （ｃ）前記層間絶縁膜に接続孔を開口する工程と、 （ｄ）前記接続孔にタングステン、窒化チタン、または
   タングステンもしくはチタンを含む合金からなる金属プ
   ラグを形成する工程と、 （ｅ）前記層間絶縁膜および前記金属プラグの上面に、
   窒化チタン膜および前記主導電層となる金属膜を堆積
   し、フォトリソグラフィにより前記窒化チタン膜および
   金属膜をパターニングし、前記配線を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方
   法。
10. 【請求項１０】 請求項８または９記載の半導体集積回
    路装置の製造方法であって、 前記配線の前記主導電層が露出した上面または側面に、
    絶縁膜、前記絶縁膜に伴って形成される多結晶シリコン
    膜、またはタングステン、窒化チタン、もしくはタング
    ステンもしくはチタンを含む合金からなる金属膜を選択
    ＣＶＤ法により堆積する工程を有することを特徴とする
    半導体集積回路装置の製造方法。
11. 【請求項１１】 請求項８、９または１０記載の半導体
    集積回路装置の製造方法であって、 前記活性領域を囲むＵ溝の形成と同時に、前記半導体基
    板のスクライブ領域と素子形成領域との間に第２のＵ溝
    を形成し、前記Ｕ溝素子分離構造の形成と同時に、前記
    絶縁体、前記Ｕ溝と接する部分に絶縁膜が形成された多
    結晶シリコン、または、前記Ｕ溝と接する部分に絶縁膜
    が形成された金属を埋め込んでＵ溝構造を形成する工程
    を有することを特徴とする半導体集積回路装置の製造方
    法。