KR101005737B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR101005737B1
KR101005737B1 KR1020030046294A KR20030046294A KR101005737B1 KR 101005737 B1 KR101005737 B1 KR 101005737B1 KR 1020030046294 A KR1020030046294 A KR 1020030046294A KR 20030046294 A KR20030046294 A KR 20030046294A KR 101005737 B1 KR101005737 B1 KR 101005737B1
Authority
KR
South Korea
Prior art keywords
forming
interlayer insulating
metal
layer
metal wiring
Prior art date
Application number
KR1020030046294A
Other languages
English (en)
Other versions
KR20050006471A (ko
Inventor
류상욱
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030046294A priority Critical patent/KR101005737B1/ko
Publication of KR20050006471A publication Critical patent/KR20050006471A/ko
Application granted granted Critical
Publication of KR101005737B1 publication Critical patent/KR101005737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 금속 플러그와 금속배선 간에 오정렬(mis align)이 발생되는 경우, 이를 보상하기 위하여 금속배선 형성용 트렌치를 형성한 후 상기 트렌치의 내측벽에 스페이서를 형성하고, 노출되는 하부 층간절연막의 일부를 리세스시킨 후 금속배선을 형성함으로써 상기 금속 플러그와 상기 금속배선 간의 오버레이 마진(overlay margin)을 확보할 수 있다. 이에 따라, 오정렬에 의한 금속 플러그와 금속배선 간에 발생되는 기생 스페이서를 방지할 수 있는 금속배선 형성방법이 개시된다.
금속배선, 금속 플러그, 구리 금속층, 스페이서, 층간절연막 리세스

Description

반도체 소자의 금속배선 형성방법{Method for forming a metal line in semiconductor device}
도 1 내지 도 10은 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 11은 종래기술에서 발생되는 기생 스페이서를 설명하기 위하여 도시한 TEM 사진이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 기판 12 : 게이트 산화막
14 : 폴리실리콘막 16 : 게이트 전극
18 : 소오스/드레인 영역 20 : 제1 층간절연막
22 : 금속 플러그 24 : 확산방지막
26 : 제2 층간절연막 28 : 캡핑층
30 : 트렌치 32 : 스페이서
34 : 금속배선
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속플러그와 금속배선 간의 기생 스페이서로 인해 접촉면적이 감소되는 현상을 방지하여 이 들 간의 접촉저항을 개선시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자 또는 전자 소자 등에 있어서는, 금속배선형성 기술로서 절연막 상에 알루미늄(Al) 또는 텅스텐(W) 등과 같은 도전체막이 증착된 후, 상기 도전체막이 통상의 포토리소그래피(photography) 공정 및 건식식각(dry etching) 공정을 통해 패터닝됨으로써 금속배선이 형성되는 기술이 확립되어 이 분야에서 널리 이용되고 있다. 특히, 최근에는 반도체 소자 중에서 고집적화와 고성능화가 요구되는 로직(logic) 소자를 중심으로 해서 RC 지연을 줄이기 위한 일환으로 알루미늄 또는 텅스텐 대신에 구리(Cu)와 같이 비저항이 낮은 금속을 배선으로 이용하는 방법이 연구되고 있다. 상기 RC에서, 'R'은 배선 저항을 나타내고, 'C'는 절연막의 유전율을 나타낸다.
구리를 이용한 금속배선 형성공정에서는 알루미늄 또는 텅스텐에 비해 패터닝 공정이 어렵다. 이에 따라, 먼저 트렌치(trench)를 형성한 후 상기 트렌치가 매립되도록 금속배선을 형성하는 소위 '다마신(damascene)' 공정이 사용되고 있다. 현재 일반적으로 사용되는 공정으로는 싱글 다마신 공정(single damascene)과 듀얼 다마신 공정(Dual damascene)이 있다. 싱글 다마신 공정은 비아홀(via hole)을 형성한 후 도전재료로 상기 비아홀을 매립하고 그 상부에 배선용 트렌치를 형성한 후 다시 배선재료로 상기 트렌치를 매립하여 금속배선을 형성하는 방법이다. 듀얼 다마신 공정은 비아홀과 배선용 트렌치를 형성한 후 배선재료를 동시에 비아홀과 배선용 트렌치를 매립하여 금속배선을 형성하는 방법이다. 이 외에도 다양한 방법들이 제시되고 있다.
그러나, 구리는 실리콘내의 인터스티셜 사이트(interstitial site)를 통한 확산이 매우 빠르게 이루어져 트랜지스터의 포화전류(saturation current), 문턱전압(threshold voltage) 및 누설전류(leakage current) 등 특성을 열화시키는 문제가 발생된다. 이로 인하여, 실리콘 기판과의 접촉을 위한, 즉 메탈콘택(metal contact)공정에서는 플러그(plug)로 구리 금속층이 사용될 수 없게 된다. 따라서, 메탈콘택을 위한 콘택홀(contact hole) 내에는 텅스텐 플러그(W plug)가 매립된 후, CMP(Chemical Mechanical Polishing)을 이용한 평탄화 공정이 진행된다. 이와 같이 메탈콘택을 텅스텐 플러그로 형성할 경우에는, 도 11에 도시된 바와 같이 텅스텐 플러그와 구리 금속배선 간에 기생 스페이서(원형안)가 발생되고, 이로 인하여 접촉면적이 줄어드는 결과가 발생된다. 이러한 결과는 배선저항의 증가를 야기시키고, 배선의 신뢰성을 저하시키게 된다. 더욱이 배선용 트렌치의 라인-엔드-쇼트링(line-end-shorting)에 의한 영향과 30nm 이상의 노광장비의 오버레이 마진(overlay margin)을 고려한다면, 0.13㎛ 이하의 테크놀로지(technology)에서는 쉽게 발견할 수 있게 된다.
따라서, 본 발명의 바람직한 실시예는 금속플러그와 금속배선 간의 기생 스페이서로 인해 접촉면적이 감소되는 현상을 방지하여 이 들 간의 접촉저항을 개선시키는데 그 목적이 있다.
본 발명의 일측면에 따르면, 제1 층간절연막 내에 금속 플러그가 형성된 반도체 기판이 제공되는 단계와, 전체 구조 상부에 확산방지막이 증착되는 단계와, 상기 확산방지막 상에 제2 층간절연막이 증착된 후 패터닝되어 트렌치가 형성되는 단계와, 상기 트렌치 내측벽에 스페이서가 형성되는 단계와, 상기 단계에서 노출되는 상기 확산방지막을 제거하고, 식각공정을 통해 상기 제1 층간절연막의 일부를 리세스(recess)시켜 상기 금속 플러그의 일측벽이 노출되는 단계와, 상기 스페이서가 제거되는 단계와, 상기 트렌치가 매립되도록 금속배선이 형성되는 단계를 포함하는 금속배선 형성방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 10은 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위하여 도시한 단면도들이다. 여기서, 도 1 내지 도 10에 도시된 참조부호들 중 서로 동일한 참조부호는 동일한 기능을 하는 동일한 구성요소이다.
도 1을 참조하면, 다양한 웰(well)영역과 문턱전압 이온주입영역이 포함되는 반도체 구조물층(미도시)이 형성된 반도체 기판(10)이 제공된다. 이어서, 전체 구조 상부에 게이트 산화막(12), 폴리실리콘막(14) 및 금속 실리사이드층(예컨대, 텅스텐 실리사이드층; 미도시)이 순차적으로 증착된 후 패터닝되어 게이트 전극(16)이 형성된다. 이후, 게이트 전극(16)의 양측벽에는 LDD(Lightly Doped Drain) 스페이서(미도시)가 형성된다. 이어서, 소오스/드레인 이온주입공정을 실시하여 게이트 전극(16)의 양측으로 노출되는 반도체 기판(10)에는 소오스/드레인 영역(18)이 형성된다. 이로써, 게이트 전극(16) 및 소오스/드레인 영역(18)을 포함하는 트랜지스터가 형성된다.
도 2를 참조하면, 전체 구조 상부에는 제1 층간절연막(inter layer dielectric; 20)이 형성된다. 이때, 상기 제1 층간절연막(20)은 예컨대, BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass) 또는 FSG(Fluorinated Silicate Glass) 등으로 형성될 수 있다. 또한, 저유전막으로, SiO 또는 SiO2에 국부적으로 불소, 수소, 붕소 또는 인 등이 결합(substitutional) 또는 삽입(interstitial)된 막으로 형성될 수 있다. 이후, 상기 제1 층간절연막(20)은 CMP 공정을 통해 평탄화된다.
도 3을 참조하면, 전체 구조 상부에는 포토레지스트(photoresist)가 전면 코팅된 후, 포토 마스크(photomask)를 이용한 노광공정 및 현상공정을 순차적으로 실시하여 제1 층간절연막(20)의 일부가 노출되는 포토레지스트 패턴(photoresist pattern; 미도시)이 형성된다. 그런 다음, 상기 포토레지스트 패턴을 식각 마스크로 이용한 식각공정을 건식 또는 습식방식으로 실시하여 노출되는 제1 층간절연막(20)이 패터닝된다. 이로써, 게이트 전극(16) 사이로 소오스/드레인 영역(18)이 노출되는 콘택홀(contact hole; 미도시)이 형성된다. 이후, 상기 포토레지스트 패턴은 스트립 공정(strip)을 통해 제거된다.
상기 콘택홀이 형성된 후 상기 콘택홀의 내부면에는 제1 베리어막(barrier;미도시)이 형성될 수 있다. 상기 제1 베리어막은 접착층(glue layer)으로서 기능과, 확산 방지층으로의 기능을 한다. 이때, 상기 제1 베리어막은 Ti, TiN, Ta 또는 TaN의 단일막, 또는 이들이 적층된 구조로 이중막으로 형성될 수 있다. 이후, 상기 콘택홀이 매립되도록 금속물질(미도시)이 증착된 후 CMP 공정을 통해 평탄화되어 금속 플러그(22)가 형성된다. 이때, 상기 금속 플러그(22)는 텅스텐(W), 알루미늄(Al) 또는 기타 금속물질로 형성될 수 있다. 바람직하게는 텅스텐으로 형성된다.
도 4를 참조하면, 도 3에서 금속 플러그(22)가 형성된 후, 전체 구조 상부에는 확산방지막(24)이 형성된다. 이때, 확산방지막(24)은 SiON, SiN 또는 SiC의 단일층으로 형성되거나, 이 들이 적층된 이층막으로 형성될 수 있다. 또한, 확산 방지막(24)은 100Å 내지 1000Å의 두께로 형성된다. 이후, 상기 확산방지막(24) 상에는 제2 층간절연막(26)이 형성된다. 이때, 제2 층간절연막(26)은 산화막(SiO2)에 카본(carbon) 등이 국부적으로 결합되어, BOE(Bufferd Oxide Etchant; HF/NH4F) 용액에 대한 식각저항을 유도하고, 상기 산화막(SiO2)에 대한 습식식각 선택비를 얻을 수 있도록 형성되는 것이 바람직하다. 즉, 제2 층간절연막(26)은 SiOC 구조의 카본 도프트 산화막(carbon doped oxide)으로 형성된다. 또한, 제2 층간절연막(26)은 1000Å 내지 8000Å의 두께로 형성된다. 이후, 상기 제2 층간절연막(26) 상에는 캡핑층(capping layer; 28)이 형성된다. 이때, 캡핑층(28)은 SiON, SiN 및 SiC 의 물질 중에서 어느 하나를 이용하여 100Å 내지 1000Å의 두께로 형성된다. 한편, 상기 캡핑층(28)은 상기 제2 층간절연막(26)의 상부에 대해 O2, CO2 및 N2 처리 중 어느 하나의 가스 처리를 실시하여 SiO2, SiN 및 SiC 중에서 어느 하나로 형성될 수도 있다.
도 5를 참조하면, 전체 구조 상부에 포토레지스트가 도포(coating)된 후, 포토 마스크를 이용한 노광공정 및 현상공정을 실시하여 트렌치 형성용 마스크로 기능하는 포토레지스트 패턴(미도시)이 형성된다. 이후, 상기 포토레지스트 패턴을 식각 마스크로 이용한 식각공정을 통해 상기 캡핑층(28)과 제2 층간절연막(26)이 식각되어 트렌치(30)가 형성된다. 이때, 상기 식각공정은 건식식각방식으로 실시하되, CxFyHz (1≤x≤5, 1≤y≤8, 1≤z≤3 임) 가스를 주(main) 식각가스로 이용하고, O2, N2, Ar 또는 He 가스를 첨가가스로 이용하여 실시된다. 이 경우, 주 식각가스인 CxHyFz에서 'x'의 비율을 증가시키거나, 첨가가스의 비율을 감소시키면 캡핑층(28), 예컨대, SiC에 대한 선택비가 증가된다. 또한, 첨가가스의 비율을 증가 또는 주 식각가스인 CxHyFz에서 'y', 'z'의 비율을 증가시키면 캡핑층(28), 예컨대, SiC에 대한 선택비를 낮출 수 있으며, SiC 건식식각시 제2 층간절연막(26), 예컨대, SiOC에 대한 선택비가 선택비를 증가시킬 수 있게 된다.
도 6을 참조하면, 도 5에서 트렌치(30)가 형성된 후, 전체 구조 상부면의 단차를 따라 LTO(Low Temperature Oxide; 미도시)가 증착된다. 이때, LTO는 50Å 내지 500Å의 두께로 형성된다. 그런 다음, 건식식각공정을 통해 상기 트렌치(30)의 내측벽에 스페이서(32)가 형성된다.
도 7을 참조하면, 도 6에서 스페이서(32)가 형성된 후, 건식식각공정이 실시된다. 상기 건식식각공정에 의해 상기 트렌치(30)를 통해 노출되는 상기 확산방지막(24)은 제거된다. 이로써, 상기 제1 층간절연막(20) 및 금속 플러그(22)의 일부가 노출된다.
도 8을 참조하면, 도 7의 과정을 통해 노출된 상기 제1 층간절연막(20)은 BOE 용액을 이용한 습식식각공정에 의해 리세스(recess; 원형안)된다. 상기 습식식각공정은 BOE 용액 이외에도, 산화막에 대한 식각특성을 가지는 화학용액은 모두 사용할 수 있다. 예컨대, 주로, 불소, 염소, 브롬 등의 주기율표상 할로겐 원소가 포함된 원소, 즉 HF, HCl, NH4F 등과, 하이드록실기를 이용한 NH4OH, NH2OH 등이 이 용될 수 있다. 리세스되는 상기 제1 층간절연막(20)의 두께는 50Å 내지 1000Å이다.
도 9를 참조하면, 건식식각공정을 실시하여 도 6에서 형성된 스페이서(32)가 제거되고, 상기 스페이서(32)가 제거됨에 따라 노출되는 확산방지막(24) 또한 제거된다.
도 10을 참조하면, 상기 트렌치(30) 내부면(즉, 내측면과 저면)에 제2 베리어막(미도시)이 형성된다. 예컨대, 제2 베리어막은 상기 제1 베리어막과 동일한 물질로 형성될 수 있다. 예컨대, Ta, TaN, TaAlN, TaSiN, TaSi2, Ti, TiN, TiSiN, WN, Co 및 CoSi2 중 어느 하나로 형성된 단층막으로 형성되거나, 이들이 적층된 이층막으로 형성될 수 있다. 이어서, 상기 트렌치(30)가 매립되도록 금속배선(34)이 형성된다. 상기 금속배선(34)은 구리 금속층으로 형성되는 것이 바람직하다. 그러나, 이 외에도 Al, Pt(Platinum), Pd(Palladium), Ru(Rubidium), St(Strontium), Rh(Rhadium) 및 Co 중 어느 하나로 이루어진 금속층으로 형성될 수도 있다. 이때, 상기 금속배선(34)은 전기도금 방식을 이용하여 형성될 수도 있다. 상기 전기도금 방식은 구리 금속층인 경우 제2 베리어막의 상에 구리 금속물질로 시드층(미도시)이 형성된 후 상기 시드층을 시드(seed)로 하여 시드층 상에 구리 금속물질이 증착됨으로써 형성된다. 이후, CMP 방식을 이용한 평탄화 공정을 실시하여 트렌치가 매립되도록 구리 금속층이 평탄화되어 금속배선(34)이 형성된다.
지금까지 설명한 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속배선 형성방법은 도 8에 도시된 바와 같이, 금속 플러그(22)와 금속배선(34) 간에 오정렬이 발생되는 경우, 이를 보상하기 위하여 금속배선(34) 형성용 트렌치(30)를 형성한 후 상기 트렌치(30)의 내측벽에 스페이서를 형성하고, 노출되는 제1 층간절연막(20)의 일부를 리세스시킨 후 금속배선(34)을 형성함으로써 금속 플러그(22)와 금속배선(34) 간의 오버레이 마진을 확보할 수 있다. 이에 따라, 오정렬에 의한 이 들간(22 및 34) 간에 발생되는 기생 스페이서를 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 의하면, 금속 플러그와 금속배선 사이에서 발생되는 기생 스페이서를 최대한 억제하여 이 들간의 접촉면적을 향상시킴으로써 금속배선의 신뢰성을 향상킬 수 있다. 이에 따라, 반도체 소자의 특성을 개선시킬 수 있다.

Claims (10)

  1. 반도체기판을 제공하는 단계;
    상기 반도체기판 상에 제1 층간절연막을 형성하는 단계;
    상기 제1 층간절연막 내에 금속 플러그를 형성하는 단계;
    전체 구조 상부에 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 제2 층간절연막을 형성하는 단계;
    상기 금속플러그와 대응하는 상기 제2 층간절연막을 패터닝하여 상기 확산방지막을 오픈시키는 트렌치를 형성하는 단계;
    상기 트렌치 내측벽에 스페이서를 형성하는 단계;
    상기 오픈된 확산방지막을 제거하여 그 아래의 상기 제1 층간절연막 및 금속 플러그를 노출시키는 단계;
    식각 공정을 통해 상기 제1 층간절연막의 일부를 리세스(recess)시켜 상기 금속 플러그의 일측벽을 노출시키는 단계;
    상기 스페이서를 제거하는 단계; 및
    상기 노출된 금속 플러그 및 제1 층간절연막을 포함한 상기 트렌치 내부에 상기 트렌치가 매립되도록 금속배선을 형성하는 단계를 포함하는 구성되는 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제2 층간절연막은 산화막(SiO2)에 카본(carbon) 이 국부적으로 결합되어 있는 막으로서, BOE 용액에 대한 식각저항을 유도하고, 상기 산화막(SiO2)에 대한 습식식각 선택비를 얻을 수 있도록 형성되는 것을 특징으로 하는 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 제2 층간절연막은 SiOC 구조의 카본 도프트 산화막으로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제2 층간절연막 상에 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속배선 형성방법.
  5. 제 4 항에 있어서,
    상기 캡핑층은 SiON, SiN 또는 SiC 의 물질을 이용하여 100Å 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  6. 제 4 항에 있어서,
    상기 캡핑층은 상기 제2 층간절연막의 상부에 대해 O2, CO2 및 N2 처리 중에서, 어느 하나의 처리를 실시하여 SiO2, SiN 또는 SiC 중에서 어느 하나로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 트렌치는 건식식각방식을 통해 형성하되, 상기 건식식각 방식은 CxFyHz (1≤x≤5, 1≤y≤8, 1≤z≤3 임) 가스를 주 식각가스로 이용하고, O2, N2, Ar 또는 He 가스를 첨가가스로 이용하는 것을 특징으로 하는 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 스페이서는 LTO(Low Temperature Oxide)로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 식각공정은 BOE 용액을 이용하는 것을 특징으로 하는 금속배선 형성방법.
  10. 제 1 항에 있어서,
    상기 식각 공정시에, 상기 제1 층간절연막은 50Å 내지 1000Å로 리세스되는 것을 특징으로 하는 금속배선 형성방법.
KR1020030046294A 2003-07-09 2003-07-09 반도체 소자의 금속배선 형성방법 KR101005737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030046294A KR101005737B1 (ko) 2003-07-09 2003-07-09 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046294A KR101005737B1 (ko) 2003-07-09 2003-07-09 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20050006471A KR20050006471A (ko) 2005-01-17
KR101005737B1 true KR101005737B1 (ko) 2011-01-06

Family

ID=37220283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046294A KR101005737B1 (ko) 2003-07-09 2003-07-09 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR101005737B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476544B1 (ko) * 2013-03-12 2014-12-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720532B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100881826B1 (ko) * 2007-09-07 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048191A (ko) * 1998-12-17 2000-07-25 가네꼬 히사시 반도체 장치 및 그 제조 방법
KR20010004644A (ko) * 1999-06-29 2001-01-15 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR100278274B1 (ko) 1997-12-30 2001-03-02 김영환 반도체장치의스택콘택형성방법
KR20010054168A (ko) * 1999-12-03 2001-07-02 박종섭 반도체소자의 콘택홀 및 그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278274B1 (ko) 1997-12-30 2001-03-02 김영환 반도체장치의스택콘택형성방법
KR20000048191A (ko) * 1998-12-17 2000-07-25 가네꼬 히사시 반도체 장치 및 그 제조 방법
KR20010004644A (ko) * 1999-06-29 2001-01-15 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR20010054168A (ko) * 1999-12-03 2001-07-02 박종섭 반도체소자의 콘택홀 및 그 형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476544B1 (ko) * 2013-03-12 2014-12-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US9312222B2 (en) 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US9640435B2 (en) 2013-03-12 2017-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US10170420B2 (en) 2013-03-12 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US10861788B2 (en) 2013-03-12 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US11721624B2 (en) 2013-03-12 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning approach for improved via landing profile

Also Published As

Publication number Publication date
KR20050006471A (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
US6686247B1 (en) Self-aligned contacts to gates
US7119005B2 (en) Semiconductor local interconnect and contact
US9966309B2 (en) Contact plug without seam hole and methods of forming the same
CN113540096B (zh) 静态随机存取存储器元件及其制造方法
US8304834B2 (en) Semiconductor local interconnect and contact
US6461959B1 (en) Method of fabrication of a contact plug in an embedded memory
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
KR100539444B1 (ko) 반도체 소자의 금속배선 형성방법
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
KR101005737B1 (ko) 반도체 소자의 금속배선 형성방법
JP3677755B2 (ja) 半導体装置及びその製造方法
TW202303759A (zh) 內連線結構的形成方法
KR101021176B1 (ko) 반도체 소자의 금속배선 형성방법
JP4260275B2 (ja) 半導体装置及びその製造方法
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
US7084057B2 (en) Bit line contact structure and fabrication method thereof
US20070178644A1 (en) Semiconductor device having an insulating layer and method of fabricating the same
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
JPH0982800A (ja) 半導体集積回路装置及びその製造方法
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100565432B1 (ko) 반도체 장치의 트랜지스터 및 그 제조 방법
KR20060024605A (ko) 반도체 소자의 콘택홀 형성방법
KR20000045359A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 10