KR20000045359A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20000045359A
KR20000045359A KR1019980061917A KR19980061917A KR20000045359A KR 20000045359 A KR20000045359 A KR 20000045359A KR 1019980061917 A KR1019980061917 A KR 1019980061917A KR 19980061917 A KR19980061917 A KR 19980061917A KR 20000045359 A KR20000045359 A KR 20000045359A
Authority
KR
South Korea
Prior art keywords
layer
forming
metal wiring
metal
etch stop
Prior art date
Application number
KR1019980061917A
Other languages
English (en)
Other versions
KR100307561B1 (ko
Inventor
안중진
정상철
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061917A priority Critical patent/KR100307561B1/ko
Publication of KR20000045359A publication Critical patent/KR20000045359A/ko
Application granted granted Critical
Publication of KR100307561B1 publication Critical patent/KR100307561B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 소정의 하부구조물이 형성되어 있는 반도체기판에서 금속배선 콘택 및 금속배선 형성공정시 상기 반도체기판 상부에 형성되어 있는 제1층간절연막 상부에 금속배선 콘택으로 예정되는 부분을 보호하는 다결정실리콘층을 형성한 다음, 그 상부에 상기 다결정실리콘층을 노출시키는 제1식각방지막을 형성하고, 전체표면 상부에 제2층간절연막을 형성하여 평탄화시킨 후, 상기 제2층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 제2식각방지막을 형성하고, 상기 제2식각방지막을 식각마스크로 사용하여 상기 제2층간절연막을 제거하여 상기 다결정실리콘층을 노출시킨 다음, 상기 다결정실리콘층을 제거하여 상기 제1층간절연막을 노출시킨 후, 상기 제1층간절연막을 제거한 다음, 금속층을 형성하여 금속배선 콘택 및 금속배선을 동시에 형성한 후, 화학적 기계적 연마(chemical mechanical polishing, CMP)공정을 실시함으로써 금속배선 콘택의 크기가 커지는 것을 방지하고, 인접하는 금속배선과 브리지(bridge)되는 것을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 고집적 반도체소자의 제조공정에서 금속배선 콘택과 금속배선을 동시에 형성하되, 상기 금속콘택의 크기를 작게 형성하는 방법에 관한 것이다.
일반적으로 반도체소자가 점점 고집적화됨에 따라 반도체소자의 콘택홀의 사이즈도 점점 작아지고, 이에 따라 콘택에 의해 금속과 금속배선 간을 상호 연결하는 인터 커넥션(interconnection)방법도 동일하게 복잡해지게 되며, 또한 인터커넥션 마진의 확보도 더욱 어려워지게 된다.
이하, 종래기술에 따른 반도체소자의 금속배선 형성방법에 대하여 상세히 설명하기로 한다.
먼저, 반도체기판 상에 게이트 산화막과 게이트 전극, 엘.디.디.(lightly doped drain, 이하 LDD 라 함) 구조의 소오스/드레인 접합 등으로 구성되는 모스 전계효과 트랜지스터, 캐패시터 등과 같은 하부 구조물을 형성하고, 상기 구조의 전표면에 층간절연막을 형성한다.
그 후, 상기 반도체기판에서 금속배선 콘택으로 예정되어 있는 부분상의 층간절연막을 제거하여 상기 반도체기판을 노출시키는 금속배선 콘택홀을 형성한다.
그 다음, 상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그를 형성한 후, 상기 금속배선 콘택플러그와 접속되는 금속배선을 형성한다.
그러나, 상기와 같은 종래기술에 따른 반도체소자의 금속배선 형성방법은, 반도체소자가 고집적화됨에 따라 금속배선 콘택홀이나 비아 콘택홀의 크기가 감소되고, 깊이가 깊어져 애스펙트비(aspect ratio)가 증가하게 된다. 따라서, 콘택마스크로 사용되는 감광막 패턴의 두께도 증가하여 콘택식각공정시 상기 감광막 패턴이 무너질 수 있고, 상기 콘택마스크를 사용하여 콘택을 작게 형성하는 것도 한계가 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 고집적 반도체소자의 금속배선 콘택형성공정시 반도체기판 상부에 제1층간절연막을 형성한 다음, 상기 제1층간절연막 상부에 금속배선 콘택으로 예정되는 부분을 보호하는 다결정실리콘층을 형성하고, 전체표면 상부에 상기 다결정실리콘층을 노출시키는 제1식각방지막을 형성한 다음, 상기 식각방지막 상부에 제2층간절연막 및 금속배선으로 예정되는 부분을 노출시키는 제2식각방지막을 형성한 후, 상기 제2식각방지막을 식각마스크로 사용하여 상기 다결정실리콘층을 노출시키는 트렌치를 형성하고, 상기 다결정실리콘층 제거하여 상기 제1충간절연막을 노출시킨 다음, 상기 제1식각방지막을 식각마스크로 사용하여 상기 제1층간절연막을 식각하여 금속배선 콘택홀을 형성함으로써 금속배선 콘택의 크기를 작게 형성하고, 금속배선간에 브리지가 발생하는 것을 방지하여 소자의 특성 및 신뢰성이 저하되는 것을 방지하는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 10 은 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 반도체기판 13 : 제1층간절연막
15 : 도전층 17 : 제1감광막 패턴
19 : 제1식각방지막 21 : 제2감광막 패턴
23 : 제2층간절연막 25 : 제2식각방지막
27 : 금속층
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
하부구조물이 형성되어 있는 반도체기판 상부에 제1층간절연막과 금속배선 콘택으로 예정되는 부분을 보호하는 다결정실리콘층을 순차적으로 형성하는 공정과,
상기 구조 전표면에 상기 다결정실리콘층을 노출시키는 제1식각방지막을 형성하는 공정과,
전체표면 상부에 제2층간절연막을 형성하는 공정과,
상기 제2층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 제2식각방지막을 형성하는 공정과,
상기 제2식각방지막을 식각마스크로 사용하여 상기 제2층간절연막을 제거하여 상기 다결정실리콘층을 노출시키는 트렌치를 형성하는 공정과,
상기 다결정실리콘층을 제거한 다음, 상기 제1식각방지막을 식각마스크로 사용하여 상기 제1층간절연막을 제거하여 금속배선 콘택홀을 형성하는 공정과,
상기 트렌치 및 금속배선 콘택홀을 매립하는 금속층을 형성하는 공정과,
상기 금속층을 CMP공정으로 평탄화시키는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 1 내지 도 10 은 본 발명에 의한 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상에 소자분리 절연막(도시안됨), 모스전계효과 트렌지스터(도시안됨), 비트라인(도시안됨) 등의 하부구조물을 형성한 다음, 제1층간절연막(13)을 형성하여 평탄화시킨다.
다음, 상기 제1층간절연막(13) 상부에 다결정실리콘층(15)을 형성한다.
그 다음, 상기 다결정실리콘층(15) 상부에 금속배선 콘택으로 예정되는 부분을 보호하는 제1감광막 패턴(17)을 형성한다. (도 1참조)
다음, 상기 제1감광막 패턴(17)을 식각마스크로 사용하여 상기 다결정실리콘층(15)을 식각한 후, 상기 제1감광막 패턴(17)을 제거한다.
그 다음, 전체표면 상부에 상기 제1층간절연막(13)과 식각선택비차이를 갖는 질화막을 사용하여 제1식각방지막(19)을 형성한다. (도 2참조)
그 후, 상기 제1식각방지막(19) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 제2감광막 패턴(21)을 형성한다. 이때, 상기 제2감광막 패턴(21)은 상기 다결정실리콘층(15) 상부의 제1식각방지막(19)을 제거하기 위한 것으로 상기 다결정실리콘층(15)보다 넓은 부분을 노출시키도록 형성할 수도 있다. (도 3참조)
그 다음, 상기 제2감광막 패턴(21)을 식각마스크로 사용하여 상기 제1식각방지막(19)을 제거하되, 과도식각공정을 실시하여 상기 다결정실리콘층(15) 상부의 제1식각방지막(19)을 완전히 제거한다. 상기 제2감광막 패턴(21)이 노출시키는 부분이 넓은 경우 상기 다결정실리콘층(15) 측벽의 제1식각방지막(19)에 의해 상기 제1층간절연막(13)이 보호된다.
다음, 상기 제2감광막 패턴(21)을 제거한다. (도 4참조)
그 다음, 상기 구조 전표면에 제2층간절연막(23)을 형성하고, 상기 제2층간절연막(23) 상부에 상기 제2층간절연막(23)과 식각선택비차이를 갖는 질화막으로 제2식각방지막(25)을 형성한다. (도 5참조)
다음, 상기 제2식각방지막(25) 상부에 금속배선으로 예정되는 부분을 노출시키는 제3감광막 패턴(도시안됨)을 형성하고, 상기 제3감광막 패턴을 식각마스크로 사용하여 상기 제2식각방지막(25)을 제거한 후, 상기 제3감광막 패턴을 제거한다. (도 6참조)
그 다음, 상기 제2식각방지막(25)을 식각마스크로 사용하고, 상기 제1식각방지막(19)을 식각정지막을 사용하여 상기 2층간절연막(23)을 제거하여 상기 다결정실리콘층(15)을 노출시키는 트렌치를 형성한다. (도 7참조)
다음, 상기 트렌치에 의해 노출되는 상기 다결정실리콘층(15)을 제거하여 상기 제1층간절연막(13)을 노출시킨다. (도 8참조)
그 다음, 상기 제2식각방지막(25)과 제1식각방지막(19)을 식각마스크로 사용하여 상기 제1층간절연막(13)을 식각하여 금속배선 콘택홀을 형성한다. (도 9참조)
그 후, 전체표면 상부에 상기 트렌치 및 금속배선 콘택홀을 매립하는 금속층(27)을 형성한다.
그리고, 상기 금속층(27)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 평탄화시킨다. (도 10참조)
상기한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 소정의 하부구조물이 형성되어 있는 반도체기판에서 금속배선 콘택 및 금속배선 형성공정시 상기 반도체기판 상부에 형성되어 있는 제1층간절연막 상부에 금속배선 콘택으로 예정되는 부분을 보호하는 다결정실리콘층을 형성한 다음, 그 상부에 상기 다결정실리콘층을 노출시키는 제1식각방지막을 형성하고, 전체표면 상부에 제2층간절연막을 형성하여 평탄화시킨 후, 상기 제2층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 제2식각방지막을 형성하고, 상기 제2식각방지막을 식각마스크로 사용하여 상기 제2층간절연막을 제거하여 상기 다결정실리콘층을 노출시킨 다음, 상기 다결정실리콘층을 제거하여 상기 제1층간절연막을 노출시킨 후, 상기 제1층간절연막을 제거한 다음, 금속층을 형성하여 금속배선 콘택 및 금속배선을 동시에 형성한 후, CMP공정을 실시함으로써 금속배선 콘택의 크기를 작게 형성하고, 인접하는 금속배선과 브리지되는 것을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (2)

  1. 하부구조물이 형성되어 있는 반도체기판 상부에 제1층간절연막과 금속배선 콘택으로 예정되는 부분을 보호하는 다결정실리콘층을 순차적으로 형성하는 공정과,
    상기 구조 전표면에 상기 다결정실리콘층을 노출시키는 제1식각방지막을 형성하는 공정과,
    전체표면 상부에 제2층간절연막을 형성하는 공정과,
    상기 제2층간절연막 상부에 금속배선으로 예정되는 부분을 노출시키는 제2식각방지막을 형성하는 공정과,
    상기 제2식각방지막을 식각마스크로 사용하여 상기 제2층간절연막을 제거하여 상기 다결정실리콘층을 노출시키는 트렌치를 형성하는 공정과,
    상기 다결정실리콘층을 제거한 다음, 상기 제1식각방지막을 식각마스크로 사용하여 상기 제1층간절연막을 제거하여 금속배선 콘택홀을 형성하는 공정과,
    상기 트렌치 및 금속배선 콘택홀을 매립하는 금속층을 형성하는 공정과,
    상기 금속층을 CMP공정으로 평탄화시키는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제1식각방지막과 제2식각방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019980061917A 1998-12-30 1998-12-30 반도체소자의 금속배선 형성방법_ KR100307561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061917A KR100307561B1 (ko) 1998-12-30 1998-12-30 반도체소자의 금속배선 형성방법_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061917A KR100307561B1 (ko) 1998-12-30 1998-12-30 반도체소자의 금속배선 형성방법_

Publications (2)

Publication Number Publication Date
KR20000045359A true KR20000045359A (ko) 2000-07-15
KR100307561B1 KR100307561B1 (ko) 2001-11-02

Family

ID=19568613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061917A KR100307561B1 (ko) 1998-12-30 1998-12-30 반도체소자의 금속배선 형성방법_

Country Status (1)

Country Link
KR (1) KR100307561B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753118B1 (ko) * 2001-06-30 2007-08-29 주식회사 하이닉스반도체 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753118B1 (ko) * 2001-06-30 2007-08-29 주식회사 하이닉스반도체 콘택홀 형성 방법

Also Published As

Publication number Publication date
KR100307561B1 (ko) 2001-11-02

Similar Documents

Publication Publication Date Title
KR100433091B1 (ko) 반도체소자의 도전배선 형성방법
JP2008034865A (ja) 半導体デバイスの製造方法。
JP2002359297A (ja) 半導体素子のコンタクトプラグ形成方法
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
KR100469913B1 (ko) 반도체소자의 제조방법
KR100475118B1 (ko) 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법
KR100539444B1 (ko) 반도체 소자의 금속배선 형성방법
JP4260275B2 (ja) 半導体装置及びその製造方法
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_
KR101021176B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000038241A (ko) 반도체장치의 콘택 형성방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100416837B1 (ko) 반도체소자의 비트라인 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100532967B1 (ko) 반도체 소자의 비트라인 형성방법
KR100285699B1 (ko) 반도체장치의제조방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100850088B1 (ko) 반도체장치의 제조방법
KR20100076752A (ko) 반도체 장치 제조방법
KR20030097285A (ko) 듀얼 다마신 형성방법
KR20030015703A (ko) 다층 배선 절연막 구조체 및 그 형성 방법
KR20020049373A (ko) 반도체 소자의 제조방법
KR20040019172A (ko) 반도체 장치의 콘택 플러그 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee