JP3459355B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、特に不揮発性半
導体メモリに適用して有用な多層配線構造を有する半導
体装置とその製造方法に関する。

【０００２】

【従来の技術】従来より、浮遊ゲートに電荷を蓄積する
形でデータを不揮発に記憶する不揮発性半導体メモリデ
バイスでは、メモリセルの電荷保持特性を劣化させない
ために、パシベーション膜として、その最上層にプラズ
マＣＶＤによるシリコン窒化膜（以下、プラズマ窒化膜
という）を用い、その下地にシラン（ＳｉＨ4 ）ガスを
用いたプラズマＣＶＤによるシリコン酸化膜（以下、プ
ラズマ酸化膜という）を敷く２層膜構造を用いる方法が
知られている。これは、窒化膜中から拡散する水素が不
揮発性メモリセルの書き込み消去特性の劣化を引き起こ
すために、酸化膜で水素の拡散をブロックすることを目
的としている。

【０００３】一方、多層配線構造の半導体デバイスにお
いては、微細化が進む中で、その配線層の層間絶縁膜と
して、ＴＥＯＳ（tetraethyloxysilane ：Ｓｉ（ＯＣ2
Ｈ5）4 ）ガスに代表される有機オキシシランガスを原
料ガスとして用いたＣＶＤにより堆積されるシリコン酸
化膜（以下、ＴＥＯＳ酸化膜という）が用いられてい
る。しかし、ＴＥＯＳ酸化膜は水分を吸湿しやすい性質
を有しており、不揮発性半導体メモリに適用した場合に
は、ＴＥＯＳ酸化膜からの水分がメモリセルの電荷保持
特性を劣化させることが知られている。そのため不揮発
性半導体メモリデバイスでは、ＴＥＯＳ酸化膜の下にプ
ラズマ酸化膜を１００〜２００ｎｍ程度堆積する手法が
用いられる。

【０００４】図２６に、その従来例を示す。シリコン基
板１０１にはメモリセル１０２が多数配列形成される。
メモリセル１０２は、代表的には、ゲート絶縁膜を介し
て浮遊ゲートと制御ゲートが積層された積層ゲート型と
される。メモリセル１０２を覆って形成された層間絶縁
膜１０３上に第１層金属配線１０４が形成される。第１
層配線１０４の上には、プラズマ酸化膜１０５ａが１０
０〜２００ｎｍ程度堆積され、更にその上にＴＥＯＳ酸
化膜１０５ｂが堆積されて、平坦化される。この２層構
造の層間絶縁膜１０５上に第２層金属配線１０６が形成
される。第２層配線１０６の上には、パシベーション膜
１０７として、プラズマ酸化膜１０７ａとプラズマ窒化
膜１０７ｂの積層膜が形成される。

【０００５】

【発明が解決しようとする課題】不揮発性メモリセルの
信頼性を確保するために、図２６に示したような層間絶
縁膜構造が考えられているが、素子や配線の微細化が進
むにつれ、上記構造ではその効果を発揮することが困難
になってきている。すなわち、プラズマ窒化膜１０７ｂ
からの水素の拡散を防止するためには、プラズマ酸化膜
１０７ａがある程度以上の膜厚を有することが望まれ
る。しかし、配線の微細化と共に、第２層配線１０６の
ピッチが狭まるにつれて、ステップカバレッジの悪いプ
ラズマ酸化膜１０７ａは、図２７に示すように、配線１
０６の側面につく膜厚が薄くなり、水素拡散防止効果を
十分に果たせなくなってきた。実際に不揮発性メモリセ
ルの場合には、通常のＭＯＳトランジスタでは問題にな
らない微量の水素や水分により特性が劣化することが明
らかになっている。

【０００６】また、第１層金属配線１０４における線間
の縮小が同様に進むと、線間でボイドが発生しやすくな
るため、絶縁膜中にフッ素を添加してそのステップカバ
レージを向上させる場合がある。このとき、素子の高集
積化の観点から特に３層以上の金属配線を有する多層配
線が形成されると、多層配線の層間絶縁膜中に含有され
るフッ素や水分のメモリセル側への拡散が、薄いプラズ
マ酸化膜１０５ａの一層だけでは十分に防止できなくな
るおそれがある。

【０００７】この発明は、この様な事情を考慮してなさ
れたもので、多層配線の層間絶縁膜構造を改良して、最
上層パシベーション膜や層間絶縁膜から不揮発性メモリ
セル等の回路素子への水素、水分、フッ素等の拡散を防
止して信頼性向上を図った半導体装置とその製造方法を
提供することを目的としている。

【０００８】

【課題を解決するための手段】この発明は、半導体基板
と、この半導体基板に集積形成された回路素子と、この
回路素子上に層間絶縁膜を介して形成されたＴｉＮ膜を
含む多層配線と、この多層配線の最上層を覆って形成さ
れたプラズマＣＶＤにより堆積されたシリコン窒化膜を
含むパシベーション膜とを有する半導体装置において、
前記多層配線の少なくとも一つの第ｎ層目の配線層の下
地となる層間絶縁膜は、シランを主原料とするプラズマ
ＣＶＤにより第（ｎ−１）層目の配線層の段差を反映す
る表面段差をもって堆積された第１のシリコン酸化膜
と、この第１のシリコン酸化膜上に有機オキシシランを
主原料とするＣＶＤ又はスピンオングラスにより前記表
面段差を解消する実質的に平坦な表面をもって堆積さ
れ、さらに３００〜４５０℃の熱処理を施すことにより
形成された第２のシリコン酸化膜と、前記第２のシリコ
ン酸化膜上にシランを主原料とするプラズマＣＶＤによ
り堆積された第３のシリコン酸化膜との堆積構造を有
し、前記多層配線は、その上部に前記第１のシリコン酸
化膜を堆積する前に、４００℃以下の熱処理を施された
ものであることを特徴とする。

【０００９】具体的に例えば、前記多層配線に施される
熱処理の温度は、３８０〜４００度とするのが好適であ
る。

【００１０】

【００１１】

【００１２】この発明に係る第１の半導体の製造方法
は、半導体基板に回路素子を集積形成する工程と、前記
回路素子上に層間絶縁膜を介してＴｉＮ膜を含む多層配
線を形成する工程と、前記多層配線の最上層を覆うパシ
ベーション膜としてプラズマＣＶＤによりシリコン窒化
膜を形成する工程とを有する半導体装置の製造方法にお
いて、前記多層配線のうち少なくとも一つの第ｎ層目の
配線層の下地となる層間絶縁膜の形成工程は、シランを
主原料とするプラズマＣＶＤにより第１のシリコン酸化
膜を堆積形成する工程と、前記第１のシリコン酸化膜上
に有機オキシシランを主原料とするＣＶＤ又はスピンオ
ングラスにより第２のシリコン酸化膜を堆積形成する工
程と、前記第２のシリコン酸化膜の表面を３００〜４５
０℃の熱処理を行う工程と、前記第２のシリコン酸化膜
上にシランを主原料とするプラズマＣＶＤにより第３の
シリコン酸化膜を堆積形成する工程とを有し、前記多層
配線を形成する工程の後、前記第１のシリコン酸化膜を
堆積する前に、前記多層配線を４００℃以下の熱処理す
る工程を有することを特徴とする。 また、この発明に係
る第２の半導体の製造方法は、半導体基板に電荷蓄積層
を有する不揮発性メモリセルを含む回路素子を集積形成
する工程と、前記回路素子上に層間絶縁膜を介してＴｉ
Ｎ膜を含む多層配線を形成する工程と、前記多層配線の
最上層を覆ってプラズマＣＶＤにより堆積されたシリコ
ン窒化膜を含むパシベーション膜を形成する工程とを有
する半導体装置の製造方法において、前記多層配線のう
ち少なくとも一つの第ｎ層目の配線層の下地となる層間
絶縁膜の形成工程は、シランを主原料とするプラズマＣ
ＶＤにより第（ｎ−１）層目の配線の段差を反映した表
面段差を有する第１のシリコン酸化膜を堆積形成する工
程と、 前記第１のシリコン酸化膜上に有機オキシシラン
を主原料とするＣＶＤ又はスピンオングラスにより第２
のシリコン酸化膜を堆積形成する工程と、前記第２のシ
リコン酸化膜の表面を３００〜４５０℃の熱処理を行う
工程と、前記第２のシリコン酸化膜上にシランを主原料
とするプラズマＣＶＤにより第３のシリコン酸化膜を堆
積形成する工程とを有し、前記多層配線を形成する工程
の後、前記第１のシリコン酸化膜を堆積する前に、前記
多層配線を４００℃以下の熱処理する工程を有すること
を特徴とする。

【００１３】この第１及び第２の半導体の製造方法にお
いて、前記前記第２のシリコン酸化膜の表面の熱処理を
行う工程は、前記第２のシリコン酸化膜の表面を平坦化
処理した後に行われるのが好適である。また、前記多層
配線に施される熱処理の温度は、３８０〜４００度とす
るのが好適である。

【００１４】

【００１５】この発明に係る半導体装置及び半導体の製
造方法のような層間絶縁膜構造にすると、平坦化絶縁膜
上の緻密絶縁膜は、ステップカバレージのよくないプラ
ズマ酸化膜を用いたとしても、欠陥を導入することな
く、不揮発性メモリ等の回路素子への影響を無視できる
程度に水素拡散を防止するために必要な２００ｎｍ以上
の十分な膜厚で堆積することができる。従ってパシベー
ション膜にプラズマ窒化膜を用いた場合にも、プラズマ
窒化膜からの回路素子への水素拡散が確実に抑えられ
る。また、この発明に係る半導体装置及び半導体の製造
方法のような３層の層間絶縁膜構造にすれば、層間絶縁
膜中に多くの緻密絶縁膜が形成されるため、上述したパ
シベーション膜からの回路そしへの水素拡散を防止する
と同時に、ＴＥＯＳ膜等の平坦化膜に含まれる水分等の
回路素子への拡散が十分に防止される。特にこの発明
は、パシベーション膜や層間絶縁膜からの水素、水分、
フッ素等の拡散の影響が大きい不揮発性メモリセルアレ
イが形成されている半導体装置に適用した場合に、信頼
性向上の効果が大きい。

【００１６】この発明で、緻密絶縁膜は厚い程水素拡散
防止の効果が大きいが、必要以上に厚くすることは、コ
ンタクト孔加工やビアプラグ埋め込み加工を難しくする
から、実用上６００ｎｍ以下に抑えることが望まれる。
一方、平坦化絶縁膜は、下地の配線層の段差を十分に解
消して実質的に平坦な表面を得る上で２００ｎｍ以上の
膜厚とすることが望ましく、コンタクト孔加工やビアプ
ラグ埋め込み加工の加工性を考慮すると、その上限は一
般には５００ｎｍ以下程度である。

【００１７】

【００１８】

【００１９】

【００２０】

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１〜図６は、この発明を２層金
属配線を持つ積層ゲート型の不揮発性半導体メモリに適
用した第１の実施例の製造工程を示している。

【００２１】図１に示すように、シリコン基板１に、周
知の手法に従って、通常の積層ゲート型不揮発性メモリ
セル２を形成する。不揮発性メモリセル２は、ゲート絶
縁膜を介して浮遊ゲート３と制御ゲート４を積層形成
し、ソース、ドレイン拡散層５，６を形成して作られ
る。メモリセル２は、通常アレイ構造を有しており、そ
のアレイ構造については、いく通りもの構造が提案され
知られているが、この発明においては、その期待される
効果はアレイ構造に依存しないので、便宜的に１セル分
のみを示している。

【００２２】不揮発性メモリセル２の上には全面に、第
１の層間絶縁膜７として例えばＢＰＳＧ膜を堆積し、平
坦化する。そしてこの第１の層間絶縁膜７に電極をとる
ためのコンタクト孔を開孔し（図では省略している）、
Ａｌ等の配線材料膜を４００ｎｍ堆積し、パターニング
して第１層配線８を形成する。具体的なＡｌ配線材料膜
としては、Ｔｉ／ＴｉＮのバリアメタル膜を介してＡｌ
−Ｃｕ膜を積層し、更に上層にＴｉＮ膜を積層した構造
が用いられる。上部の配線層についても同様の配線材料
膜が用いられる。

【００２３】次に、図２に示すように、全面にプラズマ
酸化膜９ａを１００ｎｍ以上２００ｎｍ以下程度堆積
し、更にその上にＴＥＯＳ酸化膜９ｂを堆積する。ここ
でプラズマ酸化膜９ａの膜厚を１００ｎｍ以上２００ｎ
ｍ以下とするのは、１００ｎｍ未満では水分等に対する
拡散防止効果が不十分となり、２００ｎｍを超えると被
覆性が悪くなり、ボイド等が発生しやすくなるためであ
る。またこのプラズマ酸化膜９ａは、下地の第１層配線
８の側面にも２０ｎｍ程度以上堆積させることが好まし
く、側面でもその様な厚みが得られる膜厚をもって堆積
形成される。具体的には、プラズマ酸化膜９ａは、少な
くともＳｉＨ4 とＮ2 Ｏガスを含有する混合ガスを原料
ガスとして用いたプラズマＣＶＤにより、第１層配線８
の段差を表面に反映させた状態で約１５０ｎｍ堆積す
る。ＴＥＯＳ酸化膜９ｂは具体的には、Ｓｉ（ＯＣ2 Ｈ
5 ）4 ）＋Ｆ2 の原料ガスを用いたＣＶＤにより約１２
００ｎｍ堆積する。これにより、ＴＥＯＳ酸化膜９ｂ
は、フッ素を成膜時に５×１０²⁰ａｔｏｍｓ／ｃｍ³ 以
上の濃度で取り込んだ膜となる。

【００２４】次いで、ＴＥＯＳ酸化膜９ｂを例えば、Ｃ
ＭＰ（Chemical Mechanical Polishing ）法によりその
表面の凹凸を削り、図３に示すように膜厚が４５０ｎｍ
となるまで平坦化する。２層以上の多層配線構造を有す
るデバイスでは、上層に形成する配線層への影響を考慮
し、層間絶縁膜は平坦にしておく必要があるためであ
る。この平坦化方法としては、ＣＭＰ法の他に、レジス
トを塗布してエッチバックする手法があるが、この発明
においては、効果を得る上でその手法は問わない。

【００２５】配線の微細化に伴い、第１層配線８のピッ
チが狭くなると、その上に堆積形成する層間絶縁膜の被
覆形状も劣化し、ボイドも発生し易くなる。この実施例
において、ＴＥＯＳ酸化膜９ｂとして、フッ素を高濃度
に含有する条件で成膜しているのは、フッ素濃度が１×
１０２０ａｔｏｍｓ／ｃｍ³ 以下のＴＥＯＳ酸化膜と比
較し、膜のステップカバレージが優れているためであ
り、微細化に伴う形状劣化を改善することを意図してい
る。更に好ましいＴＥＯＳ酸化膜９ｂ中のフッ素濃度
は、成膜時において、１×１０²¹ａｔｏｍｓ／ｃｍ³ 程
度である。

【００２６】プラズマ酸化膜９ａは、ＴＥＯＳ酸化膜９
ｂに比べてガス透過性の低い緻密な膜であるが、ステッ
プカバレージがあまりよくないために、厚く積むことが
できない。従って、プラズマ酸化膜９ａに重ねてＴＥＯ
Ｓ酸化膜９ｂを堆積することにより膜厚を稼ぎ、かつ、
平坦化している。更に言えば、プラズマ酸化膜９ａは誘
電率が高いために、これだけでは配線間の容量が大きく
なり、高速化に不利である。その点から、上下に電極配
線を有する層間絶縁膜として、誘電率の低いＴＥＯＳ酸
化膜９ｂを用いることが有効である。

【００２７】ＴＥＯＳ酸化膜９ｂを平坦化した後、例え
ば４５０℃でアニールする。次いで、図４に示すよう
に、ＴＥＯＳ酸化膜９ｂ上全面に、プラズマ酸化膜９ｃ
を先のプラズマ酸化膜９ａと同様の条件で、例えば５０
０ｎｍ程度堆積する。前述のようにプラズマ酸化膜はス
テップカバレージが悪いが、ＴＥＯＳ酸化膜９ｂによっ
て下地が平坦化されているから、水素拡散防止用として
十分な膜厚を欠陥を生じることなく積むことができる。

【００２８】以上のようにして、第１の絶縁膜としてプ
ラズマ酸化膜９ａ、第２の絶縁膜としてＴＥＯＳ酸化膜
９ｂ、第３の絶縁膜としてプラズマ酸化膜９ｃを積層し
た３層構造の第２の層間絶縁膜９が形成される。

【００２９】その後、層間絶縁膜９に対して、第１層配
線８とこの上に形成される配線との間の電気的接続を行
うために、ビア孔を開孔し、ビアプラグを埋め込み形成
するが、図面では省略している。

【００３０】ビアプラグを形成した後、図５に示すよう
に、Ａｌ等の金属配線材料を６００ｎｍ堆積し、通常の
方法に従ってパターニングして、第２層金属配線１０を
形成する。

【００３１】次いで、図６に示すように、ＴＥＯＳ酸化
膜２１ａを全面に３００ｎｍ程度堆積し、続いて、プラ
ズマ窒化膜２１ｂを６００ｎｍ程度堆積して、パシベー
ション膜２１を形成する。その後、図示しないが、通常
の工程に従ってパシベーション膜２１を選択的にエッチ
ングしてパッド部を開孔し、端子取り出しを行って不揮
発性半導体メモリが完成する。

【００３２】この実施例において、図３の工程でＴＥＯ
Ｓ酸化膜９ｂをＣＭＰ処理した後、アニールを施すの
は、一つには、ＴＥＯＳ酸化膜９ｂが水分を吸湿し易い
ため、その吸湿した水分をアニールアウトする事を目的
としている。アニールのもう一つの目的として、ＴＥＯ
Ｓ酸化膜９ｂ中に含まれる遊離し易いフッ素をアニール
アウトする意図がある。余剰のフッ素は、ＴＥＯＳ酸化
膜９ｂ中により多くの水分を吸収させる弊害を持つ。更
に、アニールせずに、ＴＥＯＳ酸化膜９ｂの上をプラズ
マ酸化膜９ｃで覆うと、後の熱工程で余剰のフッ素をガ
ス抜きできず、フッ素濃度によっては膜剥がれ等の異常
を起こす原因になることがあるためである。

【００３３】以上の目的から、ＴＥＯＳ酸化膜９ｂのア
ニールは、３００〜４５０℃の温度範囲で行うことが好
ましい。製造工程中で水分が問題になる程度吸湿されな
いように管理できる場合や、フッ素による膜剥がれの懸
念がない場合は、必ずしも上述のアニール工程を施す必
要はない。また、実施例では、ＴＥＯＳ酸化膜９ｂを平
坦化した後にアニールしているが、堆積直後にアニール
処理することもできる。しかし、平坦化して総膜厚を薄
くしてからアニールした方がガスが抜けやすいこと、ア
ニールした後に平坦化処理すると、その間にまた吸湿し
てしまうことから、平坦化処理後にアニールアウトし、
すぐにプラズマ酸化膜９ｃで上を覆うのが最も好まし
い。

【００３４】この実施例によれば、ＴＥＯＳ酸化膜９ｂ
の直下にプラズマ酸化膜９ａが形成されているため、下
層の不揮発性メモリセル２へ水分が拡散するのを防止で
きる。水分の拡散防止のためには、プラズマ酸化膜９ａ
の膜厚としては、１００〜２００ｎｍ程度必要である。
また、この実施例において、平坦化したＴＥＯＳ酸化膜
９ｂの上全面にプラズマ酸化膜９ｃを堆積形成している
のは、パシベーション膜２１の構成膜であるプラズマ窒
化膜２１ｂ中の水素の拡散を防止するためである。この
効果を得るためには、層間絶縁膜９中の最上層のプラズ
マ酸化膜９ｃは、２００ｎｍ以上の膜厚であることが好
ましく、またその後の工程を考慮して、実用上６００ｎ
ｍ以下の範囲の膜厚に設定することが望まれる。なお窒
化膜からの水素の拡散を抑制するために、従来は、図２
６に示したように、プラズマ窒化膜直下にプラズマ酸化
膜を敷く構造が考えられていた。しかし、配線の微細化
と共に、最上層配線ピッチが縮まるにつれ、被覆形状の
悪いプラズマ酸化膜で最上層の配線を覆うことは不可能
になる。この実施例の構造によれば、最上層配線１０の
下の層間絶縁膜９の最上層として、プラズマ酸化膜９ｃ
が平坦なＴＥＯＳ酸化膜９ｂ上に堆積されるので、水素
拡散防止用として十分な膜厚のプラズマ酸化膜９ｃを容
易に形成することが可能になる。

【００３５】なおこの実施例では、ＴＥＯＳ酸化膜９ｂ
を堆積後、ＣＭＰ法等により平坦化しており、平坦化後
の好ましい膜厚は、２００〜５００ｎｍである。これ
は、その上に形成するプラズマ酸化膜９ｃを比較的均一
に堆積するためであり、また、層間絶縁膜９に開孔する
ビアや、層間絶縁膜９上に形成する配線１０のパターニ
ングのためのフォトリソグラフィーからの要求によるも
のである。従って、実用上十分な平坦性が確保できれ
ば、必ずしも意図的に平坦化工程を施す必要はない。

【００３６】層間絶縁膜中を拡散して来る水分は、書き
込み状態にある不揮発性メモリセルのしきい値を下げる
弊害を有している。また、不揮発性メモリセルの書き込
み消去を繰り返した時、プラズマ窒化膜中から拡散して
来る水素は、その書き込み・消去特性を劣化させ、デバ
イスの動作マージンを低下させてしまう。この実施例に
よれば、層間絶縁膜９を、下から、プラズマ酸化膜９
ａ、ＴＥＯＳ酸化膜９ｂ、プラズマ酸化膜９ｃの３層構
造とすることにより、水分や水素が不揮発性メモリセル
領域に拡散するのを防止することが可能となり、信頼性
の高い不揮発性メモリを得ることが可能となる。

【００３７】図７〜図１２は、この発明を３層金属配線
を有する不揮発性半導体メモリに適用した第２の実施例
の製造工程である。図７は、第１の実施例の図３に対応
し、第１層配線８上にプラズマ酸化膜９ａとＴＥＯＳ酸
化膜９ｂを積層し、ＴＥＯＳ酸化膜９ｂを平坦化した
後、アニールした状態である。ここまでは第１の実施例
と同様である。

【００３８】この後、第１の実施例とは異なり、図８に
示すように、プラズマ酸化膜を堆積することなく、図示
しないビアプラグ埋め込みを行い、第２層金属配線１０
をパターン形成する。続いて、第１の実施例の第２の層
間絶縁膜９の形成工程と同様の条件で、プラズマ酸化膜
１１ａ及びＴＥＯＳ酸化膜１１ｂを堆積し（図９）、Ｔ
ＥＯＳ酸化膜１１ｂの表面を平坦化し（図１０）、更に
その上にプラズマ酸化膜１１ｃを堆積して、３層構造の
第３の層間絶縁膜１１を形成する（図１１）。

【００３９】そしてこの第３の層間絶縁膜１１にビアプ
ラグ埋め込みを行い、第３層配線１２をパターン形成し
た後、パシベーション膜２１を形成する（図１２）。パ
シベーション膜２１は、第１の実施例と同様の条件で形
成されるＴＥＯＳ酸化膜２１ａとプラズマ窒化膜２１ｂ
の積層膜としている。

【００４０】この実施例においては、第１層配線８と第
２層配線１０の間の第２の層間絶縁膜９は、プラズマ酸
化膜９ａとＴＥＯＳ酸化膜９ｂの２層構造であり、第２
層配線１０と第３層配線１２の間の第３の層間絶縁膜１
１は、プラズマ酸化膜１１ａ、ＴＥＯＳ酸化膜１１ｂ、
及びプラズマ酸化膜１１ｃの３層構造としている。第３
の層間絶縁膜１１を３層構造にしている理由は、第１の
実施例において第２の層間絶縁膜９を３層構造としてい
る理由と同じである。即ち、一番下層のプラズマ酸化膜
１１ａは、その上層から水分が不揮発性メモリセル２へ
拡散するのを防止する機能を有している。また、３層構
造の中の最上層のプラズマ酸化膜１１ｃはその上層から
水素が不揮発性メモリセル２へ拡散するのを防止する機
能を有している。

【００４１】第２の層間絶縁膜９は、パシベーション膜
２１からの水素の拡散については、プラズマ酸化膜１１
ｃで防止されているため、ＴＥＯＳ酸化膜９ｂの直上に
はプラズマ酸化膜を形成せず、２層膜構造としている。
ＴＥＯＳ酸化膜９ｂの直下のプラズマ酸化膜９ａが、Ｔ
ＥＯＳ酸化膜９ｂからの水分の拡散防止の機能を果たし
ていることは、上記説明と同様である。

【００４２】この実施例によっても、不揮発性メモリセ
ルへの水分や水素の拡散を十分に防止することができる
ため、不揮発性メモリデバイスの高信頼性特性を維持す
ることが可能となる。

【００４３】なおこの実施例は、３層配線構造を有する
不揮発性メモリを例にして説明したが、４層以上の多層
配線構造のデバイスにおいても、同様の層間絶縁膜構造
を用いて同様の効果を得ることができる。即ち一般的
に、多層配線の中の任意の第（ｎ−１）層目の配線と第
ｎ層目の配線との間の層間絶縁膜を、パシベーション膜
からの水素拡散防止の機能に着目した場合には、プラズ
マ酸化膜とＴＥＯＳ酸化膜の２層積層構造とすることに
より、更にＴＥＯＳ膜からの水分の拡散防止の機能を加
味した場合には、プラズマ酸化膜、ＴＥＯＳ酸化膜、プ
ラズマ酸化膜の３層積層構造とすることにより、不揮発
性メモリの信頼性向上が図られる。

【００４４】図１３〜図１７は、この発明を３層金属配
線を有する不揮発性半導体メモリに適用した第３の実施
例の製造工程である。図１３は、第１の実施例の図５に
対応し、３層構造の第２の層間絶縁膜９上に第２層配線
１０を形成した状態である。ここまでは第１の実施例と
同様である。

【００４５】その後、プラズマ酸化膜１１ａを堆積し、
続いてＴＥＯＳ酸化膜１１ｂを堆積し（図１４）、ＴＥ
ＯＳ酸化膜１１ｂを平坦化してアニールし（図１５）、
続いて、第２の層間絶縁膜９と同様の条件で、平坦化し
たＴＥＯＳ酸化膜１１ｂ上にプラズマ酸化膜１１ｃを堆
積する（図１６）。これにより、第２の層間絶縁膜９と
同様の３層構造の第３の層間絶縁膜１１が得られる。

【００４６】次に、層間絶縁膜１１に必要なビアプラグ
を埋め込み形成した後、第２の実施例と同様にして第３
層配線１２をパターン形成し、その上にパシベーション
膜２１を形成する（図１７）。

【００４７】この実施例においては、３層の配線８，１
０，１２の間の層間絶縁膜９，１１をいずれも、プラズ
マ酸化膜／ＴＥＯＳ酸化膜／プラズマ酸化膜の３層構造
としている。即ち、ＴＥＯＳ酸化膜９ｂ，１１ｂの下地
のプラズマ酸化膜９ａ，１１ａは、配線の凹凸を反映し
た凹凸を有するが、それぞれ上のＴＥＯＳ酸化膜９ｂ，
１１ｂからの水分の拡散を防止する働きをする。平坦化
された各ＴＥＯＳ酸化膜９ｂ，１１ｂ上に平坦に形成さ
れたプラズマ酸化膜９ｃ，１１ｃは、十分な厚みとする
ことでパシベーション膜からの水素拡散を防止する働き
をする。

【００４８】特に第２の実施例と異なる点は、第１層配
線８上の層間絶縁膜９についても３層構造としているこ
とであり、これにより次のような効果が得られる。ＴＥ
ＯＳ酸化膜９ｂを平坦化し、アニールアウトした後に続
いて、プラズマ酸化膜９ｃをその上に全面に堆積し蓋を
することにより、水分をアニールアウトした後のＴＥＯ
Ｓ酸化膜９ｂ中に水分が再度吸湿するのを抑制すること
ができる。また上層の層間絶縁膜１１からの水分やフッ
素の拡散をプラズマ酸化膜９ｃで防止することができ
る。

【００４９】この実施例によると、第２の実施例と比較
して、更に確実に水分や水素等の不揮発性メモリセルへ
の拡散を防止することができ、不揮発性メモリセルの高
信頼性特性を維持することが可能となる。

【００５０】なお上記各実施例において、パシベーショ
ン膜を形成した後、最後に４５０℃程度の温度でシンタ
ー処理を行うのが、通常である。しかし、各実施例にお
けるように各層配線の上をプラズマ酸化膜で覆った状態
で熱処理を行うと、プラズマ酸化膜が緻密な膜であるた
めに、配線層中のＴｉＮ膜に含まれるＮが外方に抜ける
ことができずに、膜剥がれが生じる場合がある。

【００５１】この難点を解消するためには、各層配線を
形成した後、その上にプラズマ酸化膜を堆積する前に、
４００℃以下程度の熱処理を行うことが好ましい。これ
により、配線材料膜中のＮを外方に抜くことができ、そ
の後の熱処理工程での膜剥がれを防止することができ
る。この配線形成直後の熱処理は、Ａｌヒロックの発生
を防止するために、比較的低温であることが必要であ
る。即ち、配線材料が上述のように、Ｔｉ／ＴｉＮ／Ａ
ｌ−Ｃｕ／ＴｉＮ積層構造とすると、Ａｌ−Ｃｕ膜が上
下をＴｉＮ膜で押さえられているために、４５０℃程度
以上の熱処理を行うと、配線の側面にヒロックが成長し
て、微細ピッチの場合配線短絡の原因となる。この様な
ヒロックの成長を防止しながら、Ｎを拡散させるために
は、配線形成直後の熱処理は、３８０〜４００℃の温度
範囲とすることが好ましい。低温でも長時間の熱処理を
行うと、ヒロックが成長するから、熱処理時間も短く、
好ましくは１５分程度以下とする。

【００５２】この様に、配線形成直後にＮ抜きの熱処理
工程を入れることにより、その後ＴＥＯＳ膜の平坦化後
の熱処理やパシベーション膜形成後のシンター処理によ
る配線の膜剥がれを防止することができる。

【００５３】また、上記各実施例において、配線層の平
坦化のためにＴＥＯＳ酸化膜を厚く堆積しているが、Ｔ
ＥＯＳ酸化膜の被覆形状が悪いと、図１８に示すように
配線の間にボイド３１が発生することがある。この状態
でＣＭＰ処理を行い、研磨面がボイド３１に達すると、
ボイド３１に研磨剤等の汚染物が入り込み、これが回路
素子、特に汚染に敏感なメモリセルの信頼性に悪影響を
与える。

【００５４】そこで、図１８に示すようにボイド３１が
発生した場合には、図１９に示すように、ＣＭＰ処理に
よるＴＥＯＳ酸化膜９ｂの表面位置がボイド３１に達し
ないように、平坦化処理を制御することが好ましい。上
部のＴＥＯＳ酸化膜１１ｂについても同様である。

【００５５】更に、上記各実施例において、メモリセル
等の拡散層に対するコンタクト部の詳細説明は省略した
が、通常コンタクト孔形成後に、コンタクト孔を通して
既に形成されている拡散層に重なるようにイオン注入を
行い、注入不純物活性化のためＲＴＡ（Rapid Thermal
Annealing ）処理を行う。しかし、短時間のＲＴＡ処理
では、ＲＩＥによるコンタクト孔形成時に拡散層表面に
生じるプロセスダメージを除くことができない場合があ
る。

【００５６】この問題を解決する好ましいコンタクト形
成工程例を、図２０〜図２４を参照して説明する。図２
０は、メモリセル２を形成した後、ＢＰＳＧ等の第１の
層間絶縁膜７を堆積形成した状態である。この後、図２
１に示すように、拡散層５に対するコンタクト孔３２を
ＲＩＥにより形成する。次いでこの状態で、Ｎ2 雰囲気
中で不純物活性化のＲＴＡ処理温度より低い温度で炉ア
ニールを行う。この炉アニールの好ましい条件は、７０
０〜９００℃、３０分程度である。

【００５７】その後、図２２に示すように、コンタクト
孔３２に自己整合されたイオン注入を行う。そして、注
入不純物の活性化のために、Ｎ2 雰囲気中で、９００
℃，３０秒程度のＲＴＡ処理を行い、図２３に示すよう
に拡散層５に重なる高濃度のｎ＋＋拡散層５ａを形成す
る。最後に、図２４に示すように、金属配線３３を形成
する。

【００５８】この様な製造工程を用いれば、コンタクト
孔開口後の炉アニールにより、コンタクト孔開口時のプ
ロセスダメージを回復することができ、同時にＢＰＳＧ
膜等の層間絶縁膜７に吸湿されている水分をアニールア
ウトすることができる。層間絶縁膜７中に含まれる水分
は、不揮発性メモリセルの信頼性を劣化させる大きな原
因となるから、この炉アニールにより信頼性向上が図ら
れる。特にコンタクト孔開口後の炉アニールは、メモリ
セル近傍に開口したコンタクト孔から水分をアニールア
ウトするから、効果的である。

【００５９】更に、上述の炉アニールは、コンタクト孔
に対する自己整合的なイオン注入工程の前に行うことに
より、拡散層が不要に伸びるのを防止することができ
る。そして、注入不純物の活性化は、高温短時間のＲＴ
Ａ処理により行われ、これにより配線の低いコンタクト
抵抗が得られる。なおこうした炉アニール及びＲＴＡ処
理は、ｐ＋型拡散層に対しコンタクト孔からＢＦ2 等を
自己整合的にイオン注入して高濃度のｐ＋＋型層を形成
する場合にも、同様に適用することができる。

【００６０】ここまでの実施例は、金属配線層の層間絶
縁膜のみに着目したが、図２４に示すように、素子形成
面を覆うＢＰＳＧ等の第１の層間絶縁膜７についても、
その表面にプラズマ酸化膜７ｂを形成することができ
る。これにより、パシベーション膜からのメモリセル等
への水素拡散をより効果的に防止することができる。

【００６１】また実施例では、平坦化絶縁膜としてＴＥ
ＯＳ膜を用いたが、他の有機オキシシランガスを用いた
絶縁膜やＳＯＧ（Spin-0n-Glass ）膜等を平坦化絶縁膜
として用いた場合にも、この発明は有効である。

【００６２】

【発明の効果】以上述べたようにこの発明によれば、層
間絶縁膜をＴＥＯＳ膜等の平坦化絶縁膜とこれに積層さ
れたプラズマ酸化膜等の緻密絶縁膜との積層構造とする
ことにより、更に好ましくは、緻密絶縁膜／平坦化絶縁
膜／緻密絶縁膜の３層積層構造とすることにより、プラ
ズマ窒化膜を含むパシベーション膜からの水素の回路素
子領域への拡散や平坦化絶縁膜からの水分やフッ素の回
路素子領域への拡散を防止して、半導体装置の信頼性向
上を図ることができ、特に不揮発性半導体メモリに適用
して大きな効果を得ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例による第１層配線形成
までの工程を示す断面図である。

【図２】同実施例の第２の層間絶縁膜のＴＥＯＳ酸化膜
堆積工程を示す断面図である。

【図３】同実施例のＴＥＯＳ酸化膜平坦化工程を示す断
面図である。

【図４】同実施例のＴＥＯＳ酸化膜上のプラズマ酸化膜
堆積工程を示す断面図である。

【図５】同実施例の第２層配線の形成工程を示す断面図
である。

【図６】同実施例のパシベーション膜の形成工程を示す
断面図である。

【図７】第２の実施例による第２の層間絶縁膜形成工程
を示す断面図である。

【図８】同実施例の第２層配線の形成工程を示す断面図
である。

【図９】同実施例の第３の層間絶縁膜のＴＥＯＳ酸化膜
堆積工程を示す断面図である。

【図１０】同実施例のＴＥＯＳ酸化膜平坦化工程を示す
断面図である。

【図１１】同実施例のＴＥＯＳ酸化膜上のプラズマ酸化
膜堆積工程を示す断面図である。

【図１２】同実施例の第３層配線とパシベーション膜形
成の工程を示す断面図である。

【図１３】第３の実施例による第２層配線までの形成工
程を示す断面図である。

【図１４】同実施例の第３の層間絶縁膜のＴＥＯＳ酸化
膜堆積工程を示す断面図である。

【図１５】同実施例のＴＥＯＳ酸化膜平坦化工程を示す
断面図である。

【図１６】同実施例のＴＥＯＳ酸化膜上へのプラズマ酸
化膜堆積工程を示す断面図である。

【図１７】同実施例の第３層配線とパシベーション膜形
成の工程を示す断面図である。

【図１８】ＴＥＯＳ酸化膜にボイドが発生する様子を示
す断面図である。

【図１９】ボイドを残してＴＥＯＳ酸化膜を平坦化する
工程を示す断面図である。

【図２０】好ましいコンタクト形成工程を説明するため
の第１の層間絶縁膜形成までの工程を示す断面図であ
る。

【図２１】第１の層間絶縁膜にコンタクト孔を開口した
工程を示す断面図である。

【図２２】コンタクト孔を通してイオン注入を行う工程
を示す断面図である。

【図２３】イオン注入後のＲＴＡ処理工程を示す断面図
である。

【図２４】ＲＴＡ処理後の配線形成工程を示す断面図で
ある。

【図２５】第１の層間絶縁膜にプラズマ酸化膜を積層形
成する例を示す断面図である。

【図２６】従来の不揮発性メモリの２層配線構造を示す
断面図である。

【図２７】従来の不揮発性メモリの２層配線構造の不都
合を説明するための断面図である。

【符号の説明】

１…シリコン基板、２…不揮発性メモリセル、７…第１
の層間絶縁膜、８…第１層金属配線、９…第２の層間絶
縁膜、９ａ…プラズマ酸化膜、９ｂ…ＴＥＯＳ酸化膜、
９ｃ…プラズマ酸化膜、１０…第２層金属配線、１１…
第３の層間絶縁膜、１１ａ…プラズマ酸化膜、１１ｂ…
ＴＥＯＳ酸化膜、１１ｃ…プラズマ酸化膜、１２…第３
層金属配線、２１…パシベーション膜、２１ａ…ＴＥＯ
Ｓ酸化膜、２１ｂ…プラズマ窒化膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (56)参考文献 特開 平１−155629（ＪＰ，Ａ) 特開 平５−47759（ＪＰ，Ａ) 特開 平５−183062（ＪＰ，Ａ) 特開 平６−188240（ＪＰ，Ａ) 特開 平５−198690（ＪＰ，Ａ) 特開 平３−263874（ＪＰ，Ａ) 特開 平５−226480（ＪＰ，Ａ) 国際公開96／002940（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/768 H01L 21/316 H01L 21/318 H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板と、この半導体基板に集積形
   成された回路素子と、この回路素子上に層間絶縁膜を介
   して形成されたＴｉＮ膜を含む多層配線と、この多層配
   線の最上層を覆って形成されたプラズマＣＶＤにより堆
   積されたシリコン窒化膜を含むパシベーション膜とを有
   する半導体装置において、 前記多層配線の少なくとも一つの第ｎ層目の配線層の下
   地となる層間絶縁膜は、 シランを主原料とするプラズマＣＶＤにより第（ｎ−
   １）層目の配線層の段差を反映する表面段差をもって堆
   積された第１のシリコン酸化膜と、 この第１のシリコン酸化膜上に有機オキシシランを主原
   料とするＣＶＤ又はスピンオングラスにより前記表面段
   差を解消する実質的に平坦な表面をもって堆積され、さ
   らに３００〜４５０℃の熱処理を施すことにより形成さ
   れた第２のシリコン酸化膜と、 前記第２のシリコン酸化膜上にシランを主原料とするプ
   ラズマＣＶＤにより堆積された第３のシリコン酸化膜と
   の堆積構造を有し、 前記多層配線は、その上部に前記第１のシリコン酸化膜
   を堆積する前に、４００℃以下の熱処理を施されたもの
   である ことを特徴とする半導体装置。
2. 【請求項２】 前記多層配線に施される熱処理の温度
   は、３８０〜４００度である請求項１に記載の半導体装
   置。
3. 【請求項３】 半導体基板に回路素子を集積形成する工
   程と、前記回路素子上に層間絶縁膜を介してＴｉＮ膜を
   含む多層配線を形成する工程と、前記多層配線の最上層
   を覆うパシベーション膜としてプラズマＣＶＤによりシ
   リコン窒化膜を形成する工程とを有する半導体装置の製
   造方法において、 前記多層配線のうち少なくとも一つの第ｎ層目の配線層
   の下地となる層間絶縁膜の形成工程は、 シランを主原料とするプラズマＣＶＤにより第１のシリ
   コン酸化膜を堆積形成する工程と、 前記第１のシリコン酸化膜上に有機オキシシランを主原
   料とするＣＶＤ又はスピンオングラスにより第２のシリ
   コン酸化膜を堆積形成する工程と、 前記第２のシリコン酸化膜の表面を３００〜４５０℃の
   熱処理を行う工程と、 前記第２のシリコン酸化膜上にシランを主原料とするプ
   ラズマＣＶＤにより第３のシリコン酸化膜を堆積形成す
   る工程とを有し、 前記多層配線を形成する工程の後、前記第１のシリコン
   酸化膜を堆積する前に、前記多層配線を４００℃以下の
   熱処理する工程を有する ことを特徴とする半導体装置の
   製造方法。
4. 【請求項４】 半導体基板に電荷蓄積層を有する不揮
   発性メモリセルを含む回路素子を集積形成する工程と、 前記回路素子上に層間絶縁膜を介してＴｉＮ膜を含む多
   層配線を形成する工程と、 前記多層配線の最上層を覆ってプラズマＣＶＤにより堆
   積されたシリコン窒化膜を含むパシベーション膜を形成
   する工程とを有する半導体装置の製造方法において、 前記多層配線のうち少なくとも一つの第ｎ層目の配線層
   の下地となる層間絶縁膜の形成工程は、 シランを主原料とするプラズマＣＶＤにより第（ｎ−
   １）層目の配線の段差を反映した表面段差を有する第１
   のシリコン酸化膜を堆積形成する工程と、 前記第１のシリコン酸化膜上に有機オキシシランを主原
   料とするＣＶＤ又はスピンオングラスにより第２のシリ
   コン酸化膜を堆積形成する工程と、 前記第２のシリコン酸化膜の表面を３００〜４５０℃の
   熱処理を行う工程と、 前記第２のシリコン酸化膜上にシランを主原料とするプ
   ラズマＣＶＤにより第３のシリコン酸化膜を堆積形成す
   る工程とを有し、 前記多層配線を形成する工程の後、前記第１のシリコン
   酸化膜を堆積する前に、前記多層配線を４００℃以下の
   熱処理する工程を有する ことを特徴とする半導体装置の
   製造方法。
5. 【請求項５】 前記第２のシリコン酸化膜の表面の熱処
   理を行う工程は、前記第２のシリコン酸化膜の表面を平
   坦化処理した後に行われる請求項３又は４に記載の半導
   体装置の製造方法。
6. 【請求項６】 前記多層配線に施される熱処理の温度
   は、３８０〜４００度である請求項３又は４に記載の半
   導体装置の製造方法。