JPH09252131A

JPH09252131A - 半導体装置の製法

Info

Publication number: JPH09252131A
Application number: JP10337796A
Authority: JP
Inventors: Seiji Hiraide; 誠治平出
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1996-01-10
Filing date: 1996-03-29
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】工程ダメージ回復のための水素アニール処理
において、Ｔｉ層を含む配線材層があっても十分な回復
を可能とする。【解決手段】ＭＯＳ型トランジスタＴを覆う層間絶縁
膜１４の上に最下層としてＴｉ層を有する配線材層から
なるカバー層１６Ｑを形成する。カバー層１６Ｑ及び配
線層１６Ｃ，１６Ｓ，１６Ｄを覆って絶縁膜１４の上に
窒化シリコン等のパッシベーション膜を形成する前に工
程ダメージ回復のための水素アニール処理を行なう。こ
の処理では、水素及び窒素を含む雰囲気で４００〜４５
０［℃］３０［分］程度の熱処理を行なうが、雰囲気中
の水素濃度の下限は、Ｔｉ層がない場合に必要とされる
水素濃度の下限よりもＴｉ層による水素吸蔵量分だけ高
く設定する。カバー層１６Ｑがなく、配線層１６Ｓ，１
６ＤがトランジスタＴに接近配置されている場合にも、
同様の設定にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＯＳ型トラン
ジスタに工程ダメージ回復のために水素含有雰囲気中で
熱処理（水素アニール処理）を施す半導体装置の製法に
関し、特にＴｉ（チタン）層を含む配線材層がある場合
に該Ｔｉ層による水素吸蔵量を考慮してアニール雰囲気
中の水素濃度の下限を高く設定することにより十分な回
復を可能としたものである。

【０００２】

【従来の技術】従来、工程ダメージ回復のためにＭＯＳ
型トランジスタに施される水素アニール処理としては、
水素及び窒素を含む雰囲気中で水素濃度５〜２０
［％］、温度３５０〜４５０［℃］、時間１０〜１３０
［分］の条件で熱処理を行なうものが知られている（例
えば、特開平７−７４１６７号公報参照）。

【０００３】図１６は、従来のＭＯＳ型トランジスタの
一例を示すもので、シリコンからなる半導体基板１の表
面にはフィールド絶縁膜２が形成されると共に絶縁膜２
の素子孔内の半導体表面にはＭＯＳ型トランジスタＴが
形成される。トランジスタＴは、ゲート絶縁膜Ｆと、ゲ
ート電極層Ｇと、電極層Ｇの両側のサイドスペーサＨ
と、不純物濃度が比較的低いソース領域Ｓ₁及びドレイ
ン領域Ｄ₁と、不純物濃度が比較的高いソース領域Ｓ及
びドレイン領域Ｄとを含むもので、いわゆるＬＤＤ（Li
ghtly Doped Drain)構造になっている。

【０００４】絶縁膜２の上にはトランジスタＴを覆って
層間絶縁膜３が形成されると共に絶縁膜３にはホトリソ
グラフィ及びドライエッチング処理によりソース領域
Ｓ，ドレイン領域Ｄにそれぞれ対応した接続孔３Ｓ，３
Ｄが形成される。そして、基板上面にＡｌ合金を被着し
てパターニングすることによりソース配線層４Ｓ及びド
レイン配線層４Ｄが形成される。

【０００５】次に、エッチング等による工程ダメージを
回復させるためにトランジスタＴに前述の水素アニール
処理が施される。そして、絶縁膜３の上に配線層４Ｓ，
４Ｄを覆ってＣＶＤ（ケミカル・ベーパー・デポジショ
ン）法によりＰＳＧ（リンケイ酸ガラス）膜５ａを形成
する。この後、プラズマＣＶＤ法によりＰＳＧ膜５ａ上
に窒化シリコン膜５ｂを形成する。パッシベーション膜
５は、膜５ａ，５ｂにより構成される。

【０００６】上記したような水素アニール処理によれ
ば、工程ダメージを回復させることができる。

【０００７】一方、バリアメタルとしてＴｉ層を有する
配線層を形成する場合、Ｔｉ層による水素吸着を抑制し
て界面準位を低減するために、Ｔｉ層に水素過飽和状態
になるまで水素プラズマ処理を施すことが知られている
（例えば、特開平７−９４６９２号公報参照）。

【０００８】

【発明が解決しようとする課題】上記した水素アニール
処理によると、Ｔｉ層を含む配線材層がＭＯＳ型トラン
ジスタの上方に存在する場合に工程ダメージの回復が十
分でないことが判明した。

【０００９】図１７は、半導体基板１の表面に図１６で
述べたと同様のＭＯＳ型トランジスタＴ₁，Ｔ₂を形成し
た状態を示すものである。基板１の上面には、トランジ
スタＴ₁，Ｔ₂を覆って層間絶縁膜６が形成され、絶縁膜
６上にはトランジスタＴ₁の上方に配線材層４が形成さ
れる。配線材層４は、例えばＡｌ合金からなるもので、
最下層にＴｉ層４ａを有する。トランジスタＴ₁，Ｔ₂に
前述の水素アニール処理を施した後、絶縁膜６の上に配
線材層４を覆って窒化シリコン等のパッシベーション膜
７が形成される。

【００１０】このような製法によると、配線材層４で覆
われていないトランジスタＴ₂については水素アニール
処理により工程ダメージの十分な回復が認められたが、
配線材層４で覆われたトランジスタＴ₁については水素
アニール処理を行なっても工程ダメージの回復が十分と
は認められなかった。本願発明者は、工程ダメージの回
復が十分でないのはＴｉ層４ａが水素を吸蔵するため基
板とゲート絶縁膜との界面でダングリングボンドの終端
が十分になされていないことによるものと考えている。

【００１１】このような事態に対処するため、Ｔｉ層を
被着した後該Ｔｉ層に前述の水素プラズマ処理を施すこ
とが考えられる。しかし、このようにすると、トランジ
スタＴ₁，Ｔ₂のホットキャリア耐性が低下するおそれが
ある。

【００１２】この発明の目的は、ホットキャリア耐性を
低下させることなく工程ダメージを十分に回復させるこ
とができる新規な半導体装置の製法を提供することにあ
る。

【００１３】

【課題を解決するための手段】この発明は、半導体基板
の表面にＭＯＳ型トランジスタを形成する工程と、前記
半導体基板の表面に前記ＭＯＳ型トランジスタを覆って
絶縁膜を形成する工程と、前記絶縁膜の上にＴｉ層を含
む配線材層を被着してパターニングすることにより該配
線材層からなるカバー層又は配線層を形成する工程と、
前記絶縁膜と前記カバー層又は前記配線層とを覆ってパ
ッシベーション膜を形成する工程と、前記パターニング
の後前記パッシベーション膜を形成する前に前記ＭＯＳ
型トランジスタに工程ダメージ回復のために水素を含む
雰囲気中で熱処理を施す工程とを含む半導体装置の製法
において、前記雰囲気中での水素濃度の下限を前記Ｔｉ
層がない場合に必要とされる水素濃度の下限よりも前記
Ｔｉ層による水素吸蔵量分だけ高く設定することを特徴
とするものである。

【００１４】この発明の製法によれば、アニール雰囲気
中の水素濃度をＴｉ層がない場合に必要とされる水素濃
度の下限よりもＴｉ層による吸蔵量分だけ高く設定する
ので、基板表面とゲート絶縁膜との界面ではダングリン
グボンドの終端が十分なされるようになり、工程ダメー
ジの十分な回復が可能となる。

【００１５】

【発明の実施の形態】図１〜７は、この発明に係る半導
体装置の製法を示すもので、各々の図に対応する工程
（１）〜（７）を順次に説明する。図１〜５は、図１１
のＸ−Ｘ’線に沿う断面を示す。

【００１６】（１）例えばシリコンからなるＰ型の半導
体基板１０の表面を選択酸化して酸化シリコンからなる
フィールド絶縁膜１２を形成する。絶縁膜１２は、素子
孔１２Ａと、この孔をＣ字状に取囲む接続孔１２Ｂとを
有する。素子孔１２Ａ内にはＮチャンネルＭＯＳ型トラ
ンジスタＴを形成すると共に、素子孔１２Ｂ内にはＰ⁺
型接続領域ＣＮを形成する。トランジスタＴは、図１６
で述べたと同様のＬＤＤ構造のものであり、図１６と同
様の部分には同様の符号を付して詳細な説明を省略す
る。図１１に示すＧＷは、ゲート電極層Ｇに連続したゲ
ート配線層である。

【００１７】（２）次に、絶縁膜１２の上に接続領域Ｃ
Ｎ及びトランジスタＴを覆って層間絶縁膜１４を形成す
る。すなわち、図８にドレイン部の詳細を示すようにＣ
ＶＤ法により１００［ｎｍ］の厚さのＰＳＧ膜１４ａ及
び１０００［ｎｍ］の厚さのＢＰＳＧ（ボロン・リンケ
イ酸ガラス）膜１４ｂを順次に形成する。そして、ＢＰ
ＳＧ膜１４ｂを覆って回転塗布法等によりＳＯＧ（スピ
ン・オン・ガラス）膜１４ｃを３００［ｎｍ］の厚さに
形成する。ＳＯＧ膜１４ｃは、ＢＰＳＧ膜１４ｂの段差
を埋めて上面がほぼ平坦になるように形成される。この
後、図９に示すようにドライエッチング処理によりＳＯ
Ｇ膜１４ｃ及びＢＰＳＧ膜１４ｂを５００［ｎｍ］の厚
さだけエッチバックし、ＢＰＳＧ膜１４ｂを残存させ
る。絶縁膜１４は、ＰＳＧ膜１４ａと残存するＢＰＳＧ
膜１４ｂとで構成される。

【００１８】（３）次に、絶縁膜１４には、ホトリソグ
ラフィ及びドライエッチング処理により接続領域ＣＮに
対応する接続孔１４Ｃとソース領域Ｓに対応する接続孔
１４Ｓとドレイン領域Ｄに対応する接続孔１４Ｄとを形
成する。

【００１９】（４）次に、絶縁膜１４の上に接続孔１４
Ｃ，１４Ｓ，１４Ｄを覆って配線材層１６を形成する。
すなわち、図１０に詳細を示すようにスパッタ法により
２０［ｎｍ］の厚さのＴｉ層１６ａと１００［ｎｍ］の
厚さのＴｉＮ層１６ｂと３５０［ｎｍ］の厚さのＡｌ合
金（Ａｌ−Ｓｉ−Ｃｕ合金）層１６ｃと１０［ｎｍ］の
厚さのＴｉ層１６ｄと５０［ｎｍ］の厚さのＴｉＮ層１
６ｅとを順次に形成する。Ｔｉ層１６ａは、接触抵抗を
低減するためのもの、ＴｉＮ層１６ｂは、基板１０への
Ａｌの拡散を防ぐためのバリア層、Ｔｉ層１６ｄは、Ａ
ｌ合金層１６ｃの表面の窒化を防ぐためのもの、ＴｉＮ
層１６ｅは、パターニングの際の光反射を防ぐためのも
のである。ＴｉＮ層１６ｂ，１６ｅの代りにＴｉＯＮ層
を用いてもよい。

【００２０】（５）次に、ホトリソグラフィ及びドライ
エッチング処理により配線材層１６をパターニングして
図１１に示すような平面パターンを有する配線層１６
Ｃ，１６Ｓ，１６Ｄ及びカバー層１６Ｑを形成する。配
線層１６Ｃは、１４Ｃ等の多数の接続孔を介して接続領
域ＣＮに接続されるバックゲート配線用のものであり、
配線層１６Ｓは、１４Ｓ等の多数の接続孔を介してソー
ス領域Ｓに接続されるソース配線用のものであり、配線
層１６Ｄは、１４Ｄ等の多数の接続孔を介してドレイン
領域Ｄに接続されるドレイン配線用のものである。カバ
ー層１６Ｑは、トランジスタＴへの水分浸入を抑制する
等の目的で設けられるものである。

【００２１】次に、図５の基板をアニール装置の処理室
に挿入し、トランジスタＴに水素アニール処理を施す。
このときの水素アニール処理は、水素及び窒素を含む雰
囲気中で４００〜４５０［℃］３０［分］の条件で行な
うことができる。この場合、アニール雰囲気中の水素濃
度の下限は、カバー層１６ＱがＴｉ層１６ａを含まない
ときに必要とされる水素濃度の下限よりもＴｉ層１６ａ
による水素吸蔵量分だけ高く設定し、具体的には、後述
する式に従って設定する。

【００２２】（６）次に、絶縁膜１４の上に配線層１６
Ｃ，１６Ｓ，１６Ｄを覆ってプラズマＣＶＤ法により１
５０［ｎｍ］の厚さの酸化シリコン膜１８ａを形成す
る。

【００２３】（７）この後、酸化シリコン膜１８ａを覆
ってプラズマＣＶＤ法により１０００［ｎｍ］の厚さの
窒化シリコン膜１８ｂを形成する。パッシベーション膜
１８は、酸化シリコン膜１８ａ及び窒化シリコン膜１８
ｂにより構成される。

【００２４】ところで、アニール雰囲気中の水素濃度Ｎ
の下限を決定する式は、次のようにして求められる。

【００２５】水素供給量をＨｉｎ、Ｔｉによる水素吸蔵
量をＨｏｕｔ、トランジスタのダメージ回復に必要な最
小水素量をＨｍｉｎとすると、実効水素量Ｈｅｆｆは、
次の数１の式で表わされる。

【００２６】

【数１】Ｈｅｆｆ＝Ｈｉｎ−Ｈｏｕｔ＞Ｈｍｉｎ水素の拡散係数をＤ＝１．５×１０^-10［ｃｍ²／ｓｅ
ｃ］、アニール時間をｔ＝１８００［ｓｅｃ］、表面水
素濃度をＣｓ＝（６．０２×１０²³）／（５５．２×１
０³）×Ｎ、系の面積をＳとすると、水素供給量Ｈｉｎ
は、次の数２の式で表わされる。

【００２７】

【数２】Ｔｉの面積をＳｔ［ｃｍ²］、Ｔｉの膜厚をＴｔ［ｃ
ｍ］、Ｔｉの密度をρ＝４．５２３［ｇ／ｃｍ³］、ア
ボガドロ数をＡ＝６．０２×１０²³、Ｔｉの原子量をｍ
＝４７．９、水素のＴｉ中での固溶度をＫ＝１５［ａｔ
ｏｍ％］とすると、Ｔｉによる水素吸蔵量Ｈｏｕｔは、
次の数３の式で表わされる。

【００２８】

【数３】Ｈｏｕｔ＝Ｓｔ×Ｔｔ×ρ×Ａ／ｍ×Ｋ／（１−Ｋ）／２＝５．０×１０²¹×Ｓｔ×ＴｔＴｉが存在しない場合、Ｎ＝５［％］で回復しているの
で、回復に必要な最小水素量Ｈｍｉｎは、次の数４の式
で表わされる。

【００２９】

【数４】Ｈｍｉｎ＝６．４×１０¹⁵×Ｓ×０．０５−５．０×１０²¹×０＝３．２×１０¹⁴×Ｓ数２〜４のＨｉｎ，Ｈｏｕｔ，Ｈｍｉｎを用いると、実
効水素量Ｈｅｆｆは、次の数５の式で表わされる。

【００３０】

【数５】数５の式からＮを求めると、次の数６の式となる。

【００３１】

【数６】Ｎ＞７．８×１０⁵×（Ｓｔ／Ｓ）×Ｔｔ＋
０．０５ここで、（Ｓｔ／Ｓ）をＴｉのパターン率Ｐとすると、
次の数７の式が得られる。

【００３２】

【数７】Ｎ＞７．８×１０⁵×Ｐ×Ｔｔ＋０．０５Ｔｉのパターン率Ｐは、水素の拡散長６０［μｍ］を半
径とする円内でＴｉパターンが占める割合であり、例え
ば図１１のカバー層１６ＱについてＴｉ層１６ａのサイ
ズＡ，Ｂをそれぞれ４０［μｍ］，２０［μｍ］とする
と、次の数８の式で求められる。

【００３３】

【数８】Ｐ＝Ｔｉ層１６ａの面積／円の面積＝（４０×２０）／（π×６０²）＝０．０７１次の表１は、Ｔｉ層１６ａについて膜厚を２０［ｎｍ］
又は４０［ｎｍ］にすると共に、平面パターンを「リン
グ」，「メッシュ」又は「パッド」にしてＴｉのパター
ン率及び最小限必要な水素濃度をそれぞれ数８及び数７
の式に従って算出した結果を示すものである。なお、表
１では、Ｔｉのパターン率及び必要水素濃度を百分率で
表示してある。

【００３４】

【表１】ここで、パターンについて「なし」は、Ｔｉ層１６ａを
設けない場合であり、「パッド」は、図１１に示すよう
に孔のない方形状のカバー層１６Ｑと同一パターンでＴ
ｉ層１６ａを設けた場合であり、「リング」は、図１２
に示すように中央部に孔Ｒを設けたカバー層１６Ｑ₁と
同一パターンでＴｉ層１６ａを設けた場合であり、「メ
ッシュ」は、図１３に示すように中央部にラインＬ及び
スペースＳＰを設けたカバー層１６Ｑ₂と同一パターン
でＴｉ層１６ａを設けた場合である。図１１〜１３にお
いて、カバー層１６Ｑ，１６Ｑ₁，１６Ｑ₂に関する寸法
Ａ，Ｂ，Ａ₁，Ｂ₁と、ゲート長Ｌ及びゲート幅Ｗを例示
すると、Ａ＝４０［μｍ］、Ｂ＝２０［μｍ］、Ａ₁＝
３０［μｍ］、Ｂ₁＝１２［μｍ］、Ｌ＝０．５［μ
ｍ］、Ｗ＝２０［μｍ］である。

【００３５】次の表２は、表１に示したＴｉ膜厚及びパ
ターンの組合せに係るサンプル毎に水素濃度Ｎを５
［％］，１０［％］，２０［％］のように変更して水素
アニール処理を行なった後、サブスレッショルドスロー
プＳＳ［ｍＶ／ｄｅｃａｄｅ］を測定した結果を示すも
のである。

【００３６】

【表２】ここで、「パッド」のサンプルは、アニール雰囲気中の
水素濃度は別にして図１〜７に関して前述したと同様の
工程で製作されたものである。パターン「なし」のサン
プルは、Ｔｉ層１６ａをなくした点でのみ「パッド」の
サンプルと異なるもの、「リング」のサンプルは、Ｔｉ
層１６ａを図１２のパターンにした点でのみ「パッド」
のサンプルと異なるもの、「メッシュ」のサンプルは、
Ｔｉ層１６ａを図１３のパターンにした点でのみ「パッ
ド」のサンプルと異なるものである。

【００３７】通常、水素アニール処理後のサブスレッシ
ョルドスロープ値は、８７［ｍＶ／ｄｅｃａｄｅ］より
小であれば回復十分と判断される。表２において、網か
けした数値は、表１に示した必要水素濃度以上の水素濃
度でアニールした場合のもので、８７［ｍＶ／ｄｅｃａ
ｄｅ］より小の条件を満足しており、工程ダメージの回
復が十分であることがわかる。

【００３８】図１４は、この発明の他の実施形態に係る
ＭＯＳ型トランジスタを示すもので、図１５のＸ−Ｘ’
線に沿う断面に相当する。図１４，１５において、図１
〜７と同様の部分には同様の符号を付して詳細な説明を
省略する。

【００３９】図１４，１５の実施形態の特徴とするとこ
ろは、カバー層１６Ｑをなくし、ソース配線層１６Ｓ及
びドレイン配線層１６ＤをトランジスタＴのゲート部Ｔ
_Gの近傍に配置したことである。図１５において、ＳＣ
及びＤＣは、配線層１６Ｓのソース領域Ｓに対するコン
タクト部及び配線層１６Ｄのドレイン領域Ｄに対するコ
ンタクト部をそれぞれ示す。

【００４０】図１４，１５に示した構成においても、配
線層１６Ｓ．１６Ｄが最下層としてＴｉ層を含んでいる
ので、前述したカバー層１６Ｑの場合と同様に水素アニ
ール処理において工程ダメージの回復が十分でない。そ
こで、Ｔｉ層による水素吸蔵量を考慮してアニール雰囲
気中の水素濃度の下限を高く設定すると、工程ダメージ
を十分に回復可能となる。

【００４１】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。

【００４２】（１）配線層１６Ｃ，１６Ｓ，１６Ｄにあ
ってはＴｉ層１６ａに相当するＴｉ層が存在すると共
に、カバー層１６Ｑ，１６Ｑ₁，１６Ｑ₂にあってはＴｉ
層１６ｄに相当するＴｉ層が存在する。これらのＴｉ層
については、数７の式の導出過程で水素吸蔵量を考慮し
なかったが、考慮するようにしてもよい。

【００４３】（２）この発明は、絶縁膜１４より上に１
層の配線がある場合に限らず、２層以上の配線がある場
合にも適用可能である。

【００４４】（３）カバー層は、配線層から分離した例
を示したが、配線層に連続していてもよい。

【００４５】（４）水素アニール処理は、パッシベーシ
ョン膜１８を形成する前に行なっているが、パッシベー
ション膜がＰＳＧ等の水素を通す膜であれば、パッシベ
ーション膜を形成した後に水素アニール処理を行なって
もよい。

【００４６】

【発明の効果】以上のように、この発明によれば、アニ
ール雰囲気中での水素濃度の下限をＴｉ層による水素吸
蔵量を考慮して高く設定するようにしたので、工程ダメ
ージの回復が十分となる効果が得られるものである。

【００４７】また、水素プラズマ処理を用いるものでは
ないので、ホットキャリア耐性が低下するおそれがな
い。

【図面の簡単な説明】

【図１】この発明に係る半導体装置の製法におけるＭ
ＯＳ型トランジスタ形成工程を示す基板断面図である。

【図２】図１の工程に続く層間絶縁膜形成工程を示す
基板断面図である。

【図３】図２の工程に続く接続孔形成工程を示す基板
断面図である。

【図４】図３の工程に続く配線材層形成工程を示す基
板断面図である。

【図５】図４の工程に続く配線パターニング工程を示
す基板断面図である。

【図６】図５の工程に続く酸化シリコン膜形成工程を
示す基板断面図である。

【図７】図６の工程に続く窒化シリコン膜形成工程を
示す基板断面図である。

【図８】層間絶縁膜形成のための絶縁材被着工程を示
す基板断面図である。

【図９】図８の工程に続くエッチバック工程を示す基
板断面図である。

【図１０】配線材層形成のための導電材被着工程を示
す基板断面図である。

【図１１】図１〜５に対応するＭＯＳ型トランジスタ
を示す平面図である。

【図１２】カバー層の平面パターンの他の例を示す平
面図である。

【図１３】カバー層の平面パターンの更に他の例を示
す平面図である。

【図１４】この発明の他の実施形態に係るＭＯＳ型ト
ランジスタを示す断面図である。

【図１５】図１４のトランジスタのソース配線層及び
ドレイン配線層を示す平面図である。

【図１６】従来のＭＯＳ型トランジスタを示す基板断
面図である。

【図１７】従来の水素アニール工程の問題点を説明す
るための基板断面図である。

【符号の説明】

１０：半導体基板、１２，１４：絶縁膜、１６：配線材
層、１６Ｃ，１６Ｓ，１６Ｄ：配線層、１６Ｑ，１６Ｑ
₁，１６Ｑ₂：カバー層、１８ａ：酸化シリコン膜、１８
ｂ：窒化シリコン膜、１８：パッシベーション膜、Ｔ：
ＭＯＳ型トランジスタ。

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面にＭＯＳ型トランジスタ
を形成する工程と、前記半導体基板の表面に前記ＭＯＳ型トランジスタを覆
って絶縁膜を形成する工程と、前記絶縁膜の上にＴｉ層を含む配線材層を被着してパタ
ーニングすることにより該配線材層からなるカバー層又
は配線層を形成する工程と、前記絶縁膜と前記カバー層又は前記配線層とを覆ってパ
ッシベーション膜を形成する工程と、前記パターニングの後前記パッシベーション膜を形成す
る前に前記ＭＯＳ型トランジスタに工程ダメージ回復の
ために水素を含む雰囲気中で熱処理を施す工程とを含む
半導体装置の製法であって、前記雰囲気中での水素濃度の下限を前記Ｔｉ層がない場
合に必要とされる水素濃度の下限よりも前記Ｔｉ層によ
る水素吸蔵量分だけ高く設定することを特徴とする半導
体装置の製法。
【請求項２】前記Ｔｉ層の厚さをＴｔ［ｃｍ］とし、
水素の拡散長６０［μｍ］を半径とする円内で求めた前
記Ｔｉ層のパターン率をＰ＝前記Ｔｉ層の面積／前記円
の面積としたとき、前記雰囲気中の水素濃度の下限を
７．８×１０⁵×Ｐ×Ｔｔ＋０．０５なる式に従って設
定する請求項１記載の半導体装置の製法。
【請求項３】前記配線材層は、前記Ｔｉ層を前記絶縁
膜に接する最下層として含んでいる請求項１又は２記載
の半導体装置の製法。