KR100287266B1 - 실리콘산화막형성방법및모스트랜지스터의게이트산화막 - Google Patents

실리콘산화막형성방법및모스트랜지스터의게이트산화막 Download PDF

Info

Publication number
KR100287266B1
KR100287266B1 KR1019930029509A KR930029509A KR100287266B1 KR 100287266 B1 KR100287266 B1 KR 100287266B1 KR 1019930029509 A KR1019930029509 A KR 1019930029509A KR 930029509 A KR930029509 A KR 930029509A KR 100287266 B1 KR100287266 B1 KR 100287266B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
semiconductor substrate
forming
dielectric breakdown
Prior art date
Application number
KR1019930029509A
Other languages
English (en)
Inventor
스즈키아추시
가시와기아키히데
도쿠나가가주히코
스즈키도시히코
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8683693A external-priority patent/JPH06244173A/ja
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Application granted granted Critical
Publication of KR100287266B1 publication Critical patent/KR100287266B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Abstract

본 발명의 목적은 타이밍제로 절연파괴(TZDB)특성 및 경시절연파괴(TDDB)특성에 훌륭하고 실리콘 산화막이 형성되는 영역의 반도체기판에 포함되는 결함을 감소시켜 얻는 실리콘 산화막의 형성방법을 제공한다.
실리콘 산화막의 형성방법은 (가) 수소가스 100%의 분위기중에서 1150℃ 이상의 온도로 반도체기판(10)의 열처리를 하는 공정과, (나) 반도체기판(10)위에 산화막에서 실리콘 산화막(14)을 형성한후 할로겐원소를 함유하는 불활성가스분위기중에서 실리콘 산화막(14)을 열처리하는 공정에서 이룬다.
가습산화법은 파이로제닉 산화법이라고 하는 것이 바람직하다. 또 할로겐원소는 염소인 것이 바람직하다.

Description

실리콘 산화막 형성방법 및 모스트랜지스터의 게이트 산화막
제1도는 본 발명의 실리콘 산화막의 형성방법을 설명하기 위한 반도체기판 등의 모식적인 일부단면도이다.
제2도는 제1도에 이어서 MOS트랜지스터의 형성방법을 설명하기 위한 반도체기판 등의 모식적인 일부단면도이다.
제3도는 실시예 및 비교예 1∼비교예 3에서 설명된 방법으로 형성된 실리콘 산화막의 타임제로 절연파괴(TZDB) 특성의 평가결과를 나타내는 도면이다.
제4도는 타임제로 절연파괴(TZDB)특성의 평가를 위하여 사용한 회로의 모식도이다.
제5도는 실시예 및 비교예 1~비교예 3에서 설명한 방법으로 형성된 실리콘 산화막의 타임제로 절연파괴(TZDB)평가에 있어서의 절연파괴전압의 분포를 나타내는 도면이다.
제6도는 비교예 4 및 비교예 5에서 설명한 방법으로 형성된 실리콘 산화막의 타임제로 절연파괴(TZDB)평가에 있어서의 절연파괴전압의 분포를 나타내는 도면이다.
제7도는 실시예 및 비교예 1에서 설명한 방법으로 형성된 실리콘 산화막의 시간종속 절연파괴(TDDB) 특성의 평가결과를 나타내는 도면이다.
제8도는 시간종속 절연파괴(TDDB)특성의 평가를 위하여 사용한 회로의 모식적인 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 12 : 소자분리영역
14 : 실리콘 산화막 16 : 게이트전극
18 : 소스·드레인영역 20 : 층간절연층
22 : 개구부 24 : 배선
본 발명은 반도체 기판상의 실리콘 산화막(SiO2막)의 형성방법에 관한 것이다. 모스(MOS)반도체장치의 제조에 있어서는 산화막으로 이루어진 게이트 산화막을 반도체 기판상에 형성할 필요가 있다. 게이트 산화막의 특성은 그 형성분위기의 영향을 강하게 받는다. 예를 들면, 실리콘 산화 막으로 이루는 산화막의 형성방법으로서 건조산화법 및 가습산화법을 들 수 있다. 건조산화법은 가열된 실리콘기판에 충분히 건조한 고순도의 산소를 공급함으로서 실리콘기판 표면에 실리콘 산화막을 형성하는 방법이다. 또, 가습산화법은 수증기를 포함한 고온의 케리어가스를 실리콘기판에 공급하므로서 실리콘기판 표면에 실리콘 산화막을 형성하는 방법이다.
가습산화법의 일종으로 파이로제닉 산화법이 있다. 이 방법은 가습산화법의 재현성을 높이고 또한 수량의 관리를 불필요로 하기 때문에, 순수한 수소를 연소시켜서 수분을 만드는 방법이다. 파이로제닉 산화법은 물에 기인한 전자트랩(Trap)을 많이 포함하기 때문에, 건조산화법에 비해서 핫케리어 내성이 떨어졌지만, 실리콘 산화막의 절연내압 특성이나 장기신뢰성이 훌륭하게 되고, 금후 본격적으로 양산화가 진척되어 있는 플래시 메모리(flash memory)에도 채용되어 있다는 보고도 있다.
HCl, Cl2, CCl4, C2HCl3, CH2Cl2, C2H3Cl3등의 염소 혹은 그 다른 할로겐원소를 함유하는 화합물 등을 포함한 산화분위기 중에서 건조산화법에 의해 실리콘 산화막을 형성하는 경우, 이하의 이점이 얻어지는 것이 알려져 있다. 또한, 이와 같은 방법을 이하 염산산화법이라고 부른다.
(A) 실리콘 산화막 중의 알카리금속 불순물의 중화 또는 게터링크(Cotter Link)
(B) 적층결함의 감소
(C) 단시간에 평가되는 절연파괴의 지표인 타임제로 절연파괴(Time-Zero Dielectric Breakdown, TZDB) 특성의 향상
(D) 채널이동도의 향상
한편, 형성된 실리콘 산화막을 질소나 아르곤등의 불활성가스 중에서 800∼1000℃로 30분정도 열처리하면 실리콘 산화막과 실리콘기판의 계면에 있어서 이하의 점이 개선되는 것으로 알려져 있다.
(E) 고정전하의 저감
(F) 계면준위밀도의 저감
실리콘 산화막의 장기신뢰성의 지표로서 시간종속 절연파괴(Time Depend Dielectric Breakdown, TDDB) 특성이 있다. 이 시간종속 절연파괴는 전류스트레스(Stress) 또는 전압스트레스를 인가한 순간에는 파괴되지 않지만, 스트레스인가 후 어느 시간 경과하고부터 실리콘 산화막에 절연파괴가 생기는 현상이다.
가습산화법에 의해 형성된 실리콘 산화막은 건조산화법에 의해 형성된 실리콘 산화막보다도 시간종속 절연파괴(TDDB)특성이 훌륭하다. 즉, 가습산화법에 의해 형성된 실리콘 산화막쪽이 장기신뢰성이 높다라고 말할 수 있다. 그 이유는 실리콘 산화막중의 -OH나 -SiOHx가 시간종속 절연파괴(TDDB) 특성의 향상에 기여하고 있기 때문이라고 생각되고 있다.
건조산화법의 일종인 염산산화법은 타임제로 절연파괴(TZDB)특성의 상향에는 기여하고 있지만, 시간종속 절연파괴(TDDB) 특성을 향상시킬 수 없다는 문제가 있다. 또, 염산산화법은 장치나 산화막 형성조건의 관리가 어렵다는 문제도 있다.
가습산화법에 의해 형성된 실리콘 산화막은 상술과 같이 시간종속 절연파괴(TDDB) 특성이 훌륭하다. 그리고, 이와 같은 실리콘 산화막을 질소나 아르곤등의 불활성가스 중에서 열처리한 경우, 상술의(E), (F)라고 한 개선은 인정하지만, 타임제로 절연파괴(TZDB)특성이 염산산화법에 의해 형성된 실리콘 산화막보다도 저하한다는 문제가 있다.
절연막을 형성한 후, 예를 들면 질소를 함유하는 반응성 가스분위기 하에서 절연막을 가열처리하는 것을 특징으로 하는 절연막 형성방법이, 예를 들면 일본 특개평 3-219632호 공보에 개시되어 있다. 이 절연막 형성방법에 있어서, 절연막은 적외선램프에 의한 급속가열에 의해 형성된다. 즉, 소위 건조산화법에 의해 절연막이 형성된다. 따라서, 이 절연막 형성방법에 의해 얻어지는 실리콘 산화막의 시간종속 절연파괴(TDDB) 특성은 가습산화법에서 얻어지는 실리콘 산화막의 시간종속 절연파괴(TDDB) 특성보다도 떨어진다는 문제가 있다. 또, 이 절연막 형성방법은 절연막 형성 중에 미결합수 등에 기인하는 막결함을 저감하는 것을 목적으로 하고, 타임제로 절연파괴(TZDB)특성이나 시간종속 절연파괴(TDDB)특성의 향상을 목적으로 한 것은 아니다. 즉, 가열처리를 1000℃×20초간 소위 RTA법에서 하고, 절연막과 기판의 경사면 근방에 SiClx에서 이루는 도핑층을 형성한다.
이상의 방법, 종래의 건조막 산화법 혹은 가습산화법에서는 타임제로 절연파괴(TZDB)특성 및 시간종속 절연파괴(TDDB) 특성의 양편의 특성을 만족하여 얻은 실리콘 산화막을 형성할 수 없다.
본 출원인은 일본 평성 5년 3월 23일부로 특허출원한 일본 특원평 5-86836호에 있어서, 타임제로 절연파괴(TZDB)특성 및 시간종속 절연파괴(TDDB) 특성의 양편의 특성을 만족하여 얻은 실리콘 산화막의 형성방법을 제안하였다. 이 실리콘 산화막의 형성방법은 효과적이지만, 이하에 설명하는 문제를 해결하기에 미칠 수 없다.
게이트 산화막의 특성은 그 형성분위기의 영향을 받을 뿐만 아니라 반도체기판의 영향도 강하게 받는다. 즉, 기판중의 적층결함이나 산소석출물 등의 미소결함은 게이트 산화막의 특성열화의 요인으로 된다. 이 문제는 옛날부터 고온 열처리에 의한 더뉴디드존(Denuded Zone, 과포화산소의 바깥쪽확산에 의해 형성되는 무결함층)의 형성에 의해 처리되어 끝났다. 그렇지만, 현재 MOS반도체장치의 제조에 이용되는 CZ실리콘 웨이퍼에는 프로세스의 열처리로 유기되는 각종 미소결함의 외에 단결정으로 돌아올 때에 형성되어 비교적 고온의 열처리에서도 소멸하지 않는 잔유결함이 105~106개/cm3정도 존재하는 것이 판명되어 왔다. 이 결함은 게이트 산화막에 거둬들이면 내압열화의 결함으로서 작용하고, 타임제로 절연파괴(TZDB)특성의 B모드불량을 증가시킨다.
돌아오는 속도를 지연한 단결정에서 제조된 반도체기판, 혹은 에피텍셜(Epitaxial) 반도체기판 등은 실리콘 산화막의 절연내압 특성을 기판의 물리적인 성질면에서 향상시킬 수 있도록 되어 있다. 그렇지만, 이들의 반도체기판은 제조비용이 높다.
또, 돌아오는 속도를 지연한 단결정에서 제조된 반도체기판에 관해서는 반도체장치 제조프로세스의 열처리에 의해 특성이 좌우되는 것이 생각되기 때문에, 실용적인 효과의 유무는 명확하지 않다.
따라서, 본 발명의 목적은 타임제로 절연파괴(TZDB)특성 및 시간종속 절연파괴(TDDB)특성이 훌륭하고, 실리콘 산화막이 형성되는 영역의 반도체기판에 포함되는 결함을 감소시켜 얻는 실리콘 산화막의 형성방법 및 이러한 실리콘 산화막의 형성방법에 의거한 MOS트랜지스터의 게이트 산화막을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 실리콘 산화막의 형성방법은,
(가) 수소가스 100%의 분위기중에서 1150℃이상의 온도로 반도체기판의 열처리를 하는 공정과,
(나) 반도체 기판상에 가습산화법에서 실리콘 산화막을 형성한 후, 할로겐원소를 함유하는 불활성가스 분위기 중에서 실리콘 산화막을 처리하는 공정으로 이루는 것을 특징으로 한다.
(가)의 공정에 있어서의 열처리 온도가 1150℃미만에서는, 후에 설명하는 바와 같이 반도체기판의 특성향상을 기대할 수 없다. 이 열처리의 온도는 할 수 있는 범위가 높은 것이 바람직하지만, 그 상한은 반도체기판의 융점이나 열처리장치에 있어서의 상한온도에 의존한다. 또, 열처리의 시간은 10∼600분 정도이면 좋다.
반도체기판은 초크랄스키법(Czochralski method)(CZ법) 또는 자장중 인상법(MCZ법)에 의해 제작된 반도체기판인 것이 바람직하다.
가습산화법은 파이로제닉 산화법으로 하는 것이 바람직하다. 또, 할로겐원소로서 염소, 브롬, 불소를 들 수 있지만, 그 중에서 염소인 것이 바람직하다. 불활성가스 중에 함유되는 할로겐원소의 형태로서는, 예를 들면 HCl, CCl4, C2HCl3, Cl2, HBr, NF3를 들 수 있다. 불활성가스중의 할로겐원소의 함유율은 분자 또는 화합물의 형태를 기준으로 하고, 0.001∼10용량%, 바람직하게는 0.005~10용량%, 더욱 바람직하게는 0.02∼10용량%이다. 예를 들면, 염산가스를 이용하는 경우 불활성가스중의 염산가스 함유율은 0.02∼10용량%인 것이 바람직하다.
또, (나)의 공정에 있어서의 열처리는 로(爐)아닐(Anneal)처리인 것이 바람직하다.
열처리의 온도는 800∼1200℃, 바람직하게는 800∼1000℃, 더욱 바람직하게는 800∼900℃이다. 또, 열처리의 시간은 5∼60분, 바람직하게는 10∼40분, 더욱 바람직하게는 20∼30분이다. 불활성 가스로서는 질소가스, 아르곤가스 등을 예로 들 수 있다.
본 발명의 MOS트랜지스터 게이트 산화막은 상기의 실리콘 산화막의 형성방법에 의해 형성된 실리콘 산화막으로 이룬다.
본 발명의 실리콘 산화막의 형성방법에 있어서는 수소가스 100%의 분위기 중에서, 1150℃이상의 온도로 반도체기판의 열처리를 한다. 이것에 의해, 반도체기판의 표층부분에 있어서, 단결정 돌아올 때의 잔유결함인 실리콘 산화물이 수소의 환원작용에 의해 분해하고, 동시에 과포화산소의 바깥편 확산도 생긴다. 그 결과, 반도체 장치의 제조프로세스 중의 열처리에 의한 산소석출물의 형성을 억제할 수 있다. 따라서, 예를 들면 CZ법 또는 MCZ법에 의해 제작되고, 또한 이와 같은 수소가스에 의한 처리를 했던 반도체 기판을 이용한 경우, 반도체소자가 형성되는 영역인 기판표면에서 깊이 수십 ㎛의 영역은 게이트 산화막의 형성공정을 포함한 반도체장치의 제조프로세스를 통하여 완전히 무결함인채 혹은 약간의 결함밖에 존재하지 않는 상태가 유지된다. 이 때문에, 반도체기판에 기인한 실리콘 산화막의 특성열화(예를 들면, 절연내압의 열화)는 생기지 않는다.
더구나, 실리콘 산화막은 가습산화법에서 형성되므로, 얻어진 실리콘 산화막은 시간종속 절연파괴(TDDB)특성으로 훌륭하다. 또, 할로겐원소를 함유하는 불활성가스 분위기 중에서 실리콘 산화막을 열처리하므로, 얻어진 실리콘 산화막은 타임제로 절연파괴(TZDB)특성에 훌륭하게 된다.
이하 실시예에 의거하고, 제1도 내지 제3도를 참조하여 본 발명의 실리콘 산화막의 형성방법을 설명한다.
먼저, 기판산소농도 1.45×1018원자/Cm3(ASTM F 121-1927에 의한다) 기판저항을 10ΩCm의 (100)CZ실리콘 밀러웨이퍼로 이루어진 반도체기판(10)에 대하여 수소가스 100%의 분위기 중에서 1200℃×1시간의 열처리를 하였다(제1(a)도참조).
그 후 종래의 방법에 의해 반도체기판(10)에 소자분리영역(12)을 형성하였다.
다음으로, 반도체기판(10)의 표면에 가습산화법의 일종인 종래의 파이로제닉 산화법에 의해 두께 10nm의 실리콘 산화막(14)을 형성하였다(제1(b)도참조). 파이로제닉 산화법의 조건은 예를 들면 이하와 같이 할 수 있다. 또한, 필요에 따라서 실리콘 산화막(14)의 형성전에 반도체기판 표면의 청정화(화학약품이나 순수한 물을 이용한 세정 등)를 한다.
기판온도 : 850℃
다음으로, 할로겐원소를 함유하는 불활성가스 분위기중에서 실리콘 산화막(14)을 열처리하였다(제1(c)도참조). 구체적으로는, 염산가스를 0.1용량%함유하는 질소가스 분위기 중에서 850℃×30분간의 열처리조건에서 실리콘 산화막(14)을 열처리하였다. 열처리에는 퍼니스(Furnace)장치를 이용하였다. 이것에 의해 실리콘 산화막(14)의 표면근방에 할로겐원소를 많이 포함한 층이 형성된다고 추정된다. 이렇게 실리콘 산화막(14)으로 이루는 MOS트랜지스터를 위한 게이트 산화막이 형성된다.
그 후, 공지의 CVD기술, 포토리소그래피(photo-lithography) 기술 및 드라이에칭 기술을 이용하여 실리콘 산화막(14)위에 폴리실리콘 및 텅스텐 실리사이드로 이루는 폴리사이드 구조의 게이트전극(16)을 형성하고, MOS캐패시터라고 한다(제2(a)도참조).
다음으로, 이온주입을 하는 반도체기판(10)에 소스·드레인영역(18)을 형성하고, 그후 공지의 CVD법에 의해 전면에 층간절연층(20)을 형성한 후, 포토리소그래피 기술 및 드라이에칭 기술에 의해 층간절연층(20)에 개구부(22)를 형성한다. 그 다음에, 개구부(22)내를 포함한 층간절연층(20)위에, 예를 들면 알루미늄합금으로 이루는 배선층을 스패터(Spatter)법 등에 의해 퇴적시키고, 이러한 배선층을 포토리소그래피 기술 및 드라이에칭 기술에 의해 패터닝하여 배선(24)을 형성한다(제2(b)도참조). 이렇게 해서, MOS트랜지스터를 완성시킨다.
비교예 1의 실리콘 산화막의 형성방법은 실시예와 동일형태의 반도체기판(10)을 이용하였지만, 반도체기판(10)에 대해 수소가스 분위기 중에서의 열처리를 하지 않는 점이 실시예와 상위하다. 반도체기판(10)의 표면에의 실리콘 산화막(14)의 형성, 할로겐원소를 함유하는 불활성가스 분위기 중에서의 실리콘 산화막(14)의 열처리는 실시예와 동일하게 하였다.
비교예 2의 실리콘 산화막의 형성방법은 실시예와 동일형태의 반도체기판(10)을 이용하였지만, 실리콘 산화막(14)을 형성한 후 질소가스 분위기 중에서(즉, 할로겐 원소를 함유하지 않는 불활성가스 분위기 중에서) 실리콘 산화막(14)을 열처리한 점이 실시예와 상위하다. 반도체기판(10)에 대하여 수소가스 분위기 중에서의 열처리를 행한 후, 반도체기판(10)의 표면에 실리콘 산화막(14)을 형성하는 점은 실시예와 동일하다.
비교예 3의 실리콘 산화막의 형성방법은 실시예와 동일형태의 반도체기판(10)을 이용하였지만, 반도체기판(10)에 대하여 수소가스 분위기 중에서 열처리를 하지 않는 점 및 질소가스 분위기 중에서(즉, 할로겐원소를 함유하지 않는 불화성가스 분위기 중에서) 실리콘 산화막(14)을 열처리한 점이 실시예와 상위하다. 반도체기판(10)의 표면에의 실리콘 산화막(14)의 형성은 실시예와 동일하게 하였다.
비교예 4에 있어서는 초크랄스키법에서 단결정의 돌아오는 속도를 지연(통상의 1/2의 돌아오는 속도)하여 제조한 단결정으로 제조한 반도체기판을 이용한 점을 제외하고, 비교예 1과 동일의 방법으로 실리콘 산화막을 형성하였다.
비교예 5에 있어서는 비교예 4와 동일형태의 반도체기판을 이용한 점을 제외하고, 비교예 3과 동일의 방법으로 실리콘 산화막을 형성하였다.
실시예 및 비교예 1∼비교예 3에서 얻어진 MOS캐패시터의 게이트 산화막(실리콘 산화막(14))의 타임제로 절연파괴(TZDB)특성을 제3도에 나타낸다.
타임제로 절연파괴(TZDB)특성을 이하의 방법에서 평가하였다. 1매의 반도체 기판(10)에 100개의 MOS캐패시터를 제작하였다. 또, 게이트 산화막(실리콘 산화막(14))의 위에 형성한 게이트전극(16)의 면적은 5mm2라고 하였다. 평가에는 2매의 반도체기판을 사용한다. 제4도에 모식적으로 도시하는 회로를 만들고, 게이트전극(16)에 인가하는 전압(V)을 증가시키고, 회로를 흐르는 전류(I)를 측정하였다.
전류(I)가 판정전류IJ(=0.1μA)로 되었을 때의 전압(VJ)을 측정하고, VJ를 인가전계에 환산한다. 인가전계가 8MV/Cm를 넘는 MOS캐패시터의 개수를 세고(즉 소위
C모드합격품의 수를 세고) 백분율로 환산한 수치를 제3도에 나타낸다.
제3도에서 분명한 바와 같이 실시예에서 얻어진 MOS캐패시터 시료의 C모드 합결율이 가장 높았다.
실시예 및 비교예 1∼비교예 5에서 얻어진 MOS캐패시터 시료의 타임제로 절연파괴(TZDB)평가에 있어서의 절연파괴전압의 분포를 제5도 및 제6도에 나타낸다.
실시예에서 얻어진 MOS캐피시터시료가 절연파괴전압이 가장 높은 전압측에 분포된 분포패턴을 가지고 있고, 실시예의 게이트 산화막(실리콘 산화막)이 가장 훌륭한 특성을 나타내고 있었다.
실시예 및 비교예 1에서 얻어진 MOS캐패시터의 시간종속 절연파괴(TDDB)특성을 제7도에 나타낸다.
시간종속 절연파괴(TDDB)특성을 이하의 방법으로 평가하였다. 1매의 반도체 기판(10)에 50개의 MOS캐패시터를 제작하였다. 또, 게이트 산화막(실리콘 산화막(14))의 위에 형성한 게이트전극(16)의 면적을 0.1mm2라고 하였다. 평가에는 2매의 반도체기판을 사용하였다. 제8도에 모식적으로 도시하는 회로를 만들고, 게이트전극(16)에 정전류(J = 0.2A/Cm2)스트레스를 인가하는 정전류 스트레스법에 의해 소위 쿨롬 브레이크다운(Coulomb Break Down)(QBD)을 측정하였다. 여기서, QBD는 J(A/Cm2)로 절연파괴에 이를 때까지의 시간 tBD의 적으로 나타내어진다. 제7도는 누적불량율(P)과 QBD의 관계의 웨이블(Weibull) 확률분포표시를 나타낸 도면이다.
제7도에서 분명한 바와 같이, 실시예에서 형성된 게이트 산화막(실리콘 산화막(14))의 시간종속 절연파괴(TDDB)특성은 비교예 1에서 형성된 게이트 산화막(실리콘 산화막)의 시간종속 절연파괴(TDDB)특성보다도 훌륭하게 된다. 즉, 수소가스 100%의 분위기중에서 1150℃이상의 온도에서 반도체기판의 열처리를 함으로서, 한층 훌륭한 시간종속 절연파괴(TDDB)특성을 얻을 수 있다.
이상 본 발명을 가장 적절한 실시예에 의거해서 설명했지만, 본 발명은 실시예에 한정되지 않는다. 가습산화법으로서 산소, 질소, 아르곤등의 케리어가스에 수증기를 혼합 혹은 건조산소를 물(水)버블러(Bubbler)에 통하는 종래의 가습산화법을 채용할 수 있다. 또, 파이로제닉 산화범의 조건이나 열처리의 조건, 실리콘 산화막의 두께, 불활성가스의 종류, 할로겐원소의 종류나 형태는 예시이고 적절하게 변경할 수 있다.
실리콘 산화막은 단층으로 구성되어 있어도, 복수층으로 구성되어 있어도 좋다.
실리콘 산화막이 복수층으로 구성되어 있는 경우, 반도체기판 표면에 형성되는 실리콘 산화막의 층이 본 발명의 실리콘 산화막의 형성방법에 의해 형성되어 있으면 좋다. 또, 나머지의 층은 염산산화법을 포함한 건조산화법, 가압산화법, 분압산화법, 희석산화법, 저온산화법, RTP(급속열처리에 의한 산화법)등의 종래의 산화법으로 형성할 수 있다.
본 발명의 실리콘 산화막의 형성방법에 의해 형성되는 실리콘 산화막은, 종래의 가습산화법 혹은 일본 특원평 5-86836호에서 제안한 실리콘 산화막의 형성방법과 비교하여 훌륭한 타임제로 절연파괴(TZDB)특성 및 시간종속 절연파괴(TDDB)특성을 가지고 있다. 또 실리콘 산화막의 형성을 종래의 가습산화법으로 하면 좋고, 산화조건의 관리를 염산산화법보다도 용이하게 할 수 있다.

Claims (8)

  1. (가) 수소가스 100%의 분위기중에서 1150℃이상의 온도로 반도체기판의 열처리를 하는 공정과, (나) 반도체기판상에 가습산화법에서 실리콘 산화막을 형성한후 할로겐원소를 함유하는 불활성가스 분위기중에서 이 실리콘 산화막을 열처리하는 공정으로 이루는 것을 특징으로 하는 실리콘 산화막의 형성방법.
  2. 제1항에 있어서, 반도체기판은 초크랄스키법(Czochralski method) 또는 자장중 인상법(MCZ법)에 의해 제작된 반도체기판인 것을 특징으로 하는 실리콘 산화막의 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 가습산화법은 파이로제닉 산화법인 것을 특징으로 하는 실리콘 산화막의 형성방법.
  4. 제1항에 있어서, 상기 할로겐원소는 염소인 것을 특징으로 하는 실리콘 산화막의 형성방법.
  5. 제1항에 있어서, 상기 (나)의 공정에 있어서의 열처리는 로(爐)아닐처리인 것을 특징으로 하는 실리콘 산화막의 형성방법.
  6. 제4항 또는 제5항에 있어서, 상기 염소는 염산의 형태이고, 불활성가스중에 함유되는 염산의 농도는 0.02 내지 10용량%인 것을 특징으로 하는 실리콘 산화막의 형성방법.
  7. 제1항에 있어서, 상기 (나)의 공정에 있어서의 열처리는 800 내지 900℃의 온도로 하는 것을 특징으로 하는 실리콘 산화막의 형성방법.
  8. 제1항에 있어서, 실리콘 산화막의 형성방법에 의해 형성된 실리콘 산화막으로 이루는 것을 특징으로 하는 모스트랜지스터의 게이트 산화막.
KR1019930029509A 1992-12-25 1993-12-24 실리콘산화막형성방법및모스트랜지스터의게이트산화막 KR100287266B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP35789592 1992-12-25
JP92-357895 1992-12-25
JP93-086836 1993-03-23
JP8683693A JPH06244173A (ja) 1992-12-25 1993-03-23 シリコン酸化膜の形成方法
JP28749493 1993-10-22
JP93-287494 1993-10-22

Publications (1)

Publication Number Publication Date
KR100287266B1 true KR100287266B1 (ko) 2001-12-28

Family

ID=27525241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029509A KR100287266B1 (ko) 1992-12-25 1993-12-24 실리콘산화막형성방법및모스트랜지스터의게이트산화막

Country Status (2)

Country Link
US (1) US5854505A (ko)
KR (1) KR100287266B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6121095A (en) * 1998-07-24 2000-09-19 United Integrated Circuits Corp. Method for fabricating gate oxide
US6150234A (en) * 1999-12-16 2000-11-21 Vlsi Technology, Inc. Trench-diffusion corner rounding in a shallow-trench (STI) process
JP2004022575A (ja) * 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
US9773865B2 (en) 2014-09-22 2017-09-26 International Business Machines Corporation Self-forming spacers using oxidation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007294A (en) * 1974-06-06 1977-02-08 Rca Corporation Method of treating a layer of silicon dioxide
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US5172203A (en) * 1983-12-23 1992-12-15 Sony Corporation Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
US5854505A (en) 1998-12-29

Similar Documents

Publication Publication Date Title
KR910007097B1 (ko) 반도체 장치의 제조 방법
US5506178A (en) Process for forming gate silicon oxide film for MOS transistors
KR100266519B1 (ko) 다중레벨구조의절연체를가진반도체장치및그제조방법
JPH0648683B2 (ja) 薄膜酸化物用の成長修正熱酸化方法
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
KR100455594B1 (ko) 반도체 장치 제조 방법
JP3122125B2 (ja) 酸化膜の形成方法
KR100287266B1 (ko) 실리콘산화막형성방법및모스트랜지스터의게이트산화막
JP2636783B2 (ja) 半導体装置の製造方法
JP3247242B2 (ja) 半導体装置の製造方法
KR100197660B1 (ko) 텅스텐 실리사이드를 갖는 반도체 소자 제조방법
JPH06216377A (ja) Ｍｏｓ型半導体装置の製造方法
JPH06291112A (ja) 半導体装置の製造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
JPH07169761A (ja) シリコン酸化膜の形成方法及びｍｏｓトランジスタのゲート酸化膜
JP3156680B2 (ja) 半導体装置の製造方法
US20050106794A1 (en) Method of manufacturing a semiconductor device
JP2504558B2 (ja) 熱酸化膜の形成方法
JPH0682668B2 (ja) 半導体装置の製造方法
JPH07107933B2 (ja) ポリサイドパタ−ンの形成方法
US5908321A (en) Semiconductor structure with stable pre-reacted particle and method for making
KR100434311B1 (ko) 반도체 소자의 유전막 형성방법
JPH04103173A (ja) 半導体装置の製造方法
KR100304688B1 (ko) 반도체장치의제조방법
JPH09260288A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee