KR910007097B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR910007097B1
KR910007097B1 KR1019840000207A KR840000207A KR910007097B1 KR 910007097 B1 KR910007097 B1 KR 910007097B1 KR 1019840000207 A KR1019840000207 A KR 1019840000207A KR 840000207 A KR840000207 A KR 840000207A KR 910007097 B1 KR910007097 B1 KR 910007097B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
heat treatment
tungsten
manufacturing
Prior art date
Application number
KR1019840000207A
Other languages
English (en)
Other versions
KR840007307A (ko
Inventor
노부요시 고바야시
세이이찌 이와다
나오끼 야마모도
히도시 마쯔오
데이이찌 혼마
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미쓰다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미쓰다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR840007307A publication Critical patent/KR840007307A/ko
Application granted granted Critical
Publication of KR910007097B1 publication Critical patent/KR910007097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Abstract

내용 없음.

Description

반도체 장치의 제조 방법
제1도는 본 발명에 있어서 바람직한 수증기 수소분압비와 가열온도의 범위를 표시한 곡선도.
제2도는 기포의 수온과 얻어지는 수소중의 수소량의 관계를 표시한 곡선도.
제3도는 수소중의 수증기의 양과 얻어지는 SiO2막의 막두께의 관계를 표시한 곡선도.
제4도 및 제5도는 각각의 가열시간 및 온도와 얻어진 SiO2막의 막두께의 관계를 표시한 곡선도.
제6도, 제7도, 제8도, 제9도, 제10도 및 제11도는 각각 본 발명의 다른 실시예를 표시한 공정도.
본 발명은 반도체 장치의 제조 방법에 관하여, 특히 텅스텐, 몰리브덴 또는 이들의 실리사이드로 되는 전극 및 배선을 구비한 반도체 장치의 제조 방법에 관한 것이다
알려진 바와 같이 종래의 반도체 장치에 있어서는 전극 및 배선 재료로서 다결정 실리콘이 많이 사용되어 왔다.
다결정 실리콘이 많이 사용된 것은 다음과 같은 이유에 의한다. 즉, MIS트랜지스터의 미세화를 달성하기 위해서는 게이트 전극을 마스크로 사용하여 이온 주입에 의해 소오스 및 드레인을 형성하는 소위 자기 정합 기술이 불가피한 것이지만, 이온 주입후에는 필히 높은 온도의 어닐(anneal)을 행하여, 이온 주입으로 생기는 소오스, 드레인 영역의 왜곡을 제거하지 않으면 안된다
이 때문에, 자기 정합에 의하여 미세한 MOS트랜지스터를 제조하기 위해서는 고온 열처리에 견디는 재료에 의하여 게이트 전극을 형성할 필요가 있으며, 그 이전에 널리 사용되었던 알루미늄 대신에 높은 융점을 갖는 다결정 실리콘을 사용하도록 되었던 것이다.
그러나, 다결정 실리콘은 금속에 비하여 전기 저항이 크다는 결점이 있으므로, 최근에는 반도체 장치의 고집적화, 미세화가 급속히 진전하여 전극 및 배선의 폭이 극히 작아지면 다결정 실리콘을 사용한 것에서는 전극 및 배선의 저항이 충분히 작아지지 않아 우수한 특성을 갖는 미세한 반도체 장치를 형성하는 것은 곤란하다.
이와 같은 문제를 해결하기 위하여 상기 다결정 실리콘 대신에 텅스텐, 몰리브덴 또는 이들의 실리사이드에 의해 전극 및 배선을 형성하는 것이 제안되었다.
텅스텐, 몰리브덴 또는 이들의 실리사이드는 융점이 높으므로 이온 주입후에 행해지는 높은 온도의 어닐에 견디어 낼 수가 있고, 또 전기 저항이 다결정 실리콘보다도 대단히 작으므로 전극이나 배선의 폭이 대단히 작더라도 다결정 실리콘을 사용하였을 때 생기는 상기 문제는 발생되지 않아 매우 적합하다.
그러나, 텅스텐이나 몰리브덴은 실리콘 보다도 산화하기 쉽다는 결점이 있으므로, 산화성 분위기 중에서 약 300℃이상의 열처리를 행하면 급속히 산화하여 변색되거나 바닥에서 벗겨져 버린다.
MOS트랜지스터를 형성할 때, 게이트를 가공할 시에 바닥의 절연막이 얇게 되던가, 소오스 드레인을 형성하기 위하여 게이트를 마스크로 하여 이온 주입을 행하면, 반도체 기판위에 피착되어 있는 절연막(SiO2막)이 손상 또는 오염된다. 그 때문에 게이트의 가공, 이온 주입 완료후, 상기 손상 또는 오염된 절연막을 에칭하여 제거하고, 산화성 분위기 중에서 가열하여 다시 SiO2막을 반도체 기판위에 형성하는 공정이 행하여진다.
이 공정은 일반적으로 널리 행하여지고 있으며, 높은 신뢰성을 갖는 MOS트랜지스터를 형성하기 위해서는 불가피한 공정이다(이하, 이 공정 또는 처리를 "라이트 산화(light oxidation)"라 함). 그러나, 게이트 전극 및 배선으로서 다결정 실리콘을 사용할 때는 상기 라이트 산화를 지장없이 행할 수 있지만 텅스텐, 몰리브덴은 상기와 같이 매우 산화하기 쉬우므로, 텅스텐, 몰리브덴 또는 이들의 실리사이드를 게이트나 배선으로 사용하였을 때는 게이트 전극이나 배선이 반도체 기판보다도 심하게 산화하여 높은 신뢰성을 갖는 고집적 밀도의 반도체 장치를 형성하는데 있어서 큰 장애로 되고 있었다.
본 발명은 목적은 상기 종래의 문제를 해결하고, 텅스텐, 몰리브덴 또는 이들의 실리사이드로 되는 전극이나 배선을 갖는 반도체 장치를 지장없이 형성할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 텅스텐, 몰리브덴 또는 이들의 실리사이드를 실질적으로 산화하는 일 없이 실리콘을 선택적으로 산화할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 수소와 수증기의 혼합 분위기중에서 열처리를 행하는 것에 의해 텅스텐, 몰리브덴 또는 이들의 실리사이드를 실질적으로 산화하는 일 없이 실리콘을 선택적으로 산화하는 것이다.
알려진 바와 같이 Si이나 대부분의 금속을 수증기와 반응시키면 각각의 산화물이 생긴다. 그러나 본 발명자가 검토한 것에 따르면, Si와 W 또는 Mo를 수증기와 수소의 혼합 분위기 중에서 가열하면 W 및 Mo를 산화하지 않고 Si만을 선택적으로 산화할 수 있는 것을 발견하였다.
이 반응의 구성은 반드시 명백한 것은 아니지만, W이나 Mo는 수증기에 의하여 산화되어 산화물로 되더라도 공존하는 수소에 의하여 즉시 환원된 금속 상태로 되돌아가며, 한편 Si는 수소에 의하여 환원되지 않고, 수증기에 의하여 산화된 채로 남는 것으로 추정된다.
또, 상기 W이나 Mo의 선택적 환원은 수증기와 수소의 분압비
Figure kpo00001
(이 비를 R로 표시함)에 의하여 큰 영향을 받은 것이 발견되었다.
즉, W, Mo 및 Si의 산화물의 환원이 시작될 때 상기 분압비 Rc를 여러가지 온도에서 구하면, Rc와 온도 사이에는 각각 제1도의 곡선 a, b 및 c로 표시한 관계가 존재하고 있는 것을 알 수 있다.
제1도에서 명백한 바와 같이 SiO2의 환원을 나타내는 곡선 c에서 하측의 영역에서는 W, Mo 및 Si의 모든 것이 환원되어 있지만, WO3의 환원을 표시하는 곡선과 곡선 c의 사이의 영역내의 조건에서 열처리를 행하면 W를 실질적으로 산화하는 일 없이 Si만을 선택적으로 산화할 수 있다.
마찬가지로 MoO2의 환원을 표시하는 곡선 b와 상기 곡선 c사이의 영역내의 조건에서 열처리를 행하면 W 및 Mo를 실질적으로 산화시키지 아니하고 Si만을 선택적으로 산화할 수가 있다. 예를 들면, 열처리 온도를 1,000℃로 하였을 때, R을 10-6에서 약 1의 범위내로 취하면 W, Mo은 산화되지 않고(산화물이 환원됨), Si만이 선택적으로 산화한다.
따라서, 예를 들면 MOS트랜지스터를 형성할 때의 상기 "라이트 산화"에 본 발명을 적용하면, W, Mo 또는 이들의 실리사이드로 되는 전극이나 배선을 산화시키지 않고 Si기판 위에 SiO2막을 형성할 수가 있어 고집적 밀도를 갖는 MOS트랜지스터의 형성에 대단히 유용하다. 그러나, 상기 열처리 온도가 약 400℃이하로 되면 Si의 산화속도가 급도로 늦어지고, 또 약 1,200℃이상으로 되면 기판내에 형성되어 있는 확산 영역의 변형이 현저하게 되어 반응관의 손상도 크게된다. 이와 같은 이유에 의해 열처리의 온도는 약 400∼1,200℃로 선택된다.
[실시예 1]
실리콘 웨이퍼의 표면에 공지의 열산화 법에 의하여 SiO2막을 형성한 후, 두께 0.3㎛의 W막 또는 Mo막을 스퍼터링 법에 의하여 상기 SiO2막위에 형성하고, 산소 1ppm을 불순물로서 포함하는 질소 또는 아르곤 분위기 중에서 1,000℃, 30분간의 열처리를 행하였다.
이와 같이 하면 W막 및 Mo막은 그다지 산화하지 않는 경우가 많았지만, 막의 가장 자리만이 산화하던가 또는 막 전면이 산화해 버리는 경우가 있어 안정된 결과를 얻을 수가 없었다. 또, Si의 표면은 모든 경우에 있어서 산화하였다.
다음에 수증기/수소의 분압비 R을 1, 2×10-1, 3×10-2,……, 1×10-6까지 변화시킨 수소/수증기 분위기 중에서 상기 시료를 1,000℃에서 30분간 가열하여 W, Mo, Si의 산화상태를 조사하였다. 이 결과 W, Mo는 R이 1일 때는 산화가 확인되었지만, R이 3×10-1이하에서는 산화가 확인되지 않고, 한편 Si는 모든 경우에 산화되었다. 여기서, 산화상태는 X선 광전자 분광법에 의하여 조사하였다.
[표 1]
Figure kpo00002
주 : X .........산화된다.
O 산화되지 않는다.
[실시예 2]
본 실시예는 H2/H2O분위기 중에서 가열한 경우에 있어서의 Si의 산화와 분위기 중에 있어서 H2O와 H2의 분압비(
Figure kpo00003
)의 관계를 표시한다.
수증기를 포함하는 수소는 순수한 물을 포함하는 기포에 수소를 통과시키는 것에 의하여 얻어지지만, 제2도에 표시한 바와 같이 수소중의 수증기량은 기포중의 순수한 물의 온도를 변경하는 것에 의해 바라는 값으로 할 수 있다.
이와 같이 하여 R(
Figure kpo00004
)를 변화시켜 950℃, 10분간의 조건에서 열처리를 행하고, 실리콘 웨이퍼위에 형성된 SiO2막의 막두께를 일립소메터(ellipsometer)를 사용하여 측정한다. 측정에 사용한 실리콘 웨이퍼에는 가열전에 플루오르산 세척을 행하고 웨이퍼 표면의 산화막을 사전에 제거한 것을 사용하였다. 얻어진 결과는 제3도에 표시한다. 0〈R≤0.4의 범위에서는 SiO2막의 막두께는 거의 R에 비례하여 증가하고 있다. 가열온도를 1,000℃로 하고, R=0.05의 조건에서 형성되는 SiO2막의 막두께를 시간의존성을 측정한 결과가 제4도이다. 마찬가지로 R=0.05의 조건에서의 SiO2막두께의 가열온도의 의존성을 조사한 결과를 제5도에 표시한다.
[실시예 3]
본 실시예는 본 발명의 MOS전계효과 트랜지스터의 제조에 적용한 것이다.
우선 제6a도에 도시한 바와 같이 실리콘 기판(3)의 표면에 형성된 두께 20nm의 2산화 실리콘막(2) 위에 텅스텐막(1), 2산화 실리콘막(2')를 차례로 두께를 각각 350mm, 60mm로 적층시켜서 피착하고, 잘 알려진 드라이 에칭에 의하여 2산화 실리콘막(2'), 텅스텐막(1)을 차례로 게이트 전극의 패턴에 패터닝한다. 다음에 상기 2산화 실리콘막(2') 및 텅스텐막(1)로 되는 전극을 마스크로 하여 불순물 이온을 2산화 실리콘막(2)를 통해서 실리콘 기판(3)에 주입하고, 제6b도에 도시한 바와 같이 소오스, 드레인(4)를 형성한다. 계속하여 물로 1/10로 희석한 플루오르산액에 의하여, W막(1)로 덮어진 장소이외의 2산화 실리콘막(2), (2')를 제6c도에 도시된 바와 같이 선택적으로 제거한다. 다음에 수증기를 5%포함하는 수소중에서 900℃, 15분간 가열하여 제6d도에 도시한 바와 같이 노출되어 있는 실리콘 기판(3)위에 2산화 실리콘막(2")를 두께 10mm정도 성장시킨다.. 그후, 전면에 인글라스층(5)를 두께 500mm정도로 피착하고, 포토리도 그래피에 의해 콘택트홀을 뚫고 알루미늄 배선(6)을 형성하여 제6e도에 도시된 바와 같이 MOS 트랜지스터를 제작한다. 본 실시예는 실리콘 게이트 공정에 있어서, 상기 라이트 산화공정에 해당하는 것으로 본 공정에 의하여 제작한 텅스텐 게이트 트랜지스터는 양호한 MOS 특성(SiO2막의 내압의 향상 및 내압 임계값 전압의 산포)을 나타내었다.
[실시예 4]
제7a도에 도시된 바와 같이 Si단결정 기판(3)위에 형성된 두께 20mm의 SiO2막(2)위에 텅스텐막(1)을 두께 350nm증착하고 페터닝한다. 순수한 물의 기포를 통과한 수소(물을 3%정도 포함)중에서 1,000℃, 1시간 가열하면 제7b도에 도시된 바와 같이 텅스텐막(1)로 덮여진 부분의 SiO2막(2)의 두께 d1은 30nm, 텅스텐막(1)이 덮어져 있지 않은 SiO2막(2")의 두께 d2는 70nm로 각각 증가한다. 그러나, 텅스텐막(1)은 산화되지 않았다. 실시예 2에 따라 수소중의 수분량, 가열온도, 가열시간을 증가(또는 감소)시키면 SiO2막의 두께 d1, d2는 그것에 따라서 증가(또는 감소)한다. 상기 열처리 후, 텅스텐을 전극으로 하여 SiO2막의 내압을 측정하면, 열처리 전에 비해서 증대하고 있는 것이 확인되어 본 발명에 의하여 열처리에 다른 SiO2막의 특성 저하를 효과적으로 방지할 수 있는 것이 확인되었다.
[실시예 5]
제8a도에 도시된 바와 같이 Si결정 기판(3)위에 형성된 두께 20nm의 SiO2막(2)위에 텅스텐막(1)을 두께 300nm로 증착하고, 그 위에 CVD법에 의해 SiO2막(2')를 두께 80nm로 피착한다. SiO2막(2')와 텅스텐막(1)을 차례로 에칭하여 불필요한 부분을 제거한다. 이 시료를 물을 3∼20% 포함한 수소중에서 900∼1,000℃, 15분간 가열하면, 제8b도에 도시된 바와 같이 텅스텐막(1)로 덮어져 있지 않은 부분의 SiO2막(2"')는 실시예 4와 마찬가지로 두꺼워졌지만, 텅스텐막(1) 아래의 SiO2막(2)의 두께는 거의 변화하지 않는다. 이 실시예에서 보는 바와 같이 텅스텐막 위에 일반적으로 불순물 확산의 마스크로서 사용되는 재료(다결정 Si, PSG, SiO2, Si3N4등의 적어도 일종)에 열처리를 행하면, 텅스텐막 만을 사용하여 열처리를 행하였을 때에 비해서 Si의 산화방지의 마스크로서 작용이 크게 된다.
[실시예 6]
제9a도에 도시된 바와 같이 다결정 실리콘 기판(7)위에 몰리브덴막(8)을 두께 350nm로 증착하고, 이것을 에칭하여 불필요한 부분을 제거한 후, 수증기를 5% 포함한 수소중에서 900℃, 30분간 가열하면, 제9b도에 도시된 바와 같이 몰리브덴막(8)과 다결정 실리콘 기판(7)등이 반응하여 양자의 접촉부에 몰리브덴 실리사이드층(9)가 형성되고, 한편 몰리브덴막(8)이 없이 표면이 노출된 부분의 다결정 실리콘 기판(7)의 표면이 산화되어 두꺼운 SiO2막(2)가 형성된다. 이 방법에 의하면, 몰리브덴막과 다결정 실리콘 기판사이가 접촉됨과 동시에 몰리브덴 전극과 자기 정합으로 다결정 실리콘 위에 절연막을 형성할 수가 있다. 몰리브덴막 대신에 텅스텐막을 사용하여도 거의 같은 결과를 얻을 수가 있다.
[실시예 7]
제10a도∼제10c도에 본 발명을 사용한 MOS 전계효과 반도체 장치의 다른 제조 방법을 도시한다. 우선, 제10a도에 도시된 바와 같이 Si결정 기판(3)의 표면에 형성한 두께 20nm의 게이트 절연막(SiO2막)(2)("'는 사전에 형성된 필드 2산화 실리콘막을 표시함)에 위에 텅스텐막을 두께 350nm정도로 형성하고, 이것을 패터닝하여 게이트 전극(1)을 형성한다. 계속하여 400℃정도의 산화분위기 중에서 가열하여 제10b도에 도시한 바와 같이 텅스텐막(1)의 표면에 두께 50nm정도의 산화 텅스텐막(10)을 형성한다. 산화 텅스텐막(10) 및 텅스텐막(1)을 마스크로 하여 Si기판(3)의 표면영역에 불순물을 도우프 한 후, 또, 수증기를 5% 포함하는 수소중에서 950℃, 30분간 가열하는 것으로서 소오스 영역 및 드레인 영역(4)를 형성한다. 이와 같은 처리에 있어서 텅스텐막(1)의 표면의 산화 텅스턴막(10)은 불순물을 이온 주입하는 것에 의하여 도우프 할 때의 마스크로 되어 계속하여 행하여 진다. 상기 H2O-H2분위기 중에 있어서의 열처리에 의하여 환원되어 제10c도에 도시한 바와 같이 텅스텐으로 되돌아 간다. 또, 상기 열처리에 의하여 소오스 드레인 영역(4)위의 실리콘 산화막은 게이트 전극(1)아래의 산화막에 비하여 두껍게 한다.
[실시예 8]
제11a도에 도시한 바와 같이 두께 300nm의 다결정 실리콘 기판(7)의 표면에 몰리브덴 실리사이드막(9)를 두께 250nm정도로 형성하고, 그 위에 몰리브덴막(8)을 두께 300nm정도로 증착하고, 불필요한 부분을 에칭하여 제거하고 전극(8)을 형성한다. 이 시료의 물을 5% 포함하는 수소중에서 900℃, 10분간 가열하면, 몰리브덴 전극(8)의 일부는 실리사이드화 하여 몰리브덴 실리사이드막(9)의 노출된 표면에는 SiO2막(2)가 형성된다. 이것은 바닥의 다결정 실리콘 기판(7)에서 몰리브덴 실리사이드막(9)로의 Si의 공급에 의해서 몰리브덴 전극의 하부의 실리사이드화 및 몰리브덴 실리사이드막의 노출부분에 있어서 SiO2막의 형성이 가능하게 되었기 때문이라고 생각한다.
본 실시예에서 명백한 바와 같이 본 발명에 의하면 SiO2막의 성장은 Si위 뿐만 아니라 실리사이드막 위에서도 가능하다
또, 본 실시예에 있어서 몰리브덴 실리사이드 대신에 텅스텐 실리사이드를 사용하여도 마찬가지로 몰리브덴이나 텅스텐을 산화하지 않고, 텅스텐 실리사이드의 노출된 표면을 산화할 수가 있었다.
또, 몰리브덴 및 텅스텐의 실리사이드를 다결정 실리콘이 아니고 단결정 실리콘 위에 형성하여도 같은 결과를 얻는다.
[실시예 9]
다음에 MOS 전계효과 반도체 장치의 다른 제조 방법에 본 발명을 이용한 예에 대하여 실시예 3의 제6도을 참조하여 설명한다. Si결정기판(3)위에 형성한 두께 20nm의 게이트 SiO2막(2)위에 텅스텐막(1)을 두께 350nm로 증착하고, 이것을 게이트 전극 패턴으로 가공할 때, 게이트 전극 주변부의 SiO2막에도 손상을 주어 SiO2막이 10nm정도로 얇아지던가, 게이트 SiO2막의 내압등의 특성이 열화하는 등의 문제가 있었다. 그러나, 본 발명에 따라서 텅스텐의 게이트 전극을 가공한 후, 물을 3% 포함하는 수소중에서 900℃ 10분간 가열하면 SiO2막의 손상이 회복됨과 동시에, 새로운 SiO2막이 성장하기 때문에 게이트 SiO2막의 내압이 향상한다. 상기 열처리는 게이트 주변부의 SiO2막을 에칭하여 제거한 후 행하여도 좋고, 또 제거하지 않고 행하여도 마찬가지의 결과를 얻을 수 있다.
[실시예 10]
표면위에 텅스텐막을 형성한 Si웨이퍼를 산화분위기 중에서 가열하여 표면에 텅스텐 산화물막을 두께 30nm로 형성한 Si웨이퍼와 플루오르산으로 세척하여 표면에 산화막이 거의 없는(두께 20nm 이하) Si웨이퍼를 물을 3% 포함하는 수소중에서 1000℃, 1시간 가열한 후, 표면을 X선 광전자 분광법에 의하여 분석했다. 이 결과, 상기 텅스텐 산화물은 상기의 열처리에 의하여 환원되어 텅스텐으로 되었지만 Si웨이퍼는 산화되어 표면에 SiO2막이 형성되었다. 형성된 SiO2막의 두께는 일립소메터에 의한 측정 결과에 의하면 58nm이었다.
이상 도시한 바와 같이 열처리 분위기에 H2O/H2를 사용하여 이들의 분압비를 조절하는 것에 의하여 반도체 장치 제조중에 텅스텐이나 몰리브덴을 산화하지 않고 실리콘을 선택적으로 산화할 수가 있다. 그 결과, 종래의 다결정 실리콘 게이트 공정에 있어서 행하여져 왔던 "라이트 산화"공정이 텅스텐 또는 몰리브덴을 게이트로 사용하는 MOS 트랜지스터의 제조공정에 있어서도 실시가능하게 되었다. 즉, 본 발명에 의해 반도체 장치 제조중에 있어서 텅스텐, 몰리브덴의 산화의 염려가 없어질 뿐만 아니라, 종래의 다결정 실리콘 공정에서 사용하고 있는 공정에 가깝게 되고, 얻어지는 소자 특성도 종래의 공정(H2O/H2열처리를 사용하지 않는 경우의 텅스텐, 몰리브덴 게이트 공정)을 사용할 때에 비해 대단히 안정화된다.
[실시예 11]
다결정 실리콘막을 게이트 전극으로 사용한 MOS 트랜지스터를 제조하기 위한 Si게이트 공정에 있어서는 Si게이트를 층간 절연막인 PSG(인글라스)막으로 덮은 후, 산소 또는 질소중에서 가열하여 PSG막의 표면을 매끄럽게 한다. 소위 글라스 플로우 공정을 행한다. 그러나, 게이트에 Mo, W를 사용하였을 때는 Mo나 W가 PSG막으로 덮어져 있어도 PSG막의 핀홀이 있기 때문에 산소 또는 질소중에서 가열할 때에 미량의 산소에 의한 Mo, W가 산화될 염려가 있었다. 그러나, 본 발명에 의해 H2+H2O의 분위기(수분 5%)에서 예를 들면, 1000℃, 30분간 가열하면 W를 덮은 두께 500nm의 PSG(인 농도 12mol%)막의 표면은 충분히 매끄럽게 되었다. 따라서, 본 발명의 의해서 W, Mo의 산화의 염려가 없고, PSG의 글라스플로우를 행하는 것이 가능하게 되었다.
상기 설명에서 명확한 바와 같이 본 발명에 의하면, 텅스텐, 또는 몰리브덴을 산화하지 않고, Si만을 선택적으로 산화하여 SiO2막을 형성할 수 있으므로, 이들의 재료를 사용한 반도체 장치의 신뢰성, 생산성은 현저하게 향상된다. 특히, MOS 전계효과 반도체 장치의 저저항 게이트 전극으로서 텅스텐, 몰리브덴을 사용할 때, Si게이트 공정과의 호환성이 증대한다. 예를 들면, 라이트 산화공정이 가능하게 된다. 또, 본 발명은 가열분위기로서 물을 첨부한 수소를 사용하므로 석영튜브와 전기로로 되는 통상의 가열장치를 사용하여 용이하게 실시할 수 있고, 대량생산 및 경제성이 우수하다.

Claims (18)

  1. 수증기를 포함하는 수소 분위기중에서 열처리하는 것에 의하여 텅스텐 또는 몰리브덴을 산화하는 일 없이 실리콘을 선택적으로 산화하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 실리콘을 단결정 실리콘, 다결정 실리콘, 텅스텐 실리사이드 또는 몰리브덴 실리사이드 중에 포함되는 실리콘인 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 열처리에 있어서 상기 수증기와 상기 수소가스의 분압비 및 열처리 온도는 제1도에 있어서의 곡선 a와 곡선 c사이의 영역내의 값으로 선택되는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 열처리 온도는 400℃∼1200℃인 반도체 장치의 제조 방법.
  5. 반도체 기판위에 절연막을 형성하는 공정, 상기 절연막위의 필요한 부분에 필요한 형상을 갖는 텅스텐 또는 몰리브덴 막을 형성하는 공정, 상기 텅스텐 또는 몰리브덴 막을 마스크로 하여 상기 반도체 기판과는 역의 도전형을 갖는 불순물을 상기 반도체 기판의 표면영역에 도우프 하는 공정, 수증기를 포함하는 수소가스 중에서 열처리를 하고, 상기 텅스텐 또는 몰리브덴 막을 산화하는 일 없이 상기 텅스텐 또는 몰리브덴막이 피착되어 있지 않은 부분의 상기 반도체 기판의 표면을 선택적으로 산화하는 공정을 포함하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 불순물의 도우프는 상기 텅스텐 또는 몰리브덴막 위에 마스크막을 적층하여 형성하고 이온 주입에 의하여 행하여지는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 마스크막은 다결정 실리콘막, PSG막 SiO2막 및 Si3N4막에서 선택된 적어도 일종인 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 열처리에 있어서 상기 수증기와 상기 수소 가스의 분압비 및 상기 열처리 온도는 제1도에 있어서의 곡선 a와 곡선 c사이의 영역내의 값으로 선택되는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 열처리 온도는 400℃∼1200℃반도체 장치의 제조 방법.
  10. 제5항에 있어서, 상기 절연막은 SiO2막인 반도체 장치의 제조 방법.
  11. 제5항에 있어서, 상기 열처리하는 상기 절연막의 노출된 부분을 에칭하여 제거한 후에 행하여지는 반도체 장치의 제조 방법.
  12. 제5항에 있어서, 상기 열처리는 상기 절연막의 노출된 부분을 제거하는 일 없이 행하여지는 반도체 장치의 제조 방법.
  13. 제5항에 있어서, 상기 텅스텐 또는 몰리브덴막은 MIS 전계효과 반도체 장치의 게이트 전극인 반도체 장치의 제조 방법.
  14. 반도체 기판위에 절연막을 형성하는 공정, 상기 절연막에 텅스텐 또는 몰리브덴 막을 적층하여 형성하는 공정, 상기 텅스텐 또는 몰리브덴 막의 필요한 부분을 에칭하여 제거하는 공정, 수증기를 포함하는 수소가스 중에서 열처리를 하고, 상기 텅스텐 또는 몰리브덴 막을 산화하는 일 없이 상기 텅스텐 또는 몰리브덴 막이 피착되어 있지 않은 부분의 상기 반도체 기판의 표면을 산화하는 공정을 포함하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 열처리는 상기 절연막의 노출된 부분을 에칭하여 제거한 후 행하여지는 반도체 장치의 제조 방법.
  16. 제15항에 있어서, 상기 열처리는 상기 절연막의 노출된 부분을 제거하지 않고 행하여지는 반도체 장치의 제조 방법.
  17. 제15항에 있어서, 상기 열처리에 있어서의 상기 수증기와 상기 수소가스의 분압비 및 열처리 온도는 제1도에 있어서의 곡선 a과 c사이의 영역내의 값으로 선택되는 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 열처리 온도는 400℃∼1200℃인 반도체 장치의 제조 방법.
KR1019840000207A 1983-01-19 1984-01-18 반도체 장치의 제조 방법 KR910007097B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP58006868A JPS59132136A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法
JP58-6868 1983-01-19
JP6868 1987-01-14

Publications (2)

Publication Number Publication Date
KR840007307A KR840007307A (ko) 1984-12-06
KR910007097B1 true KR910007097B1 (ko) 1991-09-18

Family

ID=11650210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840000207A KR910007097B1 (ko) 1983-01-19 1984-01-18 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US4505028A (ko)
EP (1) EP0116317B1 (ko)
JP (1) JPS59132136A (ko)
KR (1) KR910007097B1 (ko)
DE (1) DE3485622D1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US5789312A (en) * 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
TW577129B (en) 1997-03-05 2004-02-21 Hitachi Ltd Method for fabricating semiconductor integrated circuit device
JPH10335652A (ja) 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
JP4283904B2 (ja) 1997-07-11 2009-06-24 株式会社東芝 半導体装置の製造方法
US6159866A (en) 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
EP0910119B1 (en) * 1997-10-14 2009-06-03 Texas Instruments Incorporated Method for oxidizing a structure during the fabrication of a semiconductor device
US6452276B1 (en) 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6835672B1 (en) * 1998-10-15 2004-12-28 Texas Instruments Incorporated Selective oxidation for semiconductor device fabrication
US6162694A (en) * 1998-11-25 2000-12-19 Advanced Micro Devices, Inc. Method of forming a metal gate electrode using replaced polysilicon structure
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
TW434704B (en) * 1999-06-11 2001-05-16 Univ Nat Yunlin Sci & Tech Device of amorphous WO3 ion sensitive field effect transistor (ISFET) and method for making the same
GB2355850A (en) * 1999-10-26 2001-05-02 Mitel Semiconductor Ab Forming oxide layers in semiconductor layers
US6555407B1 (en) 1999-10-26 2003-04-29 Zarlink Semiconductor Ab Method for the controlled oxidiation of materials
JP2001274154A (ja) 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
US6603181B2 (en) * 2001-01-16 2003-08-05 International Business Machines Corporation MOS device having a passivated semiconductor-dielectric interface
KR100650467B1 (ko) 2001-03-12 2006-11-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
KR20050004924A (ko) * 2001-03-12 2005-01-12 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100402389B1 (ko) * 2001-03-23 2003-10-17 삼성전자주식회사 금속 게이트 형성 방법
DE10120523A1 (de) * 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
DE10236896B4 (de) * 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7981785B2 (en) * 2004-03-01 2011-07-19 Tokyo Electron Limited Method for manufacturing semiconductor device and plasma oxidation method
KR100994649B1 (ko) * 2005-03-08 2010-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679492A (en) * 1970-03-23 1972-07-25 Ibm Process for making mosfet's
NL164424C (nl) * 1970-06-04 1980-12-15 Philips Nv Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
JPS5693314A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Ion injector

Also Published As

Publication number Publication date
JPS59132136A (ja) 1984-07-30
KR840007307A (ko) 1984-12-06
EP0116317A3 (en) 1987-07-22
DE3485622D1 (de) 1992-05-07
US4505028A (en) 1985-03-19
JPH0458688B2 (ko) 1992-09-18
EP0116317B1 (en) 1992-04-01
EP0116317A2 (en) 1984-08-22

Similar Documents

Publication Publication Date Title
KR910007097B1 (ko) 반도체 장치의 제조 방법
EP1361614B1 (en) Semiconductor device manufacturing method
US6429496B1 (en) Ion-assisted oxidation methods and the resulting structures
KR100908784B1 (ko) 반도체 장치의 제조 방법
US6017809A (en) Method of manufacturing semiconductor device
JPS5946107B2 (ja) Ｍｉｓ型半導体装置の製造法
JPH0374878A (ja) 半導体装置の製造方法
JP3417665B2 (ja) 半導体装置の製造方法
KR100339873B1 (ko) 반도체장치및그제조방법
JPS6032974B2 (ja) 半導体装置の製造方法
JPH0763060B2 (ja) 半導体装置の製造方法
EP0108251A2 (en) A semiconductor device comprising an electrode and/or an interconnection
JPS6132576A (ja) 半導体装置
JPH06181219A (ja) 半導体装置の製造方法
JPS5892268A (ja) 半導体装置の製造方法
JPH03116968A (ja) 半導体装置の製造方法
KR0171936B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPS59121978A (ja) 半導体装置の製造方法
JPS59169179A (ja) 半導体集積回路装置
JPS6057974A (ja) 半導体装置の製造方法
JPS63261879A (ja) 半導体装置の製造方法
JPS60193330A (ja) 半導体への不純物拡散方法
KR960000362B1 (ko) 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치
JPH0228893B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030902

Year of fee payment: 13

EXPY Expiration of term