CN1926692A - 半导体装置的制造方法和等离子体氧化处理方法 - Google Patents

半导体装置的制造方法和等离子体氧化处理方法 Download PDF

Info

Publication number
CN1926692A
CN1926692A CNA2004800422648A CN200480042264A CN1926692A CN 1926692 A CN1926692 A CN 1926692A CN A2004800422648 A CNA2004800422648 A CN A2004800422648A CN 200480042264 A CN200480042264 A CN 200480042264A CN 1926692 A CN1926692 A CN 1926692A
Authority
CN
China
Prior art keywords
film
tungsten
layer
oxidation
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800422648A
Other languages
English (en)
Inventor
佐佐木胜
壁义郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1926692A publication Critical patent/CN1926692A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在硅晶片(101)上的栅极氧化膜(102)上形成多晶硅膜，从而形成多晶硅电极层(103)(第一电极层)。在该多晶硅电极层(103)上形成钨层(105)(第二电极层)。此外，在形成钨层(105)前，预先在多晶硅电极层(103)上形成导电性的阻挡层(104)。然后，以氮化硅层(106)作为蚀刻掩模，进行蚀刻处理。使用含有氧气和氢气的处理气体，利用处理温度为300℃以上的等离子体氧化处理，在露出的多晶硅层(103)的露出面上形成氧化绝缘膜(107)。由此，能够不氧化钨层(105)而对多晶硅电极层(103)进行选择性的氧化处理。

Description

半导体装置的制造方法和等离子体氧化处理方法
技术领域
本发明涉及使用等离子体对半导体基板进行处理的半导体装置的制造方法和等离子体氧化处理方法。
背景技术
近年来，由于晶体管的高速化和器件尺寸减小等，栅极氧化膜等已被超薄膜化。晶体管的栅极通常按照阱(well)、栅极绝缘膜、栅极电极的顺序形成。在栅极电极形成后，对栅极电极的侧面进行湿蚀刻(wet etching)处理。由此，栅极电极露出，向栅极电极施加电压时，在该露出部分产生电场集中，会出现漏电流增大等不利情况。因此，通常在栅极电极的露出部分上形成绝缘膜。
通常使用多晶硅作为栅极电极，但由于多晶硅的薄膜电阻(sheetresistance)高，要叠层电阻值低的金属。考虑与硅氧化膜和硅本身的密合性、加工性，叠层的金属选择钨等高熔点金属或其硅化物。利用蚀刻在露出的栅极电极侧面上形成绝缘膜时，通常是在800℃以上的高温下进行热氧化处理。
但是，由于钨在大约300℃下迅速地氧化，对栅极电极进行热氧化处理时，钨层的电阻值会上升。结果，作为栅极电极的电阻值增大。另外，钨与多晶硅反应，有时会使扩散防止层的氮化钨(WN)扩散，从而导致电阻率上升。
另外，热氧化处理本身需要比较长的时间。因此，妨碍提高生产量以提高生产率。
作为热氧化处理以外的氧化膜形成方法，例如，如特开平11-293470号公报所述，提出了使用等离子体形成氧化膜的方法。该方法在将含硅气体和含氧气体导入处理室内并生成这些气体的等离子体、在基板上堆积形成硅氧化膜的硅氧化膜的成膜方法中，除了上述含硅气体和含氧气体以外，向处理室内导入氢气，在处理室内生成含氢的等离子体。由此，能够得到可与热氧化膜匹敌的良好膜质。
为了防止钨的氧化，优选300℃以下的处理，但对于在硅上形成氧化膜，更高的温度在可得到优异的膜质、氧化速率高、由图案的粗密引起的氧化速率的差异变小等方面，可以说是优选的条件。
发明内容
本发明的目的是提供一种不使钨或钨的硅化物层氧化，而能够在更高温度下对多晶硅等其它层进行选择性的氧化处理的半导体装置的制造方法和等离子体氧化处理方法。
本发明的一个方面是一种半导体装置的制造方法，通过在半导体基板上形成以钨为主成分的膜、和与该以钨为主成分的膜成分不同的膜，制造规定的半导体装置，其特征在于，包括：在上述半导体基板上形成由与上述以钨为主成分的膜成分不同的膜构成的第一层的工序；在上述半导体基板上形成由以钨为主成分的膜构成的第二层的工序；和使用含有氧气和氢气的处理气体，利用处理温度为300℃以上的等离子体处理，在上述第一层的露出面上形成氧化膜的工序。
另外，本发明的另一个方面是一种等离子体氧化处理方法，对形成有以钨为主成分的膜和与该以钨为主成分的膜成分不同的膜的半导体基板的上述与以钨为主成分的膜成分不同的膜进行等离子体氧化处理，其特征在于：使用含有氧气和氢气的处理气体，利用处理温度为300℃以上的等离子体处理，在上述与以钨为主成分的膜成分不同的膜的露出面上形成氧化膜。
本发明能够适用于形成晶体管的栅极电极，对栅极电极侧面进行等离子体氧化处理。
附图说明
图1为表示本发明的等离子体处理装置的结构的一个例子的概略图(截面图)。
图2为示意性地表示利用本发明在栅极电极上选择性地形成氧化膜的情况的图，(a)表示等离子体氧化处理前的状态，(b)表示等离子体氧化处理后的状态。
图3为示意性地表示在叠层栅极电极侧面上形成有氧化膜的栅极电极的情况的图，(a)表示利用等离子体氧化处理的栅极电极，(b)表示为了比较而表示的在高温下进行氧化的栅极电极。
图4为表示钨层的氧化由于等离子体氧化处理而如何变化的图，(a)表示进行等离子体处理前的氧谱线轮廓(line profile)的状态，(b)表示等离子体处理后的氧谱线轮廓的状态。
图5为表示在导入氢气的情况下和使其流量变化的情况下，钨被何种程度氧化的图。
图6为表示利用等离子体氧化形成的硅的氧化膜厚和钨的氧化膜厚随着氢气和氧气的流量比而变化的情况的图。
图7为表示钨和氧化钨的峰随处理温度如何变化的图。
图8为表示在利用等离子体氧化处理形成6nm的硅氧化膜的情况下，处理温度变化时，氧化速率和需要的处理时间的图。
具体实施方式
以下，参照附图，就实施方式对本发明的详细情况进行说明。图1是表示本发明的一个实施方式的等离子体处理装置10的大致结构的例子的图。等离子体处理装置10包括处理容器11，该处理容器11具有保持作为被处理基板的硅晶片W的基板保持台12。处理容器11内的气体，通过未图示的排气泵，从排气端口11A和11B进行排气。基板保持台12具有对硅晶片W进行加热的加热器功能。在基板保持台12的周围配置有由铝制成的气体挡板(分隔板)26。在气体挡板26的上面设置有石英盖28。
在处理容器11的装置上方，与基板保持台12上的硅晶片W对应，设置有开口部。该开口部用由石英或Al2O3制成的电介质板13塞住。在电介质板13的上部(处理容器11的外侧)配置有平面天线14。在该平面天线14上，形成有用于透过从波导管供给的电磁波的多个槽(slot)。在平面天线14的更上部(外侧)配置有波长缩短板15和波导管18。以覆盖波长缩短板15的上部的方式，在处理容器11的外侧配置有冷却板16。在冷却板16的内部设置有制冷剂流动的制冷剂通路16a。
在处理容器11的内部侧壁上，设置有用于在等离子体处理时导入气体的气体供给口22。该气体供给口22可以对每一种导入的气体设置。在这种情况下，在每个供给口上设置有未图示的质量流量控制器，作为流量调节机构。另一方面，也可以将导入的气体预先混合后输送，供给口22成为一个喷嘴。这种情况也未图示，导入的气体的流量调节在混合阶段通过流量调节阀等进行。另外，在处理容器11的内壁内侧，以包围容器整体的方式形成有制冷剂流路24。
等离子体处理装置10中包括产生用于激发等离子体的数千兆赫的电磁波的未图示的电磁波发生器。由该电磁波发生器产生的微波，在波导管18中传播，并被导入处理容器11中。
在形成半导体装置的栅极电极时，首先，在硅晶片上形成阱区域。通过等离子体氧化处理或热氧化处理，在该硅晶片上形成栅极氧化膜。然后，利用CVD形成多晶硅膜。为了减小栅极电极的电阻，在多晶硅上叠层电阻率比多晶硅小的高熔点电极材料，成为叠层栅极电极。作为该高熔点电极材料，可以使用例如钨。对栅极电极的侧面进行湿蚀刻处理。
露出的叠层栅极电极的侧面和下部，若保持原样，则因为电场集中，会引起漏电流增大等不良问题。因此，在本发明中，通过等离子体处理，在栅极电极的侧面和下部形成绝缘膜。即，将栅极绝缘膜的侧面被蚀刻后的硅晶片W放置在等离子体处理装置10的处理容器11中。然后，通过排气端口11A、11B，对处理容器11内部的空气进行排气，处理容器11的内部被设定为规定的处理压力。接着，从气体供给口22供给惰性气体、氧气和氢气。
另一方面，由电磁波发生器产生的数GHz的频率的微波，通过波导管18，被供给处理容器11。该微波经过平面天线14、电介质板13，被导入处理容器11中。利用该微波激发等离子体，生成自由基。处理容器11内的由微波激发生成的高密度等离子体，使硅晶片W上形成氧化膜。
如上所述，钨在大约300℃时、WSi在超过400℃时开始迅速氧化。在本实施方式中，通过与氧气同时导入氢气，控制气氛的还原性，即使在300℃以上，也能够一边防止钨的氧化，一边选择性地只将硅氧化。
对于钨以外的其它高熔点电极材料也同样。
(实施例)
以下，以在半导体装置的MOS晶体管中形成的栅极电极为例，说明本发明的实施例。
图2是示意性地表示在本发明的实施例中，在栅极电极上选择性地形成氧化膜的情况的图。图2(a)表示蚀刻后的栅极电极100。101为硅晶片W。在硅晶片101上形成搀杂有P+或N+的阱区域。通过热氧化处理，在硅晶片101上形成栅极氧化膜102。利用CVD在栅极氧化膜102上形成多晶硅膜，从而形成多晶硅电极层103(第一电极层)。为了降低栅极电极100的电阻率，利用溅射在多晶硅上形成例如钨层105(第二电极层)，作为高熔点电极材料。此外，在形成钨层105前，为了防止其表面生成硅化物，预先在多晶硅电极层103上形成导电性的阻挡层(barrier layer)104。在该例子中，在阻挡层104中使用氮化钨。在钨层105上，在最上层形成兼作蚀刻掩模的氮化硅层106。
然后，以氮化硅层106作为蚀刻掩模，进行蚀刻处理，形成栅极电极100。此时，栅极氧化膜102(绝缘膜)被蚀刻，栅极电极100的侧面和下部露出。
利用等离子体处理装置10对露出的栅极电极100的侧面和下部进行等离子体氧化处理。由此，选择性地在硅晶片101、多晶硅层103、氮化硅层106的表面上形成氧化绝缘膜107，成为图2(b)所示的栅极电极110。此时，在钨层105和阻挡层104上不形成氧化膜。
另外，可以采用其它的高熔点电极材料，例如钼、钽、钛、它们的硅化物、合金等，来代替钨层105。
图3(a)表示利用本实施例的等离子体处理，在MOS晶体管的栅极电极侧面形成氧化膜的栅极电极110。该叠层的栅极电极，从多晶硅层103至氮化硅层106的厚度为250nm。此时的硅基板温度为250℃，处理时间为50秒。图3(b)表示为了比较而只用氧气进行的热氧化的结果。此时的硅基板温度为400℃，处理时间为110秒。从该图可看出，在只利用氧气进行的热氧化中，由于处理温度高，导致钨飞散(掉落)。基板有可能由于钨飞散而被污染。在本实施例中，即使在硅基板温度500℃下进行氧化，也没观察到这种现象。
图4(a)、(b)表示钨层105的氧化由于等离子体氧化处理而如何变化。进行500℃下的等离子体氧化处理，处理时间50秒。利用EELS(Electron Energy Loss Spectroscopy：电子能量损失谱)测定氧的谱线轮廓。图4(a)表示进行等离子体处理前的氧的谱线轮廓的状态。沿着图2(a)的A-A’截面，观测钨层105。图4(b)表示等离子体处理后的氧的谱线轮廓的状态。沿着图2(b)的B-B’的截面，同样地观测钨层105。纵轴表示与氧的量成比例的发光强度。横轴利用标准化的数值表示A-A’截面或B-B’截面部分的长度。从它们的结果可看出，钨层105的氧化膜在等离子体氧化处理前后，几乎没有变化，钨层105的氧化极微少。
在根据本实施例的半导体装置的栅极电极中，利用TEM观察等离子体氧化处理前后的多晶硅层103侧面的氧化膜厚。结果，经过蚀刻处理的湿清洗后的栅极电极侧面的氧化膜厚约为2.0nm，而等离子体氧化处理后的栅极电极侧面的氧化膜厚约为3.3nm。即，根据本实施例，可牢固地在多晶硅层上选择性地形成氧化膜。
从上述结果可看出，利用本实施例，在多晶硅层上选择性地形成氧化膜，而在钨层上不另外形成氧化膜。另外，能够通过时间和处理温度等条件，控制氧化膜的生成。
利用上述的等离子体处理装置10，在等离子体氧化处理时，向露出的MOS晶体管的栅极电极100的侧面施加氢气。这样，在自由基氧化处理时，形成还原气氛，提高不使钨氧化而仅使多晶硅进一步氧化的选择性。
图5中，通过利用XPS装置进行的表面分析，表示在导入氢气时和使其流量变化时，钨被何种程度氧化。纵轴为W和WO3的峰强度，横轴表示结合强度。图中的①、②、③分别表示以30、20、10sccm的流量导入氢气的情况。为了比较，④表示只有氩和氧的情况，⑤表示W未处理(氧化处理)的情况。①、②、③、④中，Si基板上的氧化膜厚相同，为3nm。从该结果可知，氢气流量越多，作为钨的峰的31～34附近的强度越高。另一方面，作为氧化钨的峰的35～39附近的强度，④和⑤的利用没有氢气的处理方法得到的强度高。由此可知，加入氢气，与氧气的流量比中氢气越多，钨越难氧化。
图6表示改变氢气和氧气的流量比，测定硅氧化膜和氧化钨膜的形成膜厚的结果。纵轴表示在相同的处理时间形成的硅氧化膜和氧化钨膜的膜厚，横轴表示氢气流量/氧气流量的比。硅的氧化速率显示在氢气的比为1～2时最大，对于钨，通过导入氢气，其氧化膜厚减少，流量比为2以上时，几乎不形成氧化钨。此外，该例子中处理时的基板温度为250℃，氧气流量为100SCCM，压力为6.7Pa，供给等离子体的功率为2.2KW。
从图5、6可看出，通过导入氢气，能够抑制钨的氧化，通过控制与氧气的流量比，能够控制只对硅的选择性的氧化。为了抑制钨的氧化，优选的气体流量比为1.5以上，更优选为2以上，从硅的氧化速率考虑，优选的气体流量比为0.5以上4以下。因此，氢气流量/氧气流量的比优选为1.5以上，更优选为2以上4以下。
图7中，与图5同样通过利用XPS装置进行的表面分析，表示改变温度在硅基板上进行8nm的氧化处理时，钨被何种程度氧化。此时的Ar/H2/O2流量为1000/200/100SCCM，压力为8.0Pa，供给等离子体的功率为2.2kW。从该结果可知，钨被氧化后的WO3的峰强度，曲线A所示的刚沉积后状态(As-depo)的最高，通过导入氢气和氧气的等离子体处理，在沉积时或沉积后表面自然氧化而形成的氧化钨被还原。在该图中，曲线B表示温度为250℃的情况，曲线C表示温度300℃的情况，曲线D表示温度为350℃的情况，曲线E表示温度为400℃的情况，曲线F表示温度600℃的情况。可知：在本发明中，在作为钨被急剧地氧化的温度的300℃以上、即使600℃时，钨的氧化也不会进展。
图8表示在对硅基板进行6nm的氧化时，将硅的氧化速率和氧化时间相对于基板温度所作的图。该例子中处理时的气体流量Ar/H2/O2为1000/200/100SCCM，压力为6.7Pa，供给等离子体的功率为2.2KW。如同图所示可知，相对于基板温度250℃的处理，500℃的处理具有大约2倍的氧化速率，在需要相同的氧化量的情况下，越是高温，处理时间越短。另外，如上所述，在硅上形成氧化膜时，更高温度可得到优异的膜质，由于图案的粗密而产生的氧化速率的差异变小。因此，处理温度优选为300℃以上。
以上，根据几个例子对本发明的实施方式和实施例进行了说明，但本发明丝毫不限定于这些实施例，能够在权利要求书表示的技术思想的范畴内进行变更。例如，就栅极电极而言，对将多晶硅和钨叠层的栅极电极进行了说明，但也可以是仅由钨、其它的高熔点电极材料或它们的硅化物构成的单层。另外，也能够在晶体管的栅极电极以外应用，能够应用于需要一边抑制钨层以外的金属层的氧化，一边使含硅的层、例如多晶硅等的层选择性地氧化的各种半导体制造。
如以上说明，由于利用等离子体处理对栅极电极等的表面进行氧化处理，能够不使钨或钨的硅化物层氧化，而选择性地氧化多晶硅等其它层。
产业上的可利用性
本发明的半导体装置的制造方法和等离子体氧化处理方法，能够在进行半导体装置的制造的半导体制造产业等中使用。因此，在产业上具有可利用性。

Claims (9)

1.一种半导体装置的制造方法，通过在半导体基板上形成以钨为主成分的膜、和与该以钨为主成分的膜成分不同的膜，制造规定的半导体装置，其特征在于，包括：
在所述半导体基板上形成由与所述以钨为主成分的膜成分不同的膜构成的第一层的工序；
在所述半导体基板上形成由以钨为主成分的膜构成的第二层的工序；和
使用含有氧气和氢气的处理气体，利用处理温度为300℃以上的等离子体处理，在所述第一层的露出面上形成氧化膜的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体装置为晶体管，由所述第一层和第二层形成栅极电极。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述第二层为钨层或钨的硅化物层。
4.如权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于：
所述第一层为硅层。
5.如权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于：
所述处理气体中氢气与氧气的流量比(氢气流量/氧气流量)为1.5以上。
6.如权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于：
所述处理气体中氢气与氧气的流量比(氢气流量/氧气流量)为2以上4以下。
7.一种等离子体氧化处理方法，对形成有以钨为主成分的膜和与该以钨为主成分的膜成分不同的膜的半导体基板的所述与以钨为主成分的膜成分不同的膜进行等离子体氧化处理，其特征在于：
使用含有氧气和氢气的处理气体，利用处理温度为300℃以上的等离子体处理，在所述与以钨为主成分的膜成分不同的膜的露出面上形成氧化膜。
8.如权利要求7所述的等离子体氧化处理方法，其特征在于：
所述处理气体中氢气与氧气的流量比(氢气流量/氧气流量)为1.5以上。
9.如权利要求7所述的等离子体氧化处理方法，其特征在于：
所述处理气体中氢气与氧气的流量比(氢气流量/氧气流量)为2以上4以下。
CNA2004800422648A 2004-03-01 2004-03-01 半导体装置的制造方法和等离子体氧化处理方法 Pending CN1926692A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/002488 WO2005083795A1 (ja) 2004-03-01 2004-03-01 半導体装置の製造方法及びプラズマ酸化処理方法

Publications (1)

Publication Number Publication Date
CN1926692A true CN1926692A (zh) 2007-03-07

Family

ID=34897943

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800422648A Pending CN1926692A (zh) 2004-03-01 2004-03-01 半导体装置的制造方法和等离子体氧化处理方法

Country Status (4)

Country Link
US (1) US7981785B2 (zh)
JP (1) JPWO2005083795A1 (zh)
CN (1) CN1926692A (zh)
WO (1) WO2005083795A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714550A (zh) * 2008-09-22 2010-05-26 三星电子株式会社 凹形沟道阵列晶体管、半导体器件及其制造方法
CN102751194A (zh) * 2011-04-19 2012-10-24 株式会社半导体能源研究所 半导体装置的制造方法及等离子体氧化处理方法
US8691649B2 (en) 2008-09-22 2014-04-08 Samsung Electronics Co., Ltd. Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices
US9190495B2 (en) 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
CN111788664A (zh) * 2018-03-01 2020-10-16 株式会社半导体能源研究所 半导体装置的制造方法
TWI770857B (zh) * 2020-09-22 2022-07-11 南亞科技股份有限公司 製造半導體裝置的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068535A1 (en) * 2004-09-04 2006-03-30 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US7645709B2 (en) * 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
US8993458B2 (en) 2012-02-13 2015-03-31 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
US8728832B2 (en) 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
JP6295429B2 (ja) * 2014-07-11 2018-03-20 パナソニックＩｐマネジメント株式会社 反応性スパッタリング形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JP3248222B2 (ja) * 1991-06-18 2002-01-21 ソニー株式会社 ドライエッチング方法
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
US6001718A (en) * 1997-09-30 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device having a ternary compound low resistive electrode
JP4069966B2 (ja) 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6177334B1 (en) * 1998-12-01 2001-01-23 United Microelectronics Corp. Manufacturing method capable of preventing corrosion of metal oxide semiconductor
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP3406265B2 (ja) * 2000-01-20 2003-05-12 松下電器産業株式会社 半導体装置およびその製造方法
JP4255203B2 (ja) 2000-07-10 2009-04-15 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
CN1290197C (zh) * 2001-03-12 2006-12-13 株式会社日立制作所 用于制造半导体集成电路器件的方法
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6699777B2 (en) * 2001-10-04 2004-03-02 Micron Technology, Inc. Etch stop layer in poly-metal structures
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
WO2004006303A2 (en) * 2002-07-02 2004-01-15 Applied Materials, Inc. Method for fabricating an ultra shallow junction of a field effect transistor
KR100871465B1 (ko) * 2003-02-13 2008-12-03 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조방법, 실리콘 산화막 형성방법 및 반도체 제조장치
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
US8105958B2 (en) * 2004-08-13 2012-01-31 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation treatment method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714550A (zh) * 2008-09-22 2010-05-26 三星电子株式会社 凹形沟道阵列晶体管、半导体器件及其制造方法
CN101714550B (zh) * 2008-09-22 2014-01-15 三星电子株式会社 凹形沟道阵列晶体管、半导体器件及其制造方法
US8691649B2 (en) 2008-09-22 2014-04-08 Samsung Electronics Co., Ltd. Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices
US9190495B2 (en) 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
CN102751194A (zh) * 2011-04-19 2012-10-24 株式会社半导体能源研究所 半导体装置的制造方法及等离子体氧化处理方法
CN102751194B (zh) * 2011-04-19 2016-03-30 株式会社半导体能源研究所 半导体装置的制造方法及等离子体氧化处理方法
US9401396B2 (en) 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method
CN111788664A (zh) * 2018-03-01 2020-10-16 株式会社半导体能源研究所 半导体装置的制造方法
CN111788664B (zh) * 2018-03-01 2024-04-16 株式会社半导体能源研究所 半导体装置的制造方法
US11972945B2 (en) 2018-03-01 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI770857B (zh) * 2020-09-22 2022-07-11 南亞科技股份有限公司 製造半導體裝置的方法
US11456177B2 (en) 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20070224836A1 (en) 2007-09-27
WO2005083795A8 (ja) 2006-02-16
US7981785B2 (en) 2011-07-19
JPWO2005083795A1 (ja) 2008-01-17
WO2005083795A1 (ja) 2005-09-09

Similar Documents

Publication Publication Date Title
JP4701691B2 (ja) エッチング方法
CN1926692A (zh) 半导体装置的制造方法和等离子体氧化处理方法
KR100927983B1 (ko) 기판처리방법 및 기판처리장치
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
TWI396234B (zh) A plasma oxidation treatment method and a manufacturing method of a semiconductor device
US20060003565A1 (en) Method and apparatus for manufacturing semiconductor device
CN101053083B (zh) 半导体装置的制造方法和等离子体氧化处理方法
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JP2004047996A (ja) 窒素がドープされたシリコンカーバイド膜の蒸着方法
KR20100129311A (ko) 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
TW201030172A (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
JPH11168090A (ja) 半導体製造方法
JP2004526327A (ja) タングステン−シリコンゲートの選択的側壁酸化中における酸化タングステンの蒸着を最小化するための方法
US11527414B2 (en) Methods for etching structures with oxygen pulsing
US5882975A (en) Method of fabricating salicide-structure semiconductor device
JP2003100995A (ja) 半導体装置およびその製造方法
CN111383919A (zh) 用以去除电极氧化膜及蚀刻电极的处理方法
KR100935380B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
KR100886989B1 (ko) Ｔｉ 막의 성막 방법 및 컴퓨터 판독 가능 기억 매체
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
US20230411484A1 (en) Semiconductor electronic devices including sidewall barrier layers and methods of fabricating the same
JP2006237640A (ja) 半導体製造方法
JPH11256335A (ja) 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JPH04196316A (ja) 薄膜形成方法、半導体装置の製造方法及び薄膜形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070307