JP2004526327A - タングステン−シリコンゲートの選択的側壁酸化中における酸化タングステンの蒸着を最小化するための方法 - Google Patents
タングステン−シリコンゲートの選択的側壁酸化中における酸化タングステンの蒸着を最小化するための方法 Download PDFInfo
- Publication number
- JP2004526327A JP2004526327A JP2002586391A JP2002586391A JP2004526327A JP 2004526327 A JP2004526327 A JP 2004526327A JP 2002586391 A JP2002586391 A JP 2002586391A JP 2002586391 A JP2002586391 A JP 2002586391A JP 2004526327 A JP2004526327 A JP 2004526327A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- hydrogen
- tungsten
- water
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Abstract
多結晶シリコン層およびタングステン層を含んだ、公知のゲート構造を選択的に酸化する際、タングステンが、特別なプロセス制御によって酸化蒸着しないか、または、少なくとも著しく低減する。そのために、水素と水との混合物を用いた処理工程の前、および、場合によっては後に、ゲート構造を、水素を含んだ非水溶性の不活性ガスにさらす。
Description
【０００１】
本発明は、全般的に、金属被覆構造、特に、多結晶シリコンを含んだ少なくとも１つの層および少なくとも１つのタングステン層を含んだゲート構造の、製造分野に関するものである。特に、本発明は、特許請求項１の前提構成に従った、このような金属被覆構造の選択的酸化方法に関するものである。
【０００２】
ＭＯＳトランジスタの縮小化が進むと、ゲート構造体の構成部分として、タングステンを使用する場合が多くなる。タングステンは、同様に従来広範に用いられてきたケイ化タングステンと比べて、ゲート物質としてはるかに有効である。タングステンは、ケイ化タングステンよりも比抵抗が低いので、ゲートの抵抗を低下でき、これによって、トランジスタの電気特性を改善できる。また、比抵抗が低いので、層状のゲート構造体の高さも著しく低くできる。こうすることによって、アスペクト比（隣り合うゲート間の距離に対する高さの比）が下がるので、様々な充填工程およびエッチング工程がはるかに単純化される。
【０００３】
多層のゲート構造体を製造する際、初めに、通常、ゲート酸化層、多結晶シリコン層、窒化タングステン層、タングステン層、および、窒化シリコン層を、シリコン基板に形成する。そして、フォトリソグラフィーおよび垂直なエッチングによって、個々のゲート領域を規定する。これらのゲート領域は、後に、ＭＯＳトランジスタのチャネルの上方にそれぞれ配置されるものである。さらに、ゲート構造体（「堆積（stacks）」）のエッチングされた側壁を電気的に絶縁し、エッチングによる損傷を元どおりにする（auszuheilen）ために、この側壁に、適切な絶縁層を形成する必要がある。多結晶シリコン層に最も適しているのは、熱酸化によって形成されるＳｉＯ2層である。しかし同時に、タングステン層の酸化を防止する必要がある。なぜなら、本発明に従って、酸化が、表面だけでなくタングステン層の中で横方向に進み、このことによって、抵抗の高い酸化タングステンが発生して、ゲートの電気的機能性を妨害してしまうからである。
【０００４】
タングステン層を含んだゲート電極の側壁形成方法が、種々知られている。
【０００５】
ＵＳ−Ａ−６，１６５，８８３には、ゲート構造体の選択的酸化方法が開示されている。以下に、この方法について、図面１Ａ〜１Ｃに基づいて詳述する。
【０００６】
シリコン基板１０に、熱酸化によって、ゲート酸化層１を形成し、続いて、その上に、多結晶シリコン層２、窒化タングステンまたは窒化チタンを含んだ遮断層３、タングステン層４、および、窒化シリコン層５を蒸着する。続いて、ゲート領域を規定するために、窒化シリコン層５をパターン化する。この結果、ゲート領域用に、図１Ａの構造を実現できる。次に、この窒化シリコン層のメサ型にエッチングされた構造５を、エッチングマスクとして使用する。そして、垂直のエッチング工程によって、ゲート構造間の領域の層１〜４を除去する。こうすることによって、層構造体のゲート領域のみが個々に規定されて残る。続いて、水と水素とを含んだ８００℃の雰囲気中で、シリコン基板１０の上、および、多結晶シリコン層２の側壁にのみ酸化シリコン層６を形成する選択的酸化を行う。これに対して、タングステン層４は酸化しない。こうして形成された構造を、図１Ｂに示す。次に、もう１つの窒化シリコン層７を、窒化シリコン層５、タングステン層４、窒化タングステン層３、および、酸化シリコン層６の側壁に、絶縁層として形成する。したがって、ゲート構造は、全ての側面で、電気的に絶縁された側壁によって取り囲まれている。これに続く、上記明細書に詳述されているプロセス工程については、簡単なので、ここではこれ以上考察しない。
【０００７】
選択的酸化を行うために、反応室において、水素と水との混合物を、規定された混合比に設定することが重要である。図２のグラフに、プロセス温度に対する、反応室の流量調整器（Durchflussreglern）において調整された圧縮力比Ｈ2Ｏ／Ｈ2（つまり、反応室で調整される濃度比（Konzentrationsverhaeltnis））を示す。この図は、規定の酸化反応が、対応する還元反応と平衡状態にある、反応平衡曲線（Raktionsgleichgewichtskurven）を示している。上の平衡曲線は、タングステンの酸化または還元の基準とし、他方、下の平衡曲線は、シリコンの酸化または還元の特徴を示している。どちらの場合でも、それぞれの平衡曲線に基づいて、水蒸気成分の増加および／またはプロセス温度の低減によって、対応する酸化反応に有利なように不平衡が生じる。図２のグラフにおいて、動作点が上記平衡曲線の間の中間領域に位置するように、プロセス条件のウェハー温度および混合比を調整することが、重要である。
【０００８】
しかし、図１Ｂに従って、水素を多く含んだ雰囲気下でのウェット酸化によって酸化シリコン層６の形成用に行われる、選択的酸化の際に、これまでは、ゲート領域を取り囲む雰囲気下において、酸化タングステンがなおも非常に多く形成されてきた。
【０００９】
この酸化タングステンは、プロセス温度で蒸発し、プロセス室で水素によって金属のタングステンに還元され、プロセス室の壁に堆積する。したがって、これらのタングステンの堆積物は、好ましくは選択的酸化に用いられる、ランプを用いて加熱するＲＴＰ（急速熱処理）装置を用いて、ランプとウェハーとの間の石英部分（Quarzteilen）に位置しており、堆積物の光学特性のゆえにランプの放射線を部分的に吸収する。それゆえ、これらの堆積物は、ウェハーの温度均質性に多大な影響を与え、この均質性を極度に（drastisch）悪化させる。さらに、タングステン堆積物を、高温計の前の石英部分に形成してもよい。つまり、ウェハー温度の光学測定がマイナスの影響を与える可能性もある。製造条件下で処理している間、つまり、多くの製造ウェハー（Produktionsscheiben）上で同じプロセスを繰り返し処理している間、タングステン堆積物が増加することによって、ウェハー上の、および、ウェハーからウェハーへの層厚均質性が、製造アプリケーション（produktive Anwendungen）用にプロセスの安定性が現時点で不十分である程に、急速に低下する。
【００１０】
さらに、酸化タングステンの蒸着に起因するタングステンの損失によって、相互接続の電気的機能が損傷してしまう。その上、タングステンの減少に続いて、酸化タングステンの再蒸着によって、不要な導電接続（leitenden Verbindungen）が形成される。つまり、ウェハーの構成素子が短絡してしまう。これらの問題は、ランプを用いて加熱するＲＴＰ装置に関するだけでなく、選択的酸化に使用できる全ての熱処理装置（Temperanlage）（例えば従来の炉）が有している問題である。なお、後者に関しては、室壁に酸化タングステンを蒸着した後のタングステンの減少は、それほど重大な問題ではない。
【００１１】
従って、本発明の目的は、金属被覆構造、特に、少なくとも１つの酸化されるシリコン層、および、少なくとも１つの酸化されないタングステン層を含んだゲート構造の選択的酸化方法を提示することにある。この方法では、金属被覆構造を取り囲む雰囲気からの酸化タングステンの蒸着は、まったく発生しないか、あるいは、ほんの少しだけ発生する。
【００１２】
この目的を、特許請求項１に示した特徴によって達成する。また、有効な実施形態および本発明の方法の一形態を、従属請求項に提示する。
【００１３】
また、本発明は、少なくとも１つの多結晶シリコン層および少なくとも１つのタングステン層を含んだ金属被覆構造の選択的酸化に関する、改善されたプロセスについて記載する。熱処理工程（Behandlungsschritt unter Warmezufuhr）では、この金属被覆構造に水素と水との混合物を供給し、この工程の間に選択的に酸化することが知られている。本発明のプロセスの基本的観点は、処理工程の前、および、場合によっては後に、金属被覆構造に、水素を含んだ非水溶性物質、特に純粋な水素または水素と不活性ガスとの混合物を供給する点にある。こうすることによって、実験結果から、酸化タングステン蒸着を著しく低減でき、場合によっては全く蒸着しないようにできる。処理工程後も水素、または、水素と不活性ガスとの混合物を供給することが必ず必要なわけではないが、そうすることは有効である。水素と不活性ガスとの混合物は、例えば、水素と窒素との混合物であってもよい。
【００１４】
処理される金属被膜構造において、または、その近くにおいて支配的な温度を、以下ではウェハー温度と呼ぶ。また、水素と水との混合物による処理工程の間に、熱供給することによって調整されるウェハー温度を、以下では、プロセス温度と呼ぶ。
【００１５】
酸化タングステン蒸着の低減量は、規定のウェハー温度、ウェハー温度の上昇時間および下降時間（ランプ時間：Rampzeiten）、および、水素と水との濃度比の調整といった、さらなる措置の実施に応じて変化する。
【００１６】
例えば、水素と水との混合物による処理工程の前の、水素を含んだ物質による処理の第１工程（ersten Abschnitts）において、ウェハー温度が第１温度Ｔ1から第２温度Ｔ2に上昇するように熱供給を調整すると好適である。また、第１温度は、室温〜２００℃であることが好ましく、さらに、第２温度は７００℃〜９００℃であることが好ましい。この場合、ウェハー温度を、初めは第１温度に保ち、続いて、継続的にまたは徐々に、第２温度に上昇することができる。
【００１７】
他の有効な方法（verfahrensmassnahme）では、水素と水との混合物による処理工程の１工程中に、ウェハー温度が規定温度からプロセス温度に上昇するように、熱供給を調整する。ウェハー温度を初めは規定温度に保ち、続いて、継続的にまたは徐々に、プロセス温度に上昇できる。規定温度は上述の第２温度（７００℃〜９００℃）であってもよいし、プロセス温度は第３温度Ｔ3（９００℃〜１１００℃）であってもよい。
【００１８】
上述の工程に記載された方法に応じて、水素と水との混合物による処理工程の間のウェハー温度を、９００℃〜１１００℃のプロセス温度に調整することが有効であるのは証明済みである。
【００１９】
さらに、水素と水との混合物による処理工程の後の、水素を含んだ物質による処理の第２工程中に、ウェハー温度をプロセス温度からより低い温度に継続的にまたは徐々に低減するように、熱供給を調整できる。このプロセス温度は上述の第３温度Ｔ3（９００℃〜１１００℃）であってもよいし、上述の第２温度Ｔ2未満（３００℃〜６００℃）であってもよい。
【００２０】
水素を含んだ物質の供給前、および、場合によっては後に、不活性ガス（特に純粋な窒素）による処理を、もう１度実施してもよい。
【００２１】
また、水素と水との混合物による処理工程中に、酸化反応と還元反応との間の反応平衡に近い、少なくとも１つの状態を、確実に獲得できる。しかし、１対の反応方程式
【００２２】
【化１】
【００２３】
では、
反応方程式
【００２４】
【化２】
【００２５】
の反応速度が、より速いように、特に著しく速いように、供給された水素と水との混合物中の水の割合、および、プロセス温度を選択することが好ましい。
【００２６】
さらに、処理工程を継続するために、水素と水との混合物中の水の割合が２０％未満であり、同時に、化学反応に関する上述の条件が維持されるように、プロセス温度を選択することが、有効である。
【００２７】
本発明の方法を、原理的には、入口開口部および出口開口部を有する反応室を備えた各熱処理装置において実施してもよい。なお、反応室には、プロセスガスが入口開口部から出口開口部に流れうるように、金属被覆構造を含んだ基板を配置できる。
【００２８】
この方法を、例えば、ランプによって加熱するＲＴＰ（急速熱処理）装置を用いて実施してもよい。この装置には、反応室を制御するように例えば大量流量調整器（Massenflussregler）によってプロセスガスを供給できる、入口開口部を有する反応室が備えられている。このプロセスガスは、シリコンウェハを通過して、減圧（Unterdruck）によって、または、ポンプを用いて反応室から再び吸引できる、出口開口部に流れる。また、ウェハーを、高性能ランプを用いて照射することによって加熱する。
【００２９】
しかし、この方法を、例えば垂直炉または水平管炉（Horizontalrohrofen）のような従来の炉装置において使用してもよい。
【００３０】
ウェハー温度および温度ランプ（Temperatur-Rampings）に関する上記の全ての付加的な措置を実施すると、特によい結果が得られる。しかし、それらの措置がもたらしうる改良が、これらの措置を実施するコスト内におさまらない場合、これらいくつかの措置を省くこともできる。
【００３１】
新たに発展したプロセスによって、酸化タングステンの蒸着を著しく低減する。つまり、特にランプを用いて加熱するＲＴＰ装置にこの装置の駆動状態を妨げる蒸着を発生させないことによって、プロセスの安定度をほぼ高めることができる。従来の炉装置を用いて選択的酸化を行う際、本発明の方法によって、有害な酸化タングステンの蒸着は、半導体ウェハー上で、および、その上に形成された構造の上で回避される。
【００３２】
次に、本発明の方法および有効な実施形態を、図面に基づいて詳述する。図１Ａ〜Ｃは、従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。図２は、反応メカニズムおよび反応方程式を示すグラフである。図３は、本発明の方法の有効なプロセスを示す図である。
【００３３】
図３に、水と水素との混合ガス（Gasgemischs）の供給前後すぐに、純粋な水素ガス（Ｈ2）による処理を実施する、例示的なプロセスを示す。
【００３４】
また、縦軸上にプロットされたウェハー温度のグラフは、直線ではない。
【００３５】
初めに、非常に低い第１温度Ｔ1、例えば５０℃（実際の温度は、従来の高温計測定法によっては検出できない）の場合、窒素が反応室を介して流れることによって、酸素を反応室から取り除く。なお、第１温度Ｔ1は、室温〜２００℃である。
【００３６】
続いて、純粋な水素ガスによる処理が行われる。つまり、反応室の入口開口部を介して、初めに一定の第１温度Ｔ1で水素ガスを供給し、水素処理が進むと、この温度は、ランプ（Rampe）を介して、継続的に、例えば８００℃の第２温度Ｔ2に上昇する。
【００３７】
そして、水素と水との混合物を反応室に供給する。反応室では、体積比で１４％の水が雰囲気内に含まれるように、流量調整器を設定できる。プロセス温度は、初めに、第２温度Ｔ2を常に８００℃に保っているが、第２温度ランプ（zweiten Temperaturrampe）内で、継続的に、第３温度Ｔ3を例えば１０５０℃に上昇する。この第３温度Ｔ3（プロセス温度）のときに、上述したように、水素と水との混合物による処理を実施する。この処理を行う際に、多結晶シリコン層２の側壁、および、場合によってはシリコン基板１０（参照：図１Ｂ）に、ＳｉＯ3層を形成する。
【００３８】
続いて、純粋な水素ガスによる新たな処理を行う。その間、ウェハー温度を、継続的に、第３温度Ｔ3から第２温度Ｔ2未満の温度に再び低減する。この処理の後、新たに、反応室内に窒素を通過させ、その間に、ウェハー温度を出力温度に下げる。また、窒素の代わりに、他の不活性ガスを使用してもよい。
【００３９】
水素と水との混合物による処理の前後すぐの、純粋な水素ガスによる処理の代わりに、水素と窒素との混合物を使用してもよい。また、水素を含んださらに他の不活性ガス混合物を使用してもよい。
【００４０】
上述の連続的な温度ランプ（Temperaturrampen）の代わりに、温度を、断続的に、徐々に、変えてもよい。
【００４１】
水素と水との混合物による処理のプロセス時間は、通常３０〜６０秒であり、他方、温度ランプ時間（Temperaturrampzeiten）は、例えば１０〜５０℃／ｓである。他のプロセスパラメーター（特に温度、および、水の割合）の選択に応じて、他の時間を使用してもよい。
【図面の簡単な説明】
【００４２】
【図１Ａ】従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。
【図１Ｂ】従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。
【図１Ｃ】従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。
【図２】反応メカニズムおよび反応方程式を示すグラフである。
【図３】本発明の方法の有効なプロセスを示す図である。
本発明は、全般的に、金属被覆構造、特に、多結晶シリコンを含んだ少なくとも１つの層および少なくとも１つのタングステン層を含んだゲート構造の、製造分野に関するものである。特に、本発明は、特許請求項１の前提構成に従った、このような金属被覆構造の選択的酸化方法に関するものである。
【０００２】
ＭＯＳトランジスタの縮小化が進むと、ゲート構造体の構成部分として、タングステンを使用する場合が多くなる。タングステンは、同様に従来広範に用いられてきたケイ化タングステンと比べて、ゲート物質としてはるかに有効である。タングステンは、ケイ化タングステンよりも比抵抗が低いので、ゲートの抵抗を低下でき、これによって、トランジスタの電気特性を改善できる。また、比抵抗が低いので、層状のゲート構造体の高さも著しく低くできる。こうすることによって、アスペクト比（隣り合うゲート間の距離に対する高さの比）が下がるので、様々な充填工程およびエッチング工程がはるかに単純化される。
【０００３】
多層のゲート構造体を製造する際、初めに、通常、ゲート酸化層、多結晶シリコン層、窒化タングステン層、タングステン層、および、窒化シリコン層を、シリコン基板に形成する。そして、フォトリソグラフィーおよび垂直なエッチングによって、個々のゲート領域を規定する。これらのゲート領域は、後に、ＭＯＳトランジスタのチャネルの上方にそれぞれ配置されるものである。さらに、ゲート構造体（「堆積（stacks）」）のエッチングされた側壁を電気的に絶縁し、エッチングによる損傷を元どおりにする（auszuheilen）ために、この側壁に、適切な絶縁層を形成する必要がある。多結晶シリコン層に最も適しているのは、熱酸化によって形成されるＳｉＯ2層である。しかし同時に、タングステン層の酸化を防止する必要がある。なぜなら、本発明に従って、酸化が、表面だけでなくタングステン層の中で横方向に進み、このことによって、抵抗の高い酸化タングステンが発生して、ゲートの電気的機能性を妨害してしまうからである。
【０００４】
タングステン層を含んだゲート電極の側壁形成方法が、種々知られている。
【０００５】
ＵＳ−Ａ−６，１６５，８８３には、ゲート構造体の選択的酸化方法が開示されている。以下に、この方法について、図面１Ａ〜１Ｃに基づいて詳述する。
【０００６】
シリコン基板１０に、熱酸化によって、ゲート酸化層１を形成し、続いて、その上に、多結晶シリコン層２、窒化タングステンまたは窒化チタンを含んだ遮断層３、タングステン層４、および、窒化シリコン層５を蒸着する。続いて、ゲート領域を規定するために、窒化シリコン層５をパターン化する。この結果、ゲート領域用に、図１Ａの構造を実現できる。次に、この窒化シリコン層のメサ型にエッチングされた構造５を、エッチングマスクとして使用する。そして、垂直のエッチング工程によって、ゲート構造間の領域の層１〜４を除去する。こうすることによって、層構造体のゲート領域のみが個々に規定されて残る。続いて、水と水素とを含んだ８００℃の雰囲気中で、シリコン基板１０の上、および、多結晶シリコン層２の側壁にのみ酸化シリコン層６を形成する選択的酸化を行う。これに対して、タングステン層４は酸化しない。こうして形成された構造を、図１Ｂに示す。次に、もう１つの窒化シリコン層７を、窒化シリコン層５、タングステン層４、窒化タングステン層３、および、酸化シリコン層６の側壁に、絶縁層として形成する。したがって、ゲート構造は、全ての側面で、電気的に絶縁された側壁によって取り囲まれている。これに続く、上記明細書に詳述されているプロセス工程については、簡単なので、ここではこれ以上考察しない。
【０００７】
選択的酸化を行うために、反応室において、水素と水との混合物を、規定された混合比に設定することが重要である。図２のグラフに、プロセス温度に対する、反応室の流量調整器（Durchflussreglern）において調整された圧縮力比Ｈ2Ｏ／Ｈ2（つまり、反応室で調整される濃度比（Konzentrationsverhaeltnis））を示す。この図は、規定の酸化反応が、対応する還元反応と平衡状態にある、反応平衡曲線（Raktionsgleichgewichtskurven）を示している。上の平衡曲線は、タングステンの酸化または還元の基準とし、他方、下の平衡曲線は、シリコンの酸化または還元の特徴を示している。どちらの場合でも、それぞれの平衡曲線に基づいて、水蒸気成分の増加および／またはプロセス温度の低減によって、対応する酸化反応に有利なように不平衡が生じる。図２のグラフにおいて、動作点が上記平衡曲線の間の中間領域に位置するように、プロセス条件のウェハー温度および混合比を調整することが、重要である。
【０００８】
しかし、図１Ｂに従って、水素を多く含んだ雰囲気下でのウェット酸化によって酸化シリコン層６の形成用に行われる、選択的酸化の際に、これまでは、ゲート領域を取り囲む雰囲気下において、酸化タングステンがなおも非常に多く形成されてきた。
【０００９】
この酸化タングステンは、プロセス温度で蒸発し、プロセス室で水素によって金属のタングステンに還元され、プロセス室の壁に堆積する。したがって、これらのタングステンの堆積物は、好ましくは選択的酸化に用いられる、ランプを用いて加熱するＲＴＰ（急速熱処理）装置を用いて、ランプとウェハーとの間の石英部分（Quarzteilen）に位置しており、堆積物の光学特性のゆえにランプの放射線を部分的に吸収する。それゆえ、これらの堆積物は、ウェハーの温度均質性に多大な影響を与え、この均質性を極度に（drastisch）悪化させる。さらに、タングステン堆積物を、高温計の前の石英部分に形成してもよい。つまり、ウェハー温度の光学測定がマイナスの影響を与える可能性もある。製造条件下で処理している間、つまり、多くの製造ウェハー（Produktionsscheiben）上で同じプロセスを繰り返し処理している間、タングステン堆積物が増加することによって、ウェハー上の、および、ウェハーからウェハーへの層厚均質性が、製造アプリケーション（produktive Anwendungen）用にプロセスの安定性が現時点で不十分である程に、急速に低下する。
【００１０】
さらに、酸化タングステンの蒸着に起因するタングステンの損失によって、相互接続の電気的機能が損傷してしまう。その上、タングステンの減少に続いて、酸化タングステンの再蒸着によって、不要な導電接続（leitenden Verbindungen）が形成される。つまり、ウェハーの構成素子が短絡してしまう。これらの問題は、ランプを用いて加熱するＲＴＰ装置に関するだけでなく、選択的酸化に使用できる全ての熱処理装置（Temperanlage）（例えば従来の炉）が有している問題である。なお、後者に関しては、室壁に酸化タングステンを蒸着した後のタングステンの減少は、それほど重大な問題ではない。
【００１１】
従って、本発明の目的は、金属被覆構造、特に、少なくとも１つの酸化されるシリコン層、および、少なくとも１つの酸化されないタングステン層を含んだゲート構造の選択的酸化方法を提示することにある。この方法では、金属被覆構造を取り囲む雰囲気からの酸化タングステンの蒸着は、まったく発生しないか、あるいは、ほんの少しだけ発生する。
【００１２】
この目的を、特許請求項１に示した特徴によって達成する。また、有効な実施形態および本発明の方法の一形態を、従属請求項に提示する。
【００１３】
また、本発明は、少なくとも１つの多結晶シリコン層および少なくとも１つのタングステン層を含んだ金属被覆構造の選択的酸化に関する、改善されたプロセスについて記載する。熱処理工程（Behandlungsschritt unter Warmezufuhr）では、この金属被覆構造に水素と水との混合物を供給し、この工程の間に選択的に酸化することが知られている。本発明のプロセスの基本的観点は、処理工程の前、および、場合によっては後に、金属被覆構造に、水素を含んだ非水溶性物質、特に純粋な水素または水素と不活性ガスとの混合物を供給する点にある。こうすることによって、実験結果から、酸化タングステン蒸着を著しく低減でき、場合によっては全く蒸着しないようにできる。処理工程後も水素、または、水素と不活性ガスとの混合物を供給することが必ず必要なわけではないが、そうすることは有効である。水素と不活性ガスとの混合物は、例えば、水素と窒素との混合物であってもよい。
【００１４】
処理される金属被膜構造において、または、その近くにおいて支配的な温度を、以下ではウェハー温度と呼ぶ。また、水素と水との混合物による処理工程の間に、熱供給することによって調整されるウェハー温度を、以下では、プロセス温度と呼ぶ。
【００１５】
酸化タングステン蒸着の低減量は、規定のウェハー温度、ウェハー温度の上昇時間および下降時間（ランプ時間：Rampzeiten）、および、水素と水との濃度比の調整といった、さらなる措置の実施に応じて変化する。
【００１６】
例えば、水素と水との混合物による処理工程の前の、水素を含んだ物質による処理の第１工程（ersten Abschnitts）において、ウェハー温度が第１温度Ｔ1から第２温度Ｔ2に上昇するように熱供給を調整すると好適である。また、第１温度は、室温〜２００℃であることが好ましく、さらに、第２温度は７００℃〜９００℃であることが好ましい。この場合、ウェハー温度を、初めは第１温度に保ち、続いて、継続的にまたは徐々に、第２温度に上昇することができる。
【００１７】
他の有効な方法（verfahrensmassnahme）では、水素と水との混合物による処理工程の１工程中に、ウェハー温度が規定温度からプロセス温度に上昇するように、熱供給を調整する。ウェハー温度を初めは規定温度に保ち、続いて、継続的にまたは徐々に、プロセス温度に上昇できる。規定温度は上述の第２温度（７００℃〜９００℃）であってもよいし、プロセス温度は第３温度Ｔ3（９００℃〜１１００℃）であってもよい。
【００１８】
上述の工程に記載された方法に応じて、水素と水との混合物による処理工程の間のウェハー温度を、９００℃〜１１００℃のプロセス温度に調整することが有効であるのは証明済みである。
【００１９】
さらに、水素と水との混合物による処理工程の後の、水素を含んだ物質による処理の第２工程中に、ウェハー温度をプロセス温度からより低い温度に継続的にまたは徐々に低減するように、熱供給を調整できる。このプロセス温度は上述の第３温度Ｔ3（９００℃〜１１００℃）であってもよいし、上述の第２温度Ｔ2未満（３００℃〜６００℃）であってもよい。
【００２０】
水素を含んだ物質の供給前、および、場合によっては後に、不活性ガス（特に純粋な窒素）による処理を、もう１度実施してもよい。
【００２１】
また、水素と水との混合物による処理工程中に、酸化反応と還元反応との間の反応平衡に近い、少なくとも１つの状態を、確実に獲得できる。しかし、１対の反応方程式
【００２２】
【化１】
では、
反応方程式
【００２４】
【化２】
の反応速度が、より速いように、特に著しく速いように、供給された水素と水との混合物中の水の割合、および、プロセス温度を選択することが好ましい。
【００２６】
さらに、処理工程を継続するために、水素と水との混合物中の水の割合が２０％未満であり、同時に、化学反応に関する上述の条件が維持されるように、プロセス温度を選択することが、有効である。
【００２７】
本発明の方法を、原理的には、入口開口部および出口開口部を有する反応室を備えた各熱処理装置において実施してもよい。なお、反応室には、プロセスガスが入口開口部から出口開口部に流れうるように、金属被覆構造を含んだ基板を配置できる。
【００２８】
この方法を、例えば、ランプによって加熱するＲＴＰ（急速熱処理）装置を用いて実施してもよい。この装置には、反応室を制御するように例えば大量流量調整器（Massenflussregler）によってプロセスガスを供給できる、入口開口部を有する反応室が備えられている。このプロセスガスは、シリコンウェハを通過して、減圧（Unterdruck）によって、または、ポンプを用いて反応室から再び吸引できる、出口開口部に流れる。また、ウェハーを、高性能ランプを用いて照射することによって加熱する。
【００２９】
しかし、この方法を、例えば垂直炉または水平管炉（Horizontalrohrofen）のような従来の炉装置において使用してもよい。
【００３０】
ウェハー温度および温度ランプ（Temperatur-Rampings）に関する上記の全ての付加的な措置を実施すると、特によい結果が得られる。しかし、それらの措置がもたらしうる改良が、これらの措置を実施するコスト内におさまらない場合、これらいくつかの措置を省くこともできる。
【００３１】
新たに発展したプロセスによって、酸化タングステンの蒸着を著しく低減する。つまり、特にランプを用いて加熱するＲＴＰ装置にこの装置の駆動状態を妨げる蒸着を発生させないことによって、プロセスの安定度をほぼ高めることができる。従来の炉装置を用いて選択的酸化を行う際、本発明の方法によって、有害な酸化タングステンの蒸着は、半導体ウェハー上で、および、その上に形成された構造の上で回避される。
【００３２】
次に、本発明の方法および有効な実施形態を、図面に基づいて詳述する。図１Ａ〜Ｃは、従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。図２は、反応メカニズムおよび反応方程式を示すグラフである。図３は、本発明の方法の有効なプロセスを示す図である。
【００３３】
図３に、水と水素との混合ガス（Gasgemischs）の供給前後すぐに、純粋な水素ガス（Ｈ2）による処理を実施する、例示的なプロセスを示す。
【００３４】
また、縦軸上にプロットされたウェハー温度のグラフは、直線ではない。
【００３５】
初めに、非常に低い第１温度Ｔ1、例えば５０℃（実際の温度は、従来の高温計測定法によっては検出できない）の場合、窒素が反応室を介して流れることによって、酸素を反応室から取り除く。なお、第１温度Ｔ1は、室温〜２００℃である。
【００３６】
続いて、純粋な水素ガスによる処理が行われる。つまり、反応室の入口開口部を介して、初めに一定の第１温度Ｔ1で水素ガスを供給し、水素処理が進むと、この温度は、ランプ（Rampe）を介して、継続的に、例えば８００℃の第２温度Ｔ2に上昇する。
【００３７】
そして、水素と水との混合物を反応室に供給する。反応室では、体積比で１４％の水が雰囲気内に含まれるように、流量調整器を設定できる。プロセス温度は、初めに、第２温度Ｔ2を常に８００℃に保っているが、第２温度ランプ（zweiten Temperaturrampe）内で、継続的に、第３温度Ｔ3を例えば１０５０℃に上昇する。この第３温度Ｔ3（プロセス温度）のときに、上述したように、水素と水との混合物による処理を実施する。この処理を行う際に、多結晶シリコン層２の側壁、および、場合によってはシリコン基板１０（参照：図１Ｂ）に、ＳｉＯ3層を形成する。
【００３８】
続いて、純粋な水素ガスによる新たな処理を行う。その間、ウェハー温度を、継続的に、第３温度Ｔ3から第２温度Ｔ2未満の温度に再び低減する。この処理の後、新たに、反応室内に窒素を通過させ、その間に、ウェハー温度を出力温度に下げる。また、窒素の代わりに、他の不活性ガスを使用してもよい。
【００３９】
水素と水との混合物による処理の前後すぐの、純粋な水素ガスによる処理の代わりに、水素と窒素との混合物を使用してもよい。また、水素を含んださらに他の不活性ガス混合物を使用してもよい。
【００４０】
上述の連続的な温度ランプ（Temperaturrampen）の代わりに、温度を、断続的に、徐々に、変えてもよい。
【００４１】
水素と水との混合物による処理のプロセス時間は、通常３０〜６０秒であり、他方、温度ランプ時間（Temperaturrampzeiten）は、例えば１０〜５０℃／ｓである。他のプロセスパラメーター（特に温度、および、水の割合）の選択に応じて、他の時間を使用してもよい。
【図面の簡単な説明】
【００４２】
【図１Ａ】従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。
【図１Ｂ】従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。
【図１Ｃ】従来技術に従った、タングステン層を含んだゲート構造の各方法工程を示す図である。
【図２】反応メカニズムおよび反応方程式を示すグラフである。
【図３】本発明の方法の有効なプロセスを示す図である。
Claims (13)
- 金属被覆構造、特に、酸化されるとともに特に多結晶の形状をした少なくとも１つのシリコン層と、少なくとも１つの酸化されないタングステン層とを含んだゲート構造の選択的酸化方法であって、
熱処理工程にて、上記金属被覆構造に水素と水との混合物を反応させ、
上記処理工程の前、および、場合によっては後で、上記金属被覆構造に、非水溶性の水素を含んだ物質、特に純粋な水素または水素と不活性ガスとの混合物を反応させることを特徴とする方法。 - 上記処理工程の前の、水素を含んだ物質による処理の第１工程中に、上記金属被覆構造の温度（ウェハー温度）が第１温度（Ｔ1）から第２温度(Ｔ2)に上昇するように、熱供給を調整することを特徴とする、請求項１に記載の方法。
- 上記処理工程のうちの１工程中に、上記金属被覆構造の温度（ウェハー温度）が、特に第２温度（Ｔ2）である所定の温度から、特に第３温度（Ｔ3）であるプロセス温度に上昇するように、熱供給を調整することを特徴とする、請求項１または２に記載の方法。
- 上記処理工程の後の、水素を含んだ物質による処理の第２工程中に、上記金属被覆構造の温度が、継続的に、特に第３温度（Ｔ3）であるプロセス温度から、特に第１温度（Ｔ1）であるより低い温度まで低減するように、熱供給を調整することを特徴とする、請求項１〜３のいずれか１項に記載の方法。
- 上記処理工程における混合物中の水の割合が、２０％未満であることを特徴とする、請求項１〜４のいずれか１項に記載の方法。
- 上記第１温度（Ｔ1）が室温よりも高く、２００℃よりも低いことを特徴とする、請求項２〜５のいずれか１項に記載の方法。
- 上記第２温度（Ｔ2）が７００℃〜９００℃であることを特徴とする、請求項２〜６のいずれか１項に記載の方法。
- 上記処理工程の少なくとも１工程中に、特に第３温度（Ｔ3）である上記金属被覆構造またはそのすぐ近くの温度が、９００℃〜１１００℃となるように、熱供給を調整することを特徴とする、請求項１〜７のいずれか１項に記載の方法。
- 上記金属被覆構造を、不活性ガスを有する水素を含んだ物質を供給する前、および、場合によっては後で処理することを特徴とする、請求項１〜８のいずれか１項に記載の方法。
- 上記処理工程の間、１対の反応方程式
- 入口開口部および出口開口部を有する反応室で実施し、
上記反応室において、プロセスガスが入口開口部から出口開口部まで通過できるように、上記金属被覆構造を備えた基板を配置することを特徴とする、請求項１〜１０のいずれか１項に記載の方法。 - 上記方法を、熱処理装置、特にランプを用いて加熱する急速熱処理（ＲＴＰまたはＲＴＡ）装置において実施することを特徴とする、請求項１〜１１のいずれか１項に記載の方法。
- 特に多結晶の形状をした少なくとも１つのシリコン層と、少なくとも１つのタングステン層とを有する金属被覆構造、特にＭＯＳ構成素子のゲート構造の製造方法であって、製造工程中に請求項１〜１２のいずれか１つまたは複数に記載の選択的酸化方法を実施する製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10120523A DE10120523A1 (de) | 2001-04-26 | 2001-04-26 | Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates |
| PCT/DE2002/001321 WO2002089190A2 (de) | 2001-04-26 | 2002-04-10 | Verfahren zur minimierung der wolframoxidausdampfung bei der selektiven seitenwandoxidation von wolfram-silizium-gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004526327A true JP2004526327A (ja) | 2004-08-26 |
| JP2004526327A5 JP2004526327A5 (ja) | 2007-06-28 |
Family
ID=7682847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002586391A Pending JP2004526327A (ja) | 2001-04-26 | 2002-04-10 | タングステン−シリコンゲートの選択的側壁酸化中における酸化タングステンの蒸着を最小化するための方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7094637B2 (ja) |
| EP (1) | EP1382062B1 (ja) |
| JP (1) | JP2004526327A (ja) |
| KR (1) | KR20040015149A (ja) |
| CN (1) | CN1503987A (ja) |
| DE (2) | DE10120523A1 (ja) |
| TW (1) | TW550711B (ja) |
| WO (1) | WO2002089190A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335994A (ja) * | 2002-11-08 | 2004-11-25 | Cypress Semiconductor Corp | 高融点金属側壁の代わりにシリコン側壁を酸化させてゲート導体の側壁表面を選択的に酸化する炉システムおよび方法 |
| JP2007123669A (ja) * | 2005-10-31 | 2007-05-17 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2007173762A (ja) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| WO2010026624A1 (ja) * | 2008-09-02 | 2010-03-11 | 株式会社 東芝 | 不揮発性半導体記憶装置の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7020729B2 (en) * | 2002-05-16 | 2006-03-28 | Intel Corporation | Protocol independent data transmission interface |
| DE10236896B4 (de) * | 2002-08-12 | 2010-08-12 | Mattson Thermal Products Gmbh | Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern |
| US7235497B2 (en) * | 2003-10-17 | 2007-06-26 | Micron Technology, Inc. | Selective oxidation methods and transistor fabrication methods |
| KR100580118B1 (ko) * | 2005-03-09 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 패턴 형성방법 |
| US7951728B2 (en) * | 2007-09-24 | 2011-05-31 | Applied Materials, Inc. | Method of improving oxide growth rate of selective oxidation processes |
| EP2285385A4 (en) * | 2008-04-15 | 2013-01-16 | Quark Pharmaceuticals Inc | COMPOUNDS BASED ON RNSI TO INHIBIT NRF2 |
| US8889565B2 (en) * | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
| US11456177B2 (en) | 2020-09-22 | 2022-09-27 | Nanya Technology Corporation | Method of manufacturing semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132136A (ja) * | 1983-01-19 | 1984-07-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH10223900A (ja) * | 1996-12-03 | 1998-08-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US5796151A (en) | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| JP4283904B2 (ja) * | 1997-07-11 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000156497A (ja) * | 1998-11-20 | 2000-06-06 | Toshiba Corp | 半導体装置の製造方法 |
| US6346467B1 (en) | 1999-09-02 | 2002-02-12 | Advanced Micro Devices, Inc. | Method of making tungsten gate MOS transistor and memory cell by encapsulating |
-
2001
- 2001-04-26 DE DE10120523A patent/DE10120523A1/de not_active Ceased
-
2002
- 2002-04-10 CN CNA028087208A patent/CN1503987A/zh active Pending
- 2002-04-10 WO PCT/DE2002/001321 patent/WO2002089190A2/de active IP Right Grant
- 2002-04-10 EP EP02766602A patent/EP1382062B1/de not_active Expired - Lifetime
- 2002-04-10 DE DE50211205T patent/DE50211205D1/de not_active Expired - Lifetime
- 2002-04-10 KR KR10-2003-7013953A patent/KR20040015149A/ko not_active Application Discontinuation
- 2002-04-10 JP JP2002586391A patent/JP2004526327A/ja active Pending
- 2002-04-19 TW TW091108106A patent/TW550711B/zh not_active IP Right Cessation
-
2003
- 2003-10-27 US US10/694,593 patent/US7094637B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335994A (ja) * | 2002-11-08 | 2004-11-25 | Cypress Semiconductor Corp | 高融点金属側壁の代わりにシリコン側壁を酸化させてゲート導体の側壁表面を選択的に酸化する炉システムおよび方法 |
| JP2007123669A (ja) * | 2005-10-31 | 2007-05-17 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2007173762A (ja) * | 2005-12-23 | 2007-07-05 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| WO2010026624A1 (ja) * | 2008-09-02 | 2010-03-11 | 株式会社 東芝 | 不揮発性半導体記憶装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW550711B (en) | 2003-09-01 |
| EP1382062A2 (de) | 2004-01-21 |
| WO2002089190A2 (de) | 2002-11-07 |
| US20040121569A1 (en) | 2004-06-24 |
| CN1503987A (zh) | 2004-06-09 |
| EP1382062B1 (de) | 2007-11-14 |
| US7094637B2 (en) | 2006-08-22 |
| KR20040015149A (ko) | 2004-02-18 |
| WO2002089190A3 (de) | 2003-01-09 |
| DE50211205D1 (de) | 2007-12-27 |
| DE10120523A1 (de) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8546271B2 (en) | Method of improving oxide growth rate of selective oxidation processes | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| US7238587B2 (en) | Semiconductor device fabrication method | |
| US8435895B2 (en) | Methods for stripping photoresist and/or cleaning metal regions | |
| US8486792B2 (en) | Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device | |
| US8318614B2 (en) | Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus | |
| JP2001244214A (ja) | シリサイド膜を備えた半導体素子の製造方法 | |
| US20060003565A1 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP2002516487A (ja) | 半導体デバイスの製造方法 | |
| KR100744590B1 (ko) | 하지 절연막의 형성 방법 및 반도체 제조 장치 | |
| JP2004526327A (ja) | タングステン−シリコンゲートの選択的側壁酸化中における酸化タングステンの蒸着を最小化するための方法 | |
| WO2006106667A1 (ja) | 絶縁膜の製造方法および半導体装置の製造方法 | |
| WO2018160493A1 (en) | Selective etch of metal nitride films | |
| JP2024020242A (ja) | メモリ用途のための垂直トランジスタの作製 | |
| US20210175075A1 (en) | Oxygen radical assisted dielectric film densification | |
| TW202040799A (zh) | 用於３ｄ ｎａｎｄ應用之記憶體單元製造 | |
| US7981785B2 (en) | Method for manufacturing semiconductor device and plasma oxidation method | |
| US6486555B2 (en) | Semiconductor device having a contact structure using aluminum | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| JP2008235397A (ja) | 半導体装置の製造方法 | |
| JP3456392B2 (ja) | 半導体装置の製造方法 | |
| KR100935380B1 (ko) | 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법 | |
| KR100604787B1 (ko) | 원자층 적층을 이용한 금속막 형성방법 | |
| WO2008065908A1 (fr) | Procédé de formation d'un film de composé d'élément métallique du groupe iv et procédé de fabrication d'un dispositif semi-conducteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070309 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070309 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070425 |
|
| A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20070509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |