KR100604787B1 - 원자층 적층을 이용한 금속막 형성방법 - Google Patents

원자층 적층을 이용한 금속막 형성방법 Download PDF

Info

Publication number
KR100604787B1
KR100604787B1 KR1019990042601A KR19990042601A KR100604787B1 KR 100604787 B1 KR100604787 B1 KR 100604787B1 KR 1019990042601 A KR1019990042601 A KR 1019990042601A KR 19990042601 A KR19990042601 A KR 19990042601A KR 100604787 B1 KR100604787 B1 KR 100604787B1
Authority
KR
South Korea
Prior art keywords
layer
forming
film
material film
substrate
Prior art date
Application number
KR1019990042601A
Other languages
English (en)
Other versions
KR20010035840A (ko
Inventor
강상범
최길현
이상인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990042601A priority Critical patent/KR100604787B1/ko
Publication of KR20010035840A publication Critical patent/KR20010035840A/ko
Application granted granted Critical
Publication of KR100604787B1 publication Critical patent/KR100604787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

원자층 적층을 이용한 금속막 형성방법에 관해 개시되어 있다. 여기서, 본 발명은 기판 상에 물질막을 형성하는 단계; 상기 물질막을 이분하여 상기 기판 상에 실리사이드층을 형성하고 상기 실리사이드층 상에 불순물층을 형성하는 단계; 상기 불순물층을 제거하는 단계; 및 상기 실리사이드층 상에 장벽층을 형성하는 단계를 포함하되, 상기 물질막은 RTA방식으로 열처리하여 이분하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법을 제공한다. 열처리 방법에 따라 상기 불순물층을 제거하는 후속 공정을 실시하거나 상기 불순물층을 장벽층으로 이용할 수 있다. 따라서, 오믹 콘택층으로 사용되는 실리사이드층, 예컨대 티타늄 실리사이드층의 불순물 농도를 최소화 할 수 있고, 오믹 콘택층과 장벽층을 동시에 형성할 수도 있으므로 공정을 단축할 수 있으며, 공정 비용을 줄일 수 있다.

Description

원자층 적층을 이용한 금속막 형성방법{Method for forming a metal film using atomic layer deposition}
도 1 내지 도 3은 본 발명의 제1 실시예에 의한 원자층 적층을 이용한 금속막 형성방법을 나타낸 단면도이다.
도 4는 본 발명의 제2 실시예에 의한 원자층 적층을 이용한 금속막 형성방법을 나타낸 단면도이다.
도 5는 본 발명의 실시예에 따라 금속막을 형성한 직후 금속막의 표면에서 기판에 이르기 까지 구성된 원소들에 의한 스퍼터 세기 변화를 나타낸 그래프이다.
도 6은 본 발명의 실시예에 따라 금속막을 형성한 직후 그 결과물을 일정시간 열처리한 후의 금속막의 표면에서 기판에 이르기 까지의 구성된 원소들에 의한 스퍼터 세기 변화를 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따라 금속막을 형성한 직후 그 결과물을 일정시간 열처리한 후의 금속막의 표면에서 기판에 이르기 까지의 구성된 원소들의 농도 변화를 나타낸 그래프이다.
도 8은 엑스선 회절각에 따른 엑스선의 세기를 나타낸 그래프도이다.
도 9는 물질막의 비저항값의 변화를 나타낸 그래프도이다.
*도면의 주요 부분에 대한 부호설명*
40, 50:기판. 42, 52:제1 및 제2 물질막.
42a, 52a:상부층. 42b, 52b:하부층.
44:장벽층.
G1 내지 G16:제1 내지 제16 그래프.
R1, R2:제1 및 제2 저항 그래프.
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 자세하게는 원자층 적층을 이용한 금속막 형성 방법에 관한 것이다.
반도체 장치가 고집적화 되면서 콘택 영역이 급속히 작아지고 있다. 콘택은 상, 하 배선 또는 기판과 기판 상에 형성된 도전성 패턴을 전기적으로 연결시켜 주기 위한 것으로 반도체 장치의 동작 속도에 영향을 미친다. 따라서, 자체 저항과 접촉 저항을 가능한 한 작게 하는 것이 바람직하다.
좁은 면적에서 작은 접촉 저항을 갖는 콘택을 형성하기 위해, 콘택 플러그와 이에 접촉되는 하지막의 계면에 실리사이드층을 형성하는 방법이 제시된 바 있다. 이때, 실리사이드층, 예컨대 현재 널리 사용되고 있는 티타늄 실리사이드층은 물리적 기상 증착법(Physical Vapor Deposition)이나 화학적 기상 증착법(Chemical Vapor Deposition)으로 형성되는데, 문제는 반도체 장치가 고집적화 되면서 콘택홀의 면적은 좁으나 그 깊이는 깊어서 스텝 커버리지 불량해진다는 것이다. 이에 따 라, 콘택 플러그와 하지막 사이에 원하는 정도의 낮은 접촉 저항을 갖는 오믹 콘택층 및 장벽층을 형성하기 어려워진다.
이를 해소하기 위해, 본 출원인은 원자층 적층 공정을 제시한 바 있다(특허 출원 제97-82126호 참조). 원자층 적층 공정을 이용함으로써 상기 스텝 커버리지 불량은 해소될 수 있으나, 오믹 콘택층 형성과정에서 불순물이 함유되는 문제가 발생된다.
예컨대, 금속 콘택 공정에서 도핑된 실리콘층 상에 티타늄막을 형성하여 티타늄 실리사이층을 형성하는데 원자층 적층을 이용하는 경우, 티타늄막에 알루미늄이나 염소, 탄소등과 같은 불순물이 포함된다. 이러한 불순물은 실리사이드화 공정에서 티타늄과 실리콘 사이의 반응을 방해할 수 있다. 따라서, 금속 콘택의 저항이 높아질 수 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해소하기 위한 것으로써, 원자층 적층을 이용하여 오믹 콘택층을 형성함에 있어 그에 포함되는 불순물 농도를 최소화할 수 있는 원자층 적층을 이용한 금속막 형성 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 제1 물질막을 형성하는 단계; 상기 제1 물질막을 이분하여 상기 기판 상에 실리사이드층을 형성하고 상기 실리사이드층 상에 불순물층을 형성하는 단계; 상기 불순물층을 제거하는 단계; 및 상기 실리사이드층 상에 장벽층을 형성하는 단계를 포함하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법을 제공한다.
이 과정에서, 상기 제1 물질막은 원자층 적층 방법으로 형성한다.
상기 제1 물질막을 이분하기 위해 그 결과물을 적어도 650℃ 이상의 온도에서 RTA방식으로 또는 알곤 분위기하에서 퍼니스를 이용하는 방식으로 열처리한다.
상기 실리사이드층은 티타늄 실리사이드층으로 형성한다.
또한, 상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 제2 물질막을 형성하는 단계; 및 상기 제2 물질막을 이분하여 상기 상기 기판 상에 오믹 콘택층을 형성하고, 상기 오믹 콘택층 상에 장벽층을 형성하는 단계를 포함하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법을 제공한다.
이 과정에서, 상기 오믹 콘택층 및 상기 장벽층은 각각 티타늄 실리사이드층 및 탄소와 산소를 소량함유하는 티타늄 알루미늄 나이트라이드막으로 형성한다.
상기 제2 물질막은 적어도 650℃이상의 온도에서 RTN방식으로 열처리하거나 질소 분위기하에서 퍼니스를 이용하여 열처리하여 이분된다.
이와 같이, 원자층 적층 방법을 이용하여 실리사이드층 형성함에 있어서, 그 소오스 막을 형성한 다음, 그 결과물을 열처리하여 상기 소오스 막을 기판의 표면에 형성되는 실리사이드층과 상기 소오스 막을 형성하는 과정에서 포함되는 불순물로 구성되는 불순물층으로 이분시킨다. 상기 열처리 방법에 따라 상기 불순물층을 제거하는 후속 공정을 실시하거나 상기 불순물층을 장벽층으로 이용할 수 있다. 따라서, 오믹 콘택층으로 사용되는 실리사이드층, 예컨대 티타늄 실리사이드층의 불 순물 농도를 최소화 할 수 있고, 오믹 콘택층과 장벽층을 동시에 형성할 수도 있으므로 공정을 단축할 수 있으며, 공정 비용을 줄일 수 있다.
이하, 본 발명의 실시예에 의한 원자층 적층을 이용한 금속막 형성 방법을 첨부된 도면들을 참조하여 상세하게 설명한다.
그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으므로, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되는 것은 바람직하지 않다. 본 발명의 실시예는 이 발명이 속하는 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 또한, 도면상에서 동일한 부호는 동일한 요소를 지칭한다.
첨부된 도면들 중, 도 1 내지 도 3은 본 발명의 제1 실시예에 의한 원자층 적층을 이용한 금속막 형성방법을 나타낸 단면도이고, 도 4는 본 발명의 제2 실시예에 의한 원자층 적층을 이용한 금속막 형성방법을 나타낸 단면도이며, 도 5는 본 발명의 실시예에 따라 금속막을 형성한 직후 금속막의 표면에서 기판에 이르기 까지 구성된 원소들에 의한 스퍼터 세기 변화를 나타낸 그래프이다. 또한, 도 6은 본 발명의 실시예에 따라 금속막을 형성한 직후 그 결과물을 일정시간 열처리한 후의 금속막의 표면에서 기판에 이르기 까지의 구성된 원소들에 의한 스퍼터 세기 변화를 나타낸 그래프이고, 도 7은 본 발명의 실시예에 따라 금속막을 형성한 직후 그 결과물을 일정시간 열처리한 후의 금속막의 표면에서 기판에 이르기 까지의 구성된 원소들의 농도 변화를 나타낸 그래프이다. 그리고 도 8은 엑스선 회절각에 따른 엑 스선의 세기를 나타낸 그래프도이고, 도 9는 물질막의 비저항값의 변화를 나타낸 그래프도이다.
먼저, 본 발명의 제1 실시예에 의한 원자층 적층을 이용한 금속막 형성방법을 설명한다.
도 1을 참조하면, 기판(40), 예컨대 반도체 기판 상에 제1 물질막(42)을 형성한다. 상기 제1 물질막(42)은 티타늄(Ti)를 주성분으로 하고 염소(Cl), 알루미늄(Al), 탄소(C)등을 불순물로 포함하는 물질막이다. 이와 같은 상기 제1 물질막(42)은 원자층 적층 방법으로 형성한다.
구체적으로, 사 염화 티타늄(TiCl4)과 DMEAA(DimethylEthylAmineAlnae) 전구체(precursor)를 교번하면서 상기 기판(40)이 로딩된 반응챔버에 유입시킨다. 상기 교번 사이에 불활성 가스를 사용하여 퍼징(purging)도 실시한다. 이렇게 해서, 상기 티타늄을 주성분으로 하고 염소, 알루미늄, 탄소등을 불순물로 포함하는 상기 제1 물질막(42)이 형성된다.
상기 제1 물질막(42)을 형성한 후, 그 결과물을 열처리 한다. 상기 열처리는 급속 열 처리(Rapid Thermal Annealing, 이하 RTA라 함)방식을 이용하여 650℃이상의 온도, 바람직하게는 850℃의 온도에서 소정시간 실시하는 것이 바람직하다. 상기 열처리는 동일한 온도에서 퍼니스(furnace)를 이용하여 실시할 수도 있다. 상기 열처리에 의해 상기 제1 물질막(42)은 상부 및 하부층(42a, 42b)으로 이분된다. 상기 상부층(42a)은 상기 제1 물질막(42)내의 불순물들을 포함하는 불순물층이며, 상 기 하부층(42b)은 티타늄 실리사이드층(TiSi2)이다. 따라서, 상기 하부층(42b)은 오믹 콘택층으로 사용될 수 있다.
상기 열처리 과정에서 불순물중의 염소(Cl)는 휘발되어 제거된다. 그리고 상기 상부층(42a)에는 산소(O)가 포함되는데, 이는 상기 열처리 과정에서 상기 기판(40)의 표면에 이미 형성되어 있던 자연 산화막이 분해되어 생성된 산소가 상부로 확산된 것이다. 또한, 상기 상부층(42a)에는 이외에도 소량의 티타늄(Ti) 및 실리콘(Si)이 함유되어 있는데, 이는 실리사이드 반응에 참여하지 않는 티타늄과 실리사이드 반응에 참여한 실리콘중 반응에 참여하지 않은 일부이다.
상기 내용은 도 5와 도 6 또는 도 7을 비교함으로써 알 수 있다.
즉, 도 5는 티타늄(Ti)과 염소, 알루미늄, 탄소등을 불순물로 포함하는 상기 제1 물질막(42)을 형성한 직후, 상기 열처리를 실시하지 않았을 때의 상기 제1 물질막(42)의 표면에서 안쪽으로 두께 변화에 따른 구성 원소들의 분포를 나타내는 그래프이고, 도 6 및 도 7은 척도는 세로 축의 척도는 다르지만, 상기 제1 물질막(42)을 상기한 바와 같이 RTA방식으로 850℃에서 5분 정도 열처리 한 후의 구성 원소의 분포를 나타내는 그래프이다.
도 5 내지 도 7의 가로 축은 스퍼터 시간(sputter time)을 나타내고, 도 5 및 도 6의 세로 축은 상기 스퍼터 시간에 따른 상기 기판(40) 및 상기 제1 물질막(42)을 구성하는 원소들에 의한 스퍼터 세기 변화를 나타내며, 도 7의 세로 축은 상기 제1 물질막(42)의 표면에서부터 상기 기판(40)에 이르기 까지 원소들의 농도(%) 변화를 나타낸다. 또한, 도 5 및 도 6에서 참조 부호 G1, G2, G3, G4, G5 및 G6는 각각 스퍼터 시간에 대한 상기 제1 물질막(42)을 구성하는 원소들에 의한 스퍼터 세기 변화를 나타내는 제1 내지 제6 그래프로써, 상기 제1 그래프(G1)는 티타늄에 의한 스퍼터 세기 변화를, 상기 제2 그래프(G2)는 탄소에 의한 스퍼터 세기 변화를, 상기 제3 그래프(G3)는 산소에 의한 스퍼터 세기 변화를, 상기 제4 그래프(G4)는 알루미늄에 의한 스퍼터 세기 변화를, 상기 제5 그래프(G5)는 염소에 의한 스퍼터 세기 변화를, 상기 제6 그래프(G6)는 실리콘에 의한 스퍼터 세기 변화를 나타낸다. 그리고, 도 7에서 참조부호 Ra 및 Rb는 각각 티타늄 실리사이드층 영역인 제1 영역과 실리콘 영역인 제2 영역을 나타낸다. 상기 제1 및 제2 영역(Ra, Rb)은 각각 기판 영역 및 실리사이드층 영역을 나타낸다. 또한, 참조부호 G7 내지 G10은 각각 제7 내지 제10 그래프로써, 상기 제7 그래프(G7)는 티타늄의 농도 변화를, 제8 그래프(G8)는 탄소의 농도 변화를, 제9 그래프(G9)는 알루미늄의 농도 변화를, 제10 그래프(G10)는 실리콘의 농도 변화를 나타낸다.
먼저, 도 5를 참조하면, 상기 제1 물질막(42)을 형성한 직후, 그 결과물을 열처리하기 전에는 스퍼터 시간이 6분이 경과될 때 까지 상기 제1 물질막(42)과 상기 기판(40)의 경계는 분명하게 구분된다. 이때는 상기 상부 및 하부층(42a, 42b)에 해당되는 층은 나타나지 않는다.
한편, 도 6을 참조하면, 상기 제1 물질막(42)을 형성한 다음, 그 결과물을 RTA방식으로 850℃에서 5분 동안 실시함으로써, 상기 제1 물질막(42)의 구성하는 원소의 분포가 RTA전의 분포와 다름을 알 수 있다.
즉, 도 5의 상기 제1 그래프(G1)를 참조하면, 상기 제1 물질막(42)을 형성한 직후 열처리 공정을 실시하기 전에는 스퍼터 시간이 7분이 될 때 까지 티타늄 분포는 그 세기는 2.5정도로 일정하다가 스퍼터 시간이 7분을 경과하면서 급격이 약해지기 시작해서 스퍼터 시간 10분이 되면서 0에 가까워진다.
한편, 도 6에 도시된 상기 제1 그래프(G1)를 참조하면, 티타늄 분포는 스퍼터 시간 5분이 경과되면서 그 세기가 2.5정도로 최대가 되었다가 스퍼터 시간 15분을 지나 약해지기 시작해서 스퍼터 시간 25분을 지나면서 0에 가까워지는 것을 알 수 있다.
이러한 결과로 볼 때, 상기 제1 물질막(42)을 형성한 후, 그 결과물을 열처리 하는 과정에서 상기 제1 물질막(42) 내의 티타늄 분포는 상기 기판(40) 쪽으로 이동됨을 알 수 있다. 또한, 도 5 및 도 6의 제6 그래프(G6)를 서로 비교하면, 상기 기판(40)을 구성하는 실리콘(Si)은 열처리 공정 전에는 스퍼터 시간이 6분을 경과되면서 그 분포가 측정되기 시작하였으나, 상기 열처리 공정 후에는 스퍼터 시간이 6분이 되기 전에 이미 그 분포가 측정됨을 알 수 있다. 즉, 상기 제1 물질막(42)의 표면에서부터 실리콘 분포가 측정됨을 알 수 있다. 이것은 상기 열처리 과정에서 상기 기판(40)에서 상기 제1 물질막(42)으로 실리콘이 확장된 결과이다. 이러한 이유로 인해, 상기 열처리 공정 후에는 상기 상부층(42a)에 실리콘이 포함된다.
도 5 및 도 6에서 상기 제2 내지 제5 그래프(G2, G3, G4, G5)를 참조하면, 상기 티타늄과 실리콘을 제외한 다른 원소의 분포는 상기 열처리 공정 전이나 후에 그 세기가 다소 약해졌을 뿐 스퍼터 시간 10분 이내에서 그 세기가 측정되는 것으로 볼 때, 상기 열처리 공정에 의해 그 분포의 이동은 나타나지 않음을 알 수 있다. 특히, 도 6을 참조하면, 제5 그래프(G5)는 나타나지 않는데, 이는 상기 열처리 공정에서 염소(Cl)가 대부분 휘발되어 제거됨으로써 그 세기가 측정 한계를 벗어나기 때문이다.
결과적으로, 상기 열처리 공정으로, 상기 제1 물질막(42)을 구성하는 구성물중에서 티타늄이 상기 기판(40) 영역으로 확산되어 실리콘과 티타늄만이 공존하는 영역이 형성된다. 이 영역에서 티타늄과 실리콘이 반응하여 티타늄 실리사이드층을 형성하게 된다. 이에 따라, 상기 제1 물질막(42)은 상기한 바와 같이 상부층(42a) 및 하부층(42b)으로 이분된다.
또한, 상기 한 바와 같이, 상기 불순물 분포를 나타내는 상기 제2 내지 제5 그래프(G2, G3, G4, G5) 중, 염소(Cl)의 분포를 나타내는 제5 그래프(G5)는 나타나지 않는데, 이는 열처리 과정에서 휘발되어 제거된다는 상기 내용과 일치한다. 또한, 상기 제2 내지 제4 그래프(G2, G3, G4)는 열처리 전, 후에 세기가 다소 약해졌을 뿐 이동되지 않는 반면, 티타늄 분포를 나타내는 상기 제1 그래프(G1)는 도 6에 도시한 바와 같이 실리콘 분포를 나타내는 상기 제6 그래프(G6)만이 존재하는 영역으로 이동되는데, 이는 티타늄이 상기 제1 물질막(42)에서 상기 기판(40)으로 확산됨을 의미한다.
따라서, 상기 제6 그래프(G6)만 존재하는 영역과 상기 제1 및 6 그래프(G1, G6)를 제외한 다른 그래프들이 존재하는 영역 사이에 상기 제1 및 제6 그래프(G1, G6)만 존재하는 영역이 만들어진다. 이 영역은 상기 하부층(42b)에 해당하는 층으로써 티타늄 실리사이드층이다. 결국, 열처리 공정전에 상기 기판(40)의 표면에 자연 산화막 형태로 존재하던 산소는 상기 열처리 공정 후에 티타늄 실리사이드층에 의해 상기 기판(40)으로부터 분리되어 상기 상부층(42a)에 존재하게 된다.
도 7은 상기 제1 내지 제6 그래프(G1, G2, G3, G4, G5, G6)를 스퍼터 시간에 따른 세기 변화로 나타내는 대신 원자 농도(%)의 변화로 나타낸 도면으로써, 박막을 구성하는 원소들의 실제 농도를 알 수 있다.
즉, 도 6에서 상기 제1 및 제6 그래프(G1, G6)를 참조하면, 상기 제1 및 제6 그래프(G1, G6)만 공존하는 영역, 곧 티타늄 실리사이드층이 형성되는 영역에서 티타늄 분포가 실리콘 분포보다 높은 것으로 나타난다. 하지만, 도 7의 제7 및 제10 그래프(G7, G10)를 참조하면, 동일 영역인 제2 영역(Rb)에서 티타늄 농도가 실리콘 농도보다 훨씬 낮다는 것을 알 수 있다.
상술한 내용은 열처리 전, 후의 결과물에 대해 실시한 엑스선 회절 그래프를 서로 비교하고 상기 결과물에 대한 비저항을 측정함으로써 알 수 있다.
구체적으로, 도 8을 참조하면, 가로 축은 엑스선 회절각을, 세로 축은 회절된 엑스선의 세기를 나타낸다. 또한, 참조부호 G11 내지 G 16은 각각 제11 내지 제16 그래프로써, 상기 제11 및 제12 그래프(G11, G12)는 상기 제1 물질막(42)을 형성한 직후, 열처리 전의 결과물에 대한 엑스선 회절 그래프로써, 각 그래프는 400℃의 온도에서 상기 기판(40) 상에 상기 제1 물질막(42)을 형성한 결과물의 경 우와 동일 온도에서 실리콘 산화막(SiO2) 형성된 기판 상에 상기 제1 물질막(42)을 형성한 결과물의 경우이다. 그리고 상기 제13 내지 제16 그래프(G13, G14, G15, G16)는 상기 제1 물질막(42)을 형성한 후 RTA방식으로 열처리한 결과물에 대한 엑스선 회절 그래프로써, 상기 제13 및 제14 그래프(G13, G14)는 상기 제1 물질막(42)을 400℃에서 형성한 후, 650℃ 및 850℃에서 각각 RTA방식으로 5분 동안 열처리한 결과물에 대한 엑스선 회절 그래프이고, 상기 제15 및 제16 그래프(G15, G16)은 상기 제1 물질막(42)을 375℃에서 형성한 후, 650℃ 및 850℃에서 각각 RTA방식으로 5분 동안 열처리한 결과물에 대한 엑스선 회절 그래프이다.
상기 제11 그래프(G11)를 참조하면, TiAl3의 (0 0 4) 결정면에서 제1 피크(a)가 나타나고, (1 1 0)결정면에서 약한 피크(a1)가 나타남을 알 수 있다. 이것은 상기 제1 물질막(42)을 형성한 직후에 티타늄, 알루미늄, 탄소, 산소 및 염소로 이루어지는 상기 제1 물질막(42)에 티타늄(Ti)과 알루미늄(Al)으로 이루어지는 합금(alloy)이 형성된다는 것을 의미한다.
상기 제13 및 제15 그래프(G13, G15)를 참조하면, 상기 제1 물질막(42)을 형성한 후, 그 결과물을 RTA방식으로 650℃에서 열처리하였을 때 제4 피크(d)가 나타나는데 이는 TiAl3의 (0 0 4) 결정면에 의한 피크로써, TiSi2에 의한 피크는 나타나지 않는다.
상기 제14 및 제16 그래프(G14, G16)를 참조하면, 상기 제14 그래프(G14)에 제2, 제3 및 제8 피크(b, c, h)가 나타난다. 상기 제2 및 제3 피크(b, c)는 모두 C49형 티타늄 실리사이드(TiSi2)에 의한 것으로, 상기 제2 피크(b)는 (2 0 0)결정면에 의한 것이고, 상기 제3 피크(c)는 (0 0 6) 결정면에 의한 것이다. 반면, 상기 제8 피크(h)는 TiAl3의 (1 1 0) 결정면에 의한 피크이다. 상기 제16 그래프(G16)에 제5 내지 제7 피크(e, f, g)가 나타난다. 상기 제5 내지 제7 피크(e, f, g)는 모두 C49형 티타늄 실리사이드에 의한 것으로, 상기 제5 피크(e)는 (1 3 1) 결정면에 의한 것이고, 상기 제6 피크(f)는 (0 0 6)결정면에 의한 것이며, 상기 제7 피크(g)는 (1 5 0)결정면에 의한 피크이다. 상기 제5 피크(e)가 상기 제6 및 제7 피크(f, g)에 비해 상대적으로 높은 것을 알 수 있다.
상기 엑스선 회절 분석을 토대로, 상기 제1 물질막(42)을 형성한 다음, 그 결과물을 열처리 함으로써 상기 제1 물질막(42)에 티타늄 실리사이드층이 형성됨을 알 수 있다. 하지만, 상기 제13 및 제15 그래프(G13, G15)에서 볼 수 있듯이, 상기 열처리를 650℃에서 실시하였을 때는 상기 제1 물질막(42)에 티타늄 실리사이드층이 형성되지 않음을 알 수 있다. 따라서, 상기 제1 물질막(42)은 적어도 650℃보다 높은 온도에서 열처리 하는 것이 바람직함을 알 수 있다. 이러한 결과는 상술한 바와 일치한다.
상기 엑스선 회절 분석 결과로 볼 때, 상기 제1 물질막(42)의 결과물을 열처리함으로써, 상기 제1 물질막(42)에 티타늄 실리사이드가 형성된다는 것을 알 수 있다. 따라서, 상기 제1 물질막(42)이 상기 열처리에 의해 티타늄 실리사이드층인 하부층(42b)과 불순물층인 상부층(42a)으로 이분되면서 상기 제1 물질막(42)의 비 저항은 급격히 작아질 것이다.
이것은 상기 제1 물질막(42)의 비저항을 측정하되, 상기 제1 물질막(42)을 형성한 직후 열처리 공정 실시하기 전과 후로 나누어 측정함으로써 확인할 수 있다.
도 9를 참조하면, 가로 및 세로 축은 각각 비저항 측정 시점 및 상기 시점에서의 비저항 값을 나타낸다. 가로 축에서 참조부호 A1, A2 및 A3는 각각 상기 제1 물질막(42)을 형성한 직후의 시점을, 상기 제1 물질막(42)을 650℃에서 5분 동안 급속 열처리(Rapid Thermal Annealing)한 시점 및 상기 제1 물질막(42)을 850℃에서 5분 동안 급속 열처리한 시점을 나타낸다. 참조부호 R1 및 R2는 각각 제1 및 제2 저항 그래프(R1, R2)로써, 상기 제1 저항 그래프(R1)는 상기 각 시점에서 쉬트 저항(Sheet Resistance) 값의 변화를, 상기 제2 저항 그래프(R2)는 상기 각 시점에서 비저항 값의 변화를 각각 나타낸다.
상기 제2 저항 그래프(R2)를 참조하면, 상기 제1 물질막(42)을 형성한 직후의 시점이나 상기 제1 물질막(42)을 650℃에서 5분 동안 급속 열처리한 시점에서 상기 제1 물질막(42)의 비저항값은 300-350μΩ-㎝ 정도이나 850℃에서 5분 동안 금속 열처리한 시점에서는 32μΩ-㎝정도로 급격히 낮아짐을 알 수 있다. 이와 같이 상기 제1 물질막(42)의 비저항 값이 급격히 낮아지는 것은 상기 제1 물질막(42)에 티타늄 실리사이드가 형성됨에 기인한 것임을 상기 엑스선 회절 분석등을 통해 쉽게 이해할 수 있다.
계속해서, 상기 제1 물질막(42)을 열처리한 후의 후속 공정을 설명한다. 상 기 열처리 공정을 실시한 후의 결과물에 대해, 상기 상부층(42a)을 제거하기 위한 식각 공정을 실시한다. 상기 식각 공정은 상기 하부층(42b)에 대한 식각 선택비가 있는 식각 방법, 예컨대 습식식각방법 또는 건식식각방법을 이용한다. 상기 습식식각방법의 경우, 황산(H2SO4)을 에쳔트로 사용하여 상기 상부층(42a)을 식각하는 것이 바람직하며, 상기 건식식각방법의 경우, RF(Radio Frequency)를 이용하여 상기 상부층(42a)만을 날려버리는 식각방법이 바람직하다. 이 결과, 도 2에 도시한 바와 같이, 상기 상부층(42a)이 제거되고 상기 기판(40) 상에 하부층(42b)만이 남게 된다.
도 3을 참조하면, 상기 하부층(42b) 상에 장벽층(44)을 형성한다. 상기 장벽층(44)은 PVD, CVD 또는 ALD방식으로 형성한다. 상기 장벽층(44)은 티타늄 나이트라이드막(TiN)으로 형성한다.
다음은 본 발명의 제2 실시예에 의한 원자층 적층 방법을 이용한 금속막 형성방법을 설명한다.
도 4를 참조하면, 기판(50) 상에 제2 물질막(52)을 형성한다. 상기 제2 물질막(52)은 상기 제1 실시예의 상기 제1 물질막(42)에 대응될 수 있는 물질막이다. 따라서, 상기 제2 물질막(52)은 상기 제1 실시예에 따라 형성한다. 그러나, 상기 제2 물질막(52)의 열처리는 상기 제1 실시예와 다르게 실시한다. 즉, 상기 제2 물질막(52)은 암모니아(NH3)나 질소(N2)와 같은 형태로 질소를 함유하는 가스 분위기하에서 RTN(Rapid Thermal Nitride)방식으로 열처리한다.
이 결과, 상기 제2 물질막(52)은 상부 및 하부층(52a, 52b)으로 이분된다. 여기서, 상기 상부층(52a)은 티타늄 알루미늄 나이트라이드(TiAlN)를 주성분으로 하고, 산소나 탄소를 소량 불순물로 포함하는 물질층이다. 상기 티타늄 알루미늄 나이트라이드는 3원계 물질로써 널리 사용되고 있는 티타늄 나이트라이드(TiN)에 비해 확산에 대한 장벽특성이 우수하다. 더욱이, 불순물로써 소량 포함된 탄소나 산소는 장벽특성을 강화하는데 유용한 물질 재료이다. 따라서, 상기 상부층(52a)은 장벽층으로 사용된다. 상기 하부층(52b)은 실리사이드층이다. 예컨대 티타늄 실리사이드층이다. 따라서 접촉 저항이 낮으므로 오믹 콘택층으로 사용될 수 있다.
이와 같이, 본 발명의 제2 실시예는 한 공정으로 오믹 콘택층 및 장벽층을 형성할 수 있으므로, 제1 실시에 비해 공정을 단순화 할 수 있고 공정 비용을 줄일 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상술한 실시예에 포함된 기술적 사상을 상기 티타늄 실리사이드층외의 다른 종류의 실리사이드층으로 하부층을 형성하는 방법 또는 다른 종류의 실리사이드층으로 오믹 콘택층을 형성함과 동시에 이 과정에서 이분되는 물질층으로 장벽층을 형성하는 공정에 형성에 적용할 수 있을 것이다. 이때, 상기 제1 물질막(42)의 열처리 온도도 달라질 수 있다. 이와 같이, 본 발명은 다양한 형태로 변형되어 실시될 수 있으므로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 원자층 적층 방법을 이용하여 실리사이드층 형성함에 있어서, 그 소오스 막을 형성한 다음, 그 결과물을 열처리하여 상기 소오스 막을 기판의 표면에 형성되는 실리사이드층과 상기 소오스 막을 형성하는 과정에서 포함되는 불순물로 구성되는 불순물층으로 이분시킨다. 상기 열처리 방법에 따라 상기 불순물층을 제거하는 후속 공정을 실시하거나 상기 불순물층을 장벽층으로 이용할 수 있다. 따라서, 오믹 콘택층으로 사용되는 실리사이드층, 예컨대 티타늄 실리사이드층의 불순물 농도를 최소화 할 수 있고, 오믹 콘택층과 장벽층을 동시에 형성할 수도 있으므로 공정을 단축할 수 있으며, 공정 비용을 줄일 수 있다.

Claims (6)

  1. 기판 상에 물질막을 형성하는 단계;
    상기 물질막을 이분하여 상기 기판 상에 실리사이드층을 형성하고 상기 실리사이드층 상에 불순물층을 형성하는 단계;
    상기 불순물층을 제거하는 단계; 및
    상기 실리사이드층 상에 장벽층을 형성하는 단계를 포함하되,
    상기 물질막은 RTA방식으로 열처리하여 이분하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법.
  2. 제1항에 있어서, 상기 물질막을 이분하기 위해 그 결과물을 적어도 650℃ 이 상의 온도에서 RTA방식으로 열처리하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법.
  3. 제1항에 있어서, 상기 실리사이드층은 티타늄 실리사이드층으로 형성하고, 상기 장벽층은 티타늄 나이트라이드막으로 형성하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법.
  4. 기판 상에 물질막을 형성하는 단계; 및
    상기 물질막을 이분하여 상기 상기 기판 상에 오믹 콘택층을 형성하고 상기 오믹 콘택층 상에 장벽층을 형성하는 단계를 포함하되,
    상기 물질막은 RTN방식으로 열처리하여 이분하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법.
  5. 제4항에 있어서, 상기 오믹 콘택층 및 상기 장벽층은 각각 티타늄 실리사이드층 및 탄소와 산소를 소량 함유하는 티타늄 알루미늄 나이트라이드막(TiAlN)으로 형성하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법.
  6. 제4항에 있어서, 상기 물질막을 적어도 650℃이상의 온도에서 RTN방식으로 열처리하여 이분하는 것을 특징으로 하는 원자층 적층을 이용한 금속막 형성 방법.
KR1019990042601A 1999-10-04 1999-10-04 원자층 적층을 이용한 금속막 형성방법 KR100604787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990042601A KR100604787B1 (ko) 1999-10-04 1999-10-04 원자층 적층을 이용한 금속막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042601A KR100604787B1 (ko) 1999-10-04 1999-10-04 원자층 적층을 이용한 금속막 형성방법

Publications (2)

Publication Number Publication Date
KR20010035840A KR20010035840A (ko) 2001-05-07
KR100604787B1 true KR100604787B1 (ko) 2006-07-31

Family

ID=19613847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042601A KR100604787B1 (ko) 1999-10-04 1999-10-04 원자층 적층을 이용한 금속막 형성방법

Country Status (1)

Country Link
KR (1) KR100604787B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012584A (ko) * 1993-10-14 1995-05-16 이기준 금속내 이온주입에 의한 실리사이드와 접합의 동시형성 방법
KR980012495A (ko) * 1996-07-23 1998-04-30 김광호 반도체 장치 제조 방법
KR980011918A (ko) * 1996-07-29 1998-04-30 김광호 장벽금속막을 사용하는 콘택영역 형성방법
KR19990062428A (ko) * 1997-12-31 1999-07-26 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012584A (ko) * 1993-10-14 1995-05-16 이기준 금속내 이온주입에 의한 실리사이드와 접합의 동시형성 방법
KR980012495A (ko) * 1996-07-23 1998-04-30 김광호 반도체 장치 제조 방법
KR980011918A (ko) * 1996-07-29 1998-04-30 김광호 장벽금속막을 사용하는 콘택영역 형성방법
KR19990062428A (ko) * 1997-12-31 1999-07-26 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법

Also Published As

Publication number Publication date
KR20010035840A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
US6960515B2 (en) Method of forming a metal gate
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US5393685A (en) Peeling free metal silicide films using rapid thermal anneal
KR100302894B1 (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
JPH01252763A (ja) 金属珪化物形成方法
JPH0786559A (ja) 半導体装置
US5326724A (en) Oxide-capped titanium silicide formation
JP2005167249A (ja) 熱的安定性に優れるシリサイド膜の形成方法、その方法で形成されたシリサイド膜を備える半導体素子と半導体メモリ素子およびそれらの素子の製造方法
KR100685205B1 (ko) 고융점 금속 게이트를 갖는 반도체 장치 및 그 제조 방법
US6165884A (en) Method of forming gate electrode in semiconductor device
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
US6337272B1 (en) Method of manufacturing a semiconductor device
TWI285922B (en) Dual-tank etch method for oxide thickness control
JP2000196087A (ja) 半導体素子のゲ―ト電極形成方法
KR100604787B1 (ko) 원자층 적층을 이용한 금속막 형성방법
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JP2006073846A (ja) 絶縁ゲート型電界効果トランジスタの製法
JPH07245267A (ja) 半導体装置の製造方法
US7022594B2 (en) Manufacturing method which prevents abnormal gate oxidation
KR100414025B1 (ko) 반도체 소자의 실리사이드 형성 방법
JPH04320029A (ja) 半導体装置の製造方法
KR20060076447A (ko) 반도체 소자의 제조방법
KR20030059439A (ko) 텅스텐 게이트 및 텅스텐 게이트 형성 방법
KR100290778B1 (ko) 반도체소자의게이트 형성방법
US7148132B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee